JPH04242319A - Ｃｍｏｓ集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＣＭＯＳ集積回路特に
その低消費電力化に関する。半導体装置の製造プロセス
の進歩による高集積度と高速動作は、消費電力ないしは
放熱の問題をクローズアップさせている。低消費電力Ｌ
ＳＩの代表はＣＭＯＳ型ＬＳＩであるが、高速化すると
バイポーラよりＣＭＯＳの方が消費電力が多いなどと言
われ出しており、ＣＭＯＳの低消費電力のメリットが無
くなることが予想される。

【０００２】

【従来の技術】ＬＳＩの放熱の問題は基本的には発熱を
少なくすることであり、発熱低減は信頼性向上やパッケ
ージコストの点で重要なファクタである。発熱を減らす
ことは即ち消費電力を減らすことである。消費電力は、
回路の貫通電流と容量の充放電電流の和に比例するが、
ＣＭＯＳでは原則として回路の貫通電流はないから、容
量の充放電電流により決まり、これは高速化する程大に
なる。

【０００３】容量は、信号伝搬の遅延をもたらすから高
速動作のためには、小さいことが望まれるが、ＭＯＳ回
路に比較的大きな容量が付くのは不可避的である。ＣＭ
ＯＳの場合、遅延時間ｔｐｄはｔｐｄ∝ＣＬ　／Ｗであ
り、こゝでＣＬ　は負荷容量、Ｗはトランジスタの大き
さ（チャネル幅）である。従ってＣＭＯＳで速度を上げ
ようとすると、必然的にサイズの大きいトランジスタを
使用することになり、しかしこれは負荷容量の増大、消
費電力の増大を招く。充／放電による消費電力ＰはＰ＝
ＣＬ　・Ｖ２　・ｆで表わされ、容量ＣＬ　を小にする
ことでＰは小になるが、容量ＣＬ　の低減は実際上困難
である。電源電圧Ｖを下げても消費電力Ｐは低減でき、
しかもＶは２乗でＰに利く。従って電源電圧を下げるこ
とは有効である。

【０００４】

【発明が解決しようとする課題】高速動作に支障を与え
ずに消費電力を低減するには、電源電圧を下げるのが有
効である。しかしＬＳＩは他のＬＳＩなどと共にプリン
ト板に搭載され、それらと入出力信号線により接続され
て使用されるから、電源電圧を下げる例えば５Ｖから３
．５Ｖにするなら他のＬＳＩ等もその電源電圧にし、こ
れで動作可能にする必要があるが、プリント板上の全Ｌ
ＳＩ等が３．５Ｖなどの低電圧で動作可能になるのはま
だ先のことである。

【０００５】本発明はかゝる点に鑑みてなされたもので
、電源電圧を下げて消費電力を低減するが、それでチッ
プ外の周辺回路との信号入出力に支障がないようにする
ことを目的とするものである。

【０００６】

【課題を解決するための手段】図１に示すように本発明
ではＬＳＩのチップ５０に、高、低電位の且つ同一極性
の電源端子ＶＣＣ１　とＶＣＣ２　を設ける。例えばＶ
ＣＣ１　は３．５Ｖ、ＶＣＣ２　は＋５Ｖである。ＬＳ
Ｉがロジックであってもまたメモリであってもチップ内
回路はＩ／Ｏ端子に接続する外部回路と、この外部回路
と信号の入／出力を行ない、Ｉ／Ｏ端子には直接接続す
ることはない内部回路に分けることができるが、電源Ｖ
ＣＣ１　へは内部回路１０の電源線を接続し、外部回路
（端子部回路）２０の電源線は電源ＶＣＣ２　へ接続す
る。グランド側の電源線は共にグランド端子ＧＮＤへ接
続する。

【０００７】内部回路１０と外部回路２０との間にレベ
ル変換回路３０を設け、内部回路の出力を外部回路の入
力へ、該出力のＨ，Ｌレベルを該入力のＨ，Ｌレベルへ
レベル変換して、入力する。このレベル変換回路３０は
内部回路１０から見て出力側にある回路であり、従って
内部回路１０から見て入力側にも他のレベル変換回路を
設けることが考えられるが、入力振幅がやゝ過大でも格
別支障はないから、これは実際上不要である。Ｐ１　，
Ｐ２　，……はＩ／Ｏ端子であるが、上記理由でこれは
出力端子のみであってもよい。

【０００８】

【作用】このようにＬＳＩの内部回路１０はＶＣＣ１　
へ接続して低電位動作とし、ＬＳＩ端子につながる外部
回路２０はＶＣＣ２　へ接続して従来電圧動作とし、内
，外部回路間に信号レベルの変換回路３０を設けると、
内部回路における消費電力を低減することができ、周辺
回路の動作に支障を与えることはなく、かつ内部回路１
０の出力を受ける外部回路２０の動作に支障を与えるこ
ともない。こうして高速動作と低消費電力を実現するこ
とができる。

【０００９】

【実施例】図２にレベル変換回路の実施例を示す。図示
のようにこのレベル変換回路３０はｎチャネルＭＯＳト
ランジスタＴ１　，Ｔ２　とｐチャネルＭＯＳトランジ
スタＴ３　，Ｔ４　からなり、Ｔ１　，Ｔ２　は電源Ｖ
ＣＣ２　とＧＮＤとの間に直列に接続され、Ｔ２　とＴ
３　は内部回路１０出力線と電源ＶＣＣ２　との間に直
列に接続され、これらの直列接続点Ｎ１　，Ｎ２　はＴ
３　，Ｔ４　のゲートに接続される。トランジスタＴ１
　のゲートは内部回路１０の出力線へ接続され、トラン
ジスタＴ２　のゲートは電源ＶＣＣ２　へ接続される。 なおトランジスタＴ２　のゲートは電源ＶＣＣ１　など
のＶＣＣ２　以下の電位へ接続してもよい。トランジス
タＴ３　の抵抗はトランジスタＴ４　の抵抗より大にす
る（小型にする）。外部回路２０、特に内部回路１０は
多数のゲートを有するが、ゲートＧ１　，Ｇ２　はこれ
らを代表して示し、図示のようにＶＣＣ１　，ＶＣＣ２
　電源で動作し、外部回路の出力線は出力端子Ｐｉ　へ
接続される。

【００１０】動作を説明すると、ＣＭＯＳ内部回路１０
の出力はＨレベルがＶＣＣ１　本例では３．５Ｖ、Ｌレ
ベルがＧＮＤつまり０Ｖである。レベル変換回路３０へ
このＨレベルが入力すると、トランジスタＴ１　はオン
、本回路の出力端となるノードＮ２　はＬレベル（ほヾ
ＧＮＤレベル）、トランジスタＴ３　はオン、ノードＮ
１　はＨレベル（ほヾＶＣＣ２　）、トランジスタＴ４
　はオフである。トランジスタＴ２　は常に（ＩＮがＬ
レベル近傍のとき）オンである。

【００１１】次に内部回路１０の出力がＬレベルになる
と、トランジスタＴ１　はオフ、オンであるトランジス
タＴ２　を通して上記レベルがトランジスタＴ４　のゲ
ートに入ってＴ４　はオン、ノードＮ２　はＨレベル（
ほヾＶＣＣ２　）になる。この状態ではトランジスタＴ
３　はオフである。こうして本回路３０は入力レベルの
０〜ＶＣＣ１　を０〜ＶＣＣ２　へレベル変換し、これ
はＶＣＣ２　で動作するＣＭＯＳ外部回路２０の入力レ
ベルに整合する。

【００１２】図３（ａ）に示すように、トランジスタＴ
２　のゲートはＶＣＣ１　へ接続してもよい。図３（ａ
）の動作を図４を参照しながら説明すと、入力ＩＮ（内
部回路１０の出力）がＬレベルであると、Ｔ１　オフ、
Ｔ２　オンであるからノードＮ１　はＬレベルであり、
Ｔ４　はオン、Ｎ２　（外部回路２０への出力ＯＵＴ）
はＨである。

【００１３】入力ＩＮがＨレベルに変化し始めると、ノ
ードＮ１　の電位もＨレベルへ変化し初め、やがてＴ４
　がオフ、そしてＴ１　がオンになるから出力ＯＵＴは
Ｌになる。これによりＴ３　がオンになり、Ｎ１　をＶ
ＣＣ２　へ持ち上げる。入力ＩＮがある程度上昇すると
トランジスタＴ２　はバックゲート効果によりオフにな
り、ノードＮ１　は入力ＩＮからしゃ断されて以後の電
位上昇は、オンになったトランジスタＴ３　によるプル
アップで行なわれる。 これで（Ｎ１　電位の一層の上昇で）トランジスタＴ４
　は完全にオフになり、出力ＯＵＴは確実にＬレベルに
なる。

【００１４】ノードＮ１　がＨレベルになるときトラン
ジスタＴ２がオンのまゝであると、ＶＣＣ２　まで上昇
したノードＮ１　により、最高がＶＣＣ１　の入力ＩＮ
がＴ２　を介してプルアップされ、内部回路の信号レベ
ルが狂うことになる。ノードＮ１　がＶＣＣ１　へ上昇
する迄にトランジスタＴ２　をオフにすれば上記のよう
なことはなく、この点でトランジスタＴ２　のゲート電
圧はＶＣＣ２　より低い方がよい。なおＶＣＣ２　より
任意に低い電圧は分圧回路などで特別に作らなければな
らないから、消費電力増大などの問題があり、この点で
は外部から供給されるＶＣＣ１　を利用するのが得策で
ある。ｎチャネルＭＯＳトランジスタＴ２　の閾値を０
．７〜０．９Ｖとすると、バックゲート効果が作用した
ときこの閾値は１．５Ｖ程度に上昇するから、トランジ
スタＴ２　のゲート電圧はＶＣＣ２　でよく、ＶＣＣ１
　であればトランジスタＴ２　のオフが早目に行なわれ
る。勿論、入力ＩＮのＬレベルへの立下り、出力ＯＵＴ
のＨレベルの立上りは、該入力ＩＮでＴ１　をオフにす
ると共に、Ｔ２　を介してＴ４　のゲートをＬレベルし
てこれをオンにすることによるから、入力ＩＮのＬ近傍
でのＴ２　オンは重要である。

【００１５】入力ＩＮがＨからＬへ立下るとき、Ｔ１　
オフでＯＵＴが立上り、Ｔ３　オフでＮ１　が立下る。 これでＴ４　がオンになとＯＵＴはＴ４　によりＶＣＣ
２　へプルアップされ、Ｔ３　は完全オフ、Ｔ２　はオ
ンに戻ってＮ１　は入力ＩＮのＬレベルへプルダウンさ
れる。トランジスタＴ３　，Ｔ４　のクロスコネクトは
、ノードＮ１　，Ｎ２　の変化を加速する帰還回路を構
成する。

【００１６】入力ＩＮがＨレベルのときＴ１　オンであ
るが、Ｔ４オフであるからＶＣＣ２　，ＧＮＤ間の貫通
電流はなく、またこのときＴ３　オンであるがＴ２　オ
フであるからＶＣＣ２　→ＩＮの電流もない。また入力
ＩＮがＬレベルのときＴ４　オンであるがＴ１　オフで
あるからＶＣＣ２　→ＧＮＤの電流はなく、またＴ２　
オンであるがＴ３　オフであるからＶＣＣ２→ＩＮの電
流もない。即ちＣＭＯＳ動作が行なわれる。

【００１７】トランジスタのｎ，ｐチャネルは逆にして
もよい。図３（ｂ）にこの例を示す。こゝではトランジ
スタＴ１　，Ｔ２　がｐチャネルＭＯＳトランジスタ、
Ｔ３　，Ｔ４　がｎチャネルＭＯＳトランジスタである
。Ｔ１　とＴ４　が直列になって電源ＶＣＣ２　とグラ
ンドＧＮＤ間に接続され、またＴ２　とＴ３　が直列に
なって入力線ＩＮ（内部回路１０の出力線）とグランド
間に接続され、これらの直列接続点Ｎ１　，Ｎ２　がＴ
３　，Ｔ４　のゲートに接続される。またトランジスタ
Ｔ１　のゲートは入力線ＩＮに接続され、トランジスタ
Ｔ２　のゲートはグランドに接続される。

【００１８】動作を説明すると、入力ＩＮがＬならＴ１
　オン、オンのトランジスタＴ２　を介して該Ｌがトラ
ンジスタＴ４　のゲートに入るから該Ｔ４　はオフ、従
って出力ＯＵＴはＨ（ＶＣＣ２　）である。このときＴ
３　はオンで、Ｎ１　はグランドへプルダウンされ、Ｔ
４　のオフは確実化される。入力ＩＮがＨならＴ１　オ
フ、オンのＴ２　を介してＨがトランジスタＴ４　のゲ
ートへ入力して該Ｔ４　はオン、従って出力ＯＵＴはＬ
である。この状態ではトランジスタＴ３　はオフで、ト
ランジスタＴ２　によるノードＮ１　の、Ｈレベルであ
る入力ＩＮへのプルアップが確実に行なわれる。この回
路では入力線ＩＮのＨ，Ｌを過大にする恐れはないから
、トランジスタＴ２　は単なる抵抗でもよく或いは無く
ても（スルーでも）よい。入力ＩＮがＬのとき、ＩＮ→
ＧＮＤ間のパスはできるが、ＩＮがＬでは電流は流れな
い。

【００１９】

【発明の効果】以上説明したように本発明によれば、Ｃ
ＭＯＳ集積回路の高速動作と低消費電力を実現すること
ができ、かつ従来方式の周辺回路との整合も図ることが
できる。

【図面の簡単な説明】

【図１】本発明の原理図である。

【図２】本発明の実施例を示す回路図である。

【図３】レベル変換回路の他の例を示す回路図である。

【図４】図３（ａ）の回路の動作説明図である。

【符号の説明】

１０　　　　　　　　　　　　　　内部回路２０　　　
　　　　　　　　　　　外部回路３０　　　　　　　　
　　　　　　レベル変換回路５０　　　　　　　　　　
　　　　チップＰ１　，Ｐ２　，…　　　　外部端子 ＶＣＣ１　，ＶＣＣ２　　　　　電源

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　高、低電位のかつ同一極性の電源端子
   を備え、外部回路（２０）の電源線は高電位電源端子（
   ＶＣＣ２　）へ接続し、内部回路（１０）の電源線は低
   電位電源端子（ＶＣＣ１　）へ接続し、これら内部回路
   と外部回路の間に、内部回路の出力レベルを外部回路の
   入力レベルに変換するレベル変換回路（３０）を配設し
   たことを特徴とするＣＭＯＳ集積回路。
2. 【請求項２】　　レベル変換回路は、外部回路の電源間
   に直列に接続された、第１のトランジスタ（Ｔ１　）と
   第４のトランジスタ（Ｔ４　）を備え、また内部回路の
   出力線と外部回路の高電位電源との間に直列に接続され
   た第２のトランジスタ（Ｔ２　）と第３のトランジスタ
   （Ｔ３　）を備え、第１のトランジスタ（Ｔ１　）のゲ
   ートは内部回路の出力を受け、第２のトランジスタ（Ｔ
   ２　）のゲートは外部回路の高電位電源以下の電位を受
   け、第３のトランジスタ（Ｔ３　）のゲートはレベル変
   換回路の出力端となる第１のトランジスタと第４のトラ
   ンジスタとの接続点の電位を受け、第４のトランジスタ
   （Ｔ４　）のゲートは第２のトランジスタと第３のトラ
   ンジスタとの接続点の電位を受けることを特徴とする請
   求項１記載のＣＭＯＳ集積回路。