JPS5854844Y2 - 負荷保護回路 - Google Patents

Description

【考案の詳細な説明】 本考案は、印加される電源電在がある特定の条件に制限
される負荷における各電源の過渡時及び異常時における
負荷の保護回路に関するものである。

メタル・インシュレータ・セミコンダクタＩＣ（以下Ｍ
ＩＳ−■Ｃと略称する）の動作速度はバイポーラ形に比
べ著しく遅いという欠点を有するが、ＭＩＳ形素子によ
る記憶装置などでは、ビット密度を大きくとることがで
き、また構成が容易であることから、マスクのピンホー
ルや同一チップ面積における結晶の欠陥などにより歩留
りの低下がバイポーラ形に比べてかなり良く、最近では
、高速動作をするＭＩＳ−ＩＣも現われ頻繁に出現し始
めている。

一般にＭＯＳ−ＩＣで代表されるＭＩＳ−ＩＣは基板バ
イアス電圧が一定の値に達する前に、ドレイン電圧があ
る値以上印加されることは禁じられる。

これはＭＯＳ）ランジスタのスレッショールド電圧が、
基板バイアス電圧によって定まるためであり、基板バイ
アス電圧が所定値に達せず、スレッショールド電圧が低
い状態にある時、ある値以上のドレイン電圧が印加され
ると素子に過電流が流れる恐れがあり、このだめに素子
の劣化あるいは破壊が生じる恐れがある。

従って電源投入時あるいは、切断時において基板バイア
ス電圧が所定電圧値に達していな状態で一定値以上のド
レイン電圧を印加することは禁じられる。

このために各電源電圧が所定の条件を満足しない場合、
あるいはこれらの電圧に異常電圧が発生した場合に負荷
であるＭＯＳ−ＩＣの劣化、破壊を防止するための手段
が必要となる。

このための手段としは従来は、シーケンス起電回路、電
源投入順序を制御する回路を電源装置側に付加すること
により、負荷の保護を行なっていた。

しかし、シーケンス起電回路による補償は、電源装置の
制御系を複雑にするばかりでなく、実装スペースの増大
、高価格、また障害に対して応等速度が遅いなどの種々
の欠点を有していた。

本考案は、上記欠点を解消するため、従来のシーケンス
起動回路を使用することなく、新規な方法によｌ’）
ＭＩＳ−ＩＣを補償する保護回路を提供するものである
。

本考案は、各電源電圧が所定の条件を満たさないとき、
これを検出する検出回路を設は負荷に印加される制御入
力信号を不動作時のレベルにクランプして、負荷の保護
を行なうものであり、以下の効果を奏する。

■ＭＩＳ−ＩＣの如く電源投入、切断時にシーケンス起
動の必要な負荷であっても、電源側にシーケンス起動を
行なうための制御回路を設ける必要がなく、従って電源
回路側が簡単化される。

■実装単位毎に検出回路を設けることが可能であり、給
電中に実装単位での取換えが可能である。

この本考案の目的は外部より電源、及び制御入力信号が
供給される負荷の保護回路であって、該負荷に供給され
る電源、およびまたは制御入力信号が所定の駆動条件を
満足しない時、これを検出する検出回路を設け、該検出
回路の検出結果に基づいて、前記制御入力信号を供給す
るための駆動回路の出力を該負荷、不動作時における信
号レベルにクランプすることにより遠戚することができ
る。

以下図面により詳細に説明する。

第１図は本考案の１実施例を示す図であり、ＭＯＳ−Ｉ
Ｃは、外部より各電源例えば、基板バイアス電圧源Ｖｓ
ｘ、ドレイン電圧源ＶＤＤ、ソース電圧源（図では接地
電位）が供給され、かつドライバー回路ＤＲを介して、
制御入力信号例えば、クロック信号φｉ、あるいは他の
制御入力信号（記憶装置を例にとれば、アドレス信号等
）が供給されることによって動作する。

■８は、ドライバー回路ＤＲの駆動電圧源であり、制御
入力信号（図ではクロック信号φｉ）が論理ルベルのと
きドライバー回路ＤＲの出力には、ＭＯＳ−ＩＣのゲー
ト制御電圧（例えば−１２■）が得られる。

Ａは検出保護回路であり、基板バイアス電圧Ｖｓｘ及び
ドレイン電圧ＶＤＤが所定の条件を満足しない（前述し
たように基板バイアス電圧が所定の値に達せず、かつド
レイン電圧が、所定の値以上になった）場合にこれを検
出して負荷の保護を行なうものである。

Ｄはダイオード、Ｑ １ 、 Ｑ ２はトランジスタ、
Ｒ１，Ｒ２は抵抗、ＶＤはツェナーダイオードである次
に、第１図に示す回路の動作を、基板バイアス電圧Ｖｓ
ｘ、ドレイン電圧ＶＤＤ両電圧間の電源投入時における
過渡状態、及び検出保護回路動作を示す第２図と並行し
て説明する。

第２図において、アは電源投入、切断時のドレイン電圧
ＶＤＤの推移を、イは同様に基板バイアス電圧Ｖｓｘの
推移を表わしたものであり、つは第１図中■。

点における電圧を示しまたものである。

いまＶＤＤ及びＶｓｘの両端子に電源を投入ＯＮあるい
は切断ＯＦＦするとＭＯＳ−ＩＣに対する該両電圧は、
各々第２図ア、イの如く推移する。

さきに述べたような理由により、基板バイアス電圧Ｖｓ
ｘが所定の電場ｖｔｈに達する前に、ドレイン電圧Ｖｌ
）Ｄが一定の値■、を越えた場合に、検出保護回路Ａを
動作し、制御入力信号を負荷不動作時のレベルにクラン
プする。

（図では、ドライバ回路ＤＲの入力をアース電位にクラ
ンプすることにより、ドライバ回路ＤＲは、駆動されず
にゲート制御信号は、所定のレベル例えば、−１２Ｖに
ならずに不動作時のレベルにクランプされ、負荷の保護
が行なわれる。

次に検出保護回路の動作を説明する。

まず電源投入時には、時間の経過とともに、基板バイア
ス電圧Ｖｓｘ、ドレイン電圧ＶＤＤは、第２図ＯＮの範
囲で示すように過渡状態がある。

基板バイアス電圧Ｖｓｘが、所定の値ｖｔｈに達するま
では、ツェナーダイオード■。

によりトランジスタＱ１はオフであり、ドレイン電圧Ｖ
ＤＤが、所定の値■３に達しないうちは、トランジスタ
Ｑ２もオフである。

従って、Ｖｏ点の電位は■、となっている。

次にドレイン電圧ＶＤＩ）が先に■、を越えるとトラン
ジスタＱ２がオンとなり、Ｖｏ点は接地電位となり、ド
ライバ回路ＤＲの動作を禁止し、その制御入力信号を不
動作時のレベルにクランプする。

この状態で基板バイアス電圧がｖｔｈに達すると、トラ
ンジスタＱ１がオンとなり、トランジスタＱ２がオフし
て、Ｖｏ点の電位は■８にもどり、ドライバ回路ＤＲは
クロック信号φｉが入れば動作する状態となる。

電源切断時は、第２図のＯＦＦの範囲で示すようにこれ
と逆の動作となり、やはり所定の条件の間、検出保護回
路Ａが動作する。

なお、第２図においては、検出保護回路Ａの応答時間を
見込んで、ＶＤＤの検出電圧を所定の電位ＶＫに達する
前■１で検出するようにしている。

同様に、基板バイアス電圧も■、で゛検出するようにし
ている。

本考案は以上のように負荷に印加される電圧電源が所定
の条件を満足していない場合に、これを検出回路によっ
て検出し、該検出結果に基づいて負荷の制御入力を不動
作時のレベルにクランプするものであす、ＭＯＳ−ＩＣ
の如く電源投入切断時に、シーケンス起動の必要な負荷
であってもシーケンス起動を行なうための回路を電源側
に設ける必要がなく、従って、電源回路側が簡単化され
る。

また検出回路は極めて簡単な回路でありＭＯ５〜ＩＣの
実装単位毎に組入れることができ、給電中に実装単位で
の取り換えが可能である。

また、本考案によれば従来の様な複雑かつ高価でしかも
障害に対する応答速度が遅いシーケンス起動回路を使用
することなく、簡単な回路により応答の早い保護が行な
える利点をも有する。

【図面の簡単な説明】

第１図は本考案の実施例を示し、負荷としてＭＯＳ−Ｉ
Ｃを用いた場合の保護回路である。 第２図は第１図実施例の電圧の過渡状態を示すタイムチ
ャートである。 図において、■ＤＤはドレイン電圧、Ｖｓｘは基板バイ
アス電圧、ＤＲはドライバー、■、はドライバー駆動電
圧、Ａは検出保護回路であす、Ｑｌ、Ｑ２は１〜ランジ
スタ、ＶＤはツェナーダイオードである。

Claims (1)

【実用新案登録請求の範囲】
1. 外部より複数の電源及び制御入力信号が供給されるＭＯ
   ５ＩＣの保護回路であって、該保護回路は前記ＭＯ３Ｉ
   Ｃに供給される基準バイアス電圧及びドレイン電圧のう
   ち、基準バイアス電圧が所定値以下でドレイン電圧が一
   定値以上のとき前記制御入力信号を供給するドライバ回
   路の駆動電源を引込むスイッチング回路から成り、前記
   ＭＯ５ＩＣに供給される電源電圧の投入順序の異常時に
   前記ドライバ回路の動作を禁止することを特徴とする負
   荷保護回路。