JP3476903B2 - 保護機能付き負荷駆動回路 - Google Patents
保護機能付き負荷駆動回路Info
- Publication number
- JP3476903B2 JP3476903B2 JP09183894A JP9183894A JP3476903B2 JP 3476903 B2 JP3476903 B2 JP 3476903B2 JP 09183894 A JP09183894 A JP 09183894A JP 9183894 A JP9183894 A JP 9183894A JP 3476903 B2 JP3476903 B2 JP 3476903B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- load
- protection circuit
- semiconductor switching
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Protection Of Static Devices (AREA)
- Direct Current Feeding And Distribution (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、負荷への通電路に設け
られ、制御入力端子に与えられる駆動信号に応じてオン
オフ動作する半導体スイッチング素子を備えた保護機能
付き負荷駆動回路に関する。
られ、制御入力端子に与えられる駆動信号に応じてオン
オフ動作する半導体スイッチング素子を備えた保護機能
付き負荷駆動回路に関する。
【０００２】
【従来の技術】従来、この種のものとしては、例えば図
２に示すような１個の素子として構成された保護機能付
きＭＯＳＦＥＴ１がある。これは、外部に出力端子ＯＵ
Ｔ，制御入力端子ＩＮおよびグランド端子ＧＮＤが設け
られており、内部には、ｎチャンネル形のＭＯＳＦＥＴ
２を負荷駆動素子とし、過電圧保護回路３，過電流保護
回路４およびリセット回路５がＩＣ回路として一体に形
成されたものである。
２に示すような１個の素子として構成された保護機能付
きＭＯＳＦＥＴ１がある。これは、外部に出力端子ＯＵ
Ｔ，制御入力端子ＩＮおよびグランド端子ＧＮＤが設け
られており、内部には、ｎチャンネル形のＭＯＳＦＥＴ
２を負荷駆動素子とし、過電圧保護回路３，過電流保護
回路４およびリセット回路５がＩＣ回路として一体に形
成されたものである。
【０００３】ＦＥＴ２のドレインＤは出力端子ＯＵＴに
接続され、ソースＳはグランド端子ＧＮＤに接続され、
制御入力端子としてのゲートＧはリセット回路５を介し
て制御入力端子ＩＮに接続されている。過電圧保護回路
３は、ＦＥＴ２のドレイン・ゲート間の印加電圧を検出
して所定電圧以上のときにリセット回路５にリセット信
号を出力する。過電流保護回路４は、ＦＥＴ２の通電電
流を検出して所定値以上のときにリセット回路５のリセ
ット信号を出力する。
接続され、ソースＳはグランド端子ＧＮＤに接続され、
制御入力端子としてのゲートＧはリセット回路５を介し
て制御入力端子ＩＮに接続されている。過電圧保護回路
３は、ＦＥＴ２のドレイン・ゲート間の印加電圧を検出
して所定電圧以上のときにリセット回路５にリセット信
号を出力する。過電流保護回路４は、ＦＥＴ２の通電電
流を検出して所定値以上のときにリセット回路５のリセ
ット信号を出力する。
【０００４】リセット回路５は、制御入力端子ＩＮに外
部から駆動信号が与えられると、ＦＥＴ２のゲートに駆
動信号を与えるが、リセット信号が与えられたときに
は、これを無効化してＦＥＴ２の駆動を停止するように
なっている。
部から駆動信号が与えられると、ＦＥＴ２のゲートに駆
動信号を与えるが、リセット信号が与えられたときに
は、これを無効化してＦＥＴ２の駆動を停止するように
なっている。
【０００５】このような保護機能付きＭＯＳＦＥＴ１
は、例えば、直流電源端子ＶＣからソレノイドやリレー
などの負荷６を介して出力端子ＯＵＴに接続される構成
として使用されるもので、制御入力端子ＩＮから駆動信
号が入力されるとＦＥＴ２をオンさせて負荷６に給電す
るようになっている。そして、ＦＥＴ２に過電圧が印加
されたり過電流が流れたときには駆動信号の入力に拘ら
ずＦＥＴ２をオフ状態にして破壊から保護するようにな
っているものである。
は、例えば、直流電源端子ＶＣからソレノイドやリレー
などの負荷６を介して出力端子ＯＵＴに接続される構成
として使用されるもので、制御入力端子ＩＮから駆動信
号が入力されるとＦＥＴ２をオンさせて負荷６に給電す
るようになっている。そして、ＦＥＴ２に過電圧が印加
されたり過電流が流れたときには駆動信号の入力に拘ら
ずＦＥＴ２をオフ状態にして破壊から保護するようにな
っているものである。
【０００６】
【発明が解決しようとする課題】ところで、上述のよう
な保護機能付きＭＯＳＦＥＴ１においては、その保護回
路としての過電圧保護回路３や過電流保護回路４を出力
端子ＯＵＴを介して外部から給電されることにより保護
機能を達成する構成となっているので、その給電動作に
より、少ない消費電流とは言え、負荷６に通電されるこ
とになる。
な保護機能付きＭＯＳＦＥＴ１においては、その保護回
路としての過電圧保護回路３や過電流保護回路４を出力
端子ＯＵＴを介して外部から給電されることにより保護
機能を達成する構成となっているので、その給電動作に
より、少ない消費電流とは言え、負荷６に通電されるこ
とになる。
【０００７】この場合に、ソレノイドやリレーなどの駆
動電流が比較的大きい負荷６を接続している場合には、
過電圧保護回路３や過電流保護回路４への給電に用する
電流程度では動作しないが、例えば、負荷６としてＬＥ
Ｄやフォトカプラなどのように、比較的小電流で動作す
るものが接続されている場合には、それらの保護回路
３，４を駆動させるための通電電流のレベルで動作して
しまうため、使用できなくなる不具合がある。
動電流が比較的大きい負荷６を接続している場合には、
過電圧保護回路３や過電流保護回路４への給電に用する
電流程度では動作しないが、例えば、負荷６としてＬＥ
Ｄやフォトカプラなどのように、比較的小電流で動作す
るものが接続されている場合には、それらの保護回路
３，４を駆動させるための通電電流のレベルで動作して
しまうため、使用できなくなる不具合がある。
【０００８】本発明は、上記事情に鑑みてなされたもの
で、その目的は、負荷電流のレベルが小さい負荷を接続
する場合でも、確実にオンオフの駆動制御を行えるよう
にした保護機能付き負荷駆動回路を提供することにあ
る。
で、その目的は、負荷電流のレベルが小さい負荷を接続
する場合でも、確実にオンオフの駆動制御を行えるよう
にした保護機能付き負荷駆動回路を提供することにあ
る。
【０００９】
【課題を解決するための手段】本発明の保護機能付き負
荷駆動回路は、負荷への通電路に設けられ、制御入力端
子に与えられる駆動信号に応じてオンオフ動作する半導
体スイッチング素子を備えたものを対象とするものであ
り、前記半導体スイッチング素子のチップ上に、前記駆
動信号を動作電源として前記半導体スイッチング素子の
動作レベルを検出すると共にその動作レベルが所定レベ
ル以上のときにリセット信号を出力する保護回路と、前
記保護回路からリセット信号が出力されたときに前記半
導体スイッチング素子への駆動信号を無効化するリセッ
ト回路とを一体に形成した構成としたところに特徴を有
する。
荷駆動回路は、負荷への通電路に設けられ、制御入力端
子に与えられる駆動信号に応じてオンオフ動作する半導
体スイッチング素子を備えたものを対象とするものであ
り、前記半導体スイッチング素子のチップ上に、前記駆
動信号を動作電源として前記半導体スイッチング素子の
動作レベルを検出すると共にその動作レベルが所定レベ
ル以上のときにリセット信号を出力する保護回路と、前
記保護回路からリセット信号が出力されたときに前記半
導体スイッチング素子への駆動信号を無効化するリセッ
ト回路とを一体に形成した構成としたところに特徴を有
する。
【００１０】前記保護回路を、前記半導体スイッチング
素子の印加電圧を検出して過電圧が検出されたときにリ
セット信号を出力する過電圧保護回路として構成するこ
とができる。
素子の印加電圧を検出して過電圧が検出されたときにリ
セット信号を出力する過電圧保護回路として構成するこ
とができる。
【００１１】
【００１２】
【作用】請求項１記載の保護機能付き負荷駆動回路によ
れば、負荷への通電路に接続される半導体スイッチング
素子は、制御入力端子に駆動信号が与えられると負荷に
通電するようになる。このとき、保護回路は、半導体ス
イッチング素子への駆動信号を動作電源として動作を開
始し、半導体スイッチング素子の動作レベルが所定レベ
ル以上あるときにはリセット信号を出力するようにな
り、リセット回路は、これに応じて、駆動信号を無効化
して半導体スイッチング素子を停止させるようになる。
この結果、半導体スイッチング素子の動作レベルが所定
以上となる状態が回避されて破壊などの損傷に至るのを
防止することができる。そして、駆動回路は、このよう
な保護動作を行なわせるための電源を駆動信号から得て
いるので、半導体スイッチング素子のオフ期間中に負荷
を介して動作電源を得る構成と異なり、負荷に電流を供
給することがなく、したがって、小電流で駆動される負
荷を接続している場合でも半導体スイッチング素子の駆
動により確実に動作させることができるようになる。
れば、負荷への通電路に接続される半導体スイッチング
素子は、制御入力端子に駆動信号が与えられると負荷に
通電するようになる。このとき、保護回路は、半導体ス
イッチング素子への駆動信号を動作電源として動作を開
始し、半導体スイッチング素子の動作レベルが所定レベ
ル以上あるときにはリセット信号を出力するようにな
り、リセット回路は、これに応じて、駆動信号を無効化
して半導体スイッチング素子を停止させるようになる。
この結果、半導体スイッチング素子の動作レベルが所定
以上となる状態が回避されて破壊などの損傷に至るのを
防止することができる。そして、駆動回路は、このよう
な保護動作を行なわせるための電源を駆動信号から得て
いるので、半導体スイッチング素子のオフ期間中に負荷
を介して動作電源を得る構成と異なり、負荷に電流を供
給することがなく、したがって、小電流で駆動される負
荷を接続している場合でも半導体スイッチング素子の駆
動により確実に動作させることができるようになる。
【００１３】請求項２記載の保護機能付き負荷駆動回路
によれば、過電圧保護回路は、半導体スイッチング素子
の印加電圧を検出して過電圧が印加されているときには
リセット信号を出力してリセット回路を介して半導体ス
イッチング素子を停止させるようになり、半導体スイッ
チング素子が過電圧破壊に至るのを防止することができ
るようになる。
によれば、過電圧保護回路は、半導体スイッチング素子
の印加電圧を検出して過電圧が印加されているときには
リセット信号を出力してリセット回路を介して半導体ス
イッチング素子を停止させるようになり、半導体スイッ
チング素子が過電圧破壊に至るのを防止することができ
るようになる。
【００１４】
【００１５】
【実施例】以下、本発明を負荷駆動用のＭＯＳＦＥＴ１
１に適用した場合の一実施例について図１を参照しなが
ら説明する。すなわち、図１は負荷駆動用ＭＯＳＦＥＴ
１１の電気的構成を示すもので、外部に入力端子ＩＮ，
出力端子ＯＵＴおよびグランド端子ＧＮＤを備えてい
る。そして、負荷駆動用ＭＯＳＦＥＴ１１を構成する半
導体チップ内には、半導体スイッチング素子としてのｎ
チャンネル形のＭＯＳＦＥＴ１２，保護回路としての過
電圧保護回路１３，過電流保護回路１４およびリセット
回路１５が一体に形成されている。
１に適用した場合の一実施例について図１を参照しなが
ら説明する。すなわち、図１は負荷駆動用ＭＯＳＦＥＴ
１１の電気的構成を示すもので、外部に入力端子ＩＮ，
出力端子ＯＵＴおよびグランド端子ＧＮＤを備えてい
る。そして、負荷駆動用ＭＯＳＦＥＴ１１を構成する半
導体チップ内には、半導体スイッチング素子としてのｎ
チャンネル形のＭＯＳＦＥＴ１２，保護回路としての過
電圧保護回路１３，過電流保護回路１４およびリセット
回路１５が一体に形成されている。
【００１６】ＦＥＴ１２は、そのドレインＤが出力端子
ＯＵＴに接続され、ソースＳがグランド端子ＧＮＤに接
続されている。また、制御入力端子としてのＦＥＴ１２
のゲートＧはリセット回路１５を介して入力端子１１ａ
に接続されており、ゲートＧに駆動信号が与えられると
ＦＥＴ１２はオンするようになっている。
ＯＵＴに接続され、ソースＳがグランド端子ＧＮＤに接
続されている。また、制御入力端子としてのＦＥＴ１２
のゲートＧはリセット回路１５を介して入力端子１１ａ
に接続されており、ゲートＧに駆動信号が与えられると
ＦＥＴ１２はオンするようになっている。
【００１７】保護回路としての過電圧保護回路１３は、
ＦＥＴ１２のドレイン・ゲート間の印加電圧を検出する
ように設けられたもので、その電源端子は入力端子ＩＮ
に接続され、駆動信号により動作電源Ｖccが与えられる
ようになっている。そして、過電圧保護回路１３は、そ
の動作状態において、ＦＥＴ１２の印加電圧を検出し
て、その検出電圧が所定以上の場合つまりＦＥＴ１２に
過電圧が印加されていることを検出してリセット信号を
出力するようになっている。
ＦＥＴ１２のドレイン・ゲート間の印加電圧を検出する
ように設けられたもので、その電源端子は入力端子ＩＮ
に接続され、駆動信号により動作電源Ｖccが与えられる
ようになっている。そして、過電圧保護回路１３は、そ
の動作状態において、ＦＥＴ１２の印加電圧を検出し
て、その検出電圧が所定以上の場合つまりＦＥＴ１２に
過電圧が印加されていることを検出してリセット信号を
出力するようになっている。
【００１８】保護回路としての過電流保護回路１４は、
ＦＥＴ１２の通電電流を検出するように設けられたもの
で、その電源端子は入力端子ＩＮに接続され、駆動信号
により動作電源Ｖccが与えられるようになっている。そ
して、過電流保護回路１４は、その動作状態において、
ＦＥＴ１２の通電電流を検出して、その検出電流が所定
以上の場合、つまりＦＥＴ１２に過電流が流れているこ
とを検出してリセット信号を出力するようになってい
る。
ＦＥＴ１２の通電電流を検出するように設けられたもの
で、その電源端子は入力端子ＩＮに接続され、駆動信号
により動作電源Ｖccが与えられるようになっている。そ
して、過電流保護回路１４は、その動作状態において、
ＦＥＴ１２の通電電流を検出して、その検出電流が所定
以上の場合、つまりＦＥＴ１２に過電流が流れているこ
とを検出してリセット信号を出力するようになってい
る。
【００１９】リセット回路１５は、入力端子ＩＮとＦＥ
Ｔ１２のゲートＧとの間に介在されるように設けられて
おり、過電圧保護回路１３および過電流保護回路１４か
らリセット信号が入力されるように構成されている。そ
して、リセット回路１５は、常には、外部から入力端子
ＩＮに与えられる駆動信号をＦＥＴ１２のゲートＧに与
えてＦＥＴ１２をオンさせるように動作し、リセット信
号が入力されたときには、その駆動信号を無効化してＦ
ＥＴ１２をオフ状態に保持するようになっている。
Ｔ１２のゲートＧとの間に介在されるように設けられて
おり、過電圧保護回路１３および過電流保護回路１４か
らリセット信号が入力されるように構成されている。そ
して、リセット回路１５は、常には、外部から入力端子
ＩＮに与えられる駆動信号をＦＥＴ１２のゲートＧに与
えてＦＥＴ１２をオンさせるように動作し、リセット信
号が入力されたときには、その駆動信号を無効化してＦ
ＥＴ１２をオフ状態に保持するようになっている。
【００２０】さて、負荷としての例えばフォトカプラ１
６は、ＬＥＤ１７およびフォトトランジスタ１８から構
成されるもので、そのＬＥＤ１７は、直流電源端子ＶＣ
とＭＯＳＦＥＴ１１の出力端子ＯＵＴとの間に接続され
ており、ＭＯＳＦＥＴ１１が駆動されるとＬＥＤ１７が
通電点灯されるようになっている。
６は、ＬＥＤ１７およびフォトトランジスタ１８から構
成されるもので、そのＬＥＤ１７は、直流電源端子ＶＣ
とＭＯＳＦＥＴ１１の出力端子ＯＵＴとの間に接続され
ており、ＭＯＳＦＥＴ１１が駆動されるとＬＥＤ１７が
通電点灯されるようになっている。
【００２１】上記構成によれば、外部から制御入力端子
ＩＮに駆動信号が与えられると、リセット回路１５は、
常には、ＦＥＴ１２のゲートＧにその駆動信号を与えて
ＦＥＴ１２をオンさせ、これによりフォトカプラ１６の
ＬＥＤ１７に直流電源端子ＶＣから通電して点灯させる
ようになる。このとき、駆動信号が「Ｈ」レベルとなる
期間中は、その駆動信号により過電圧保護回路１３，過
電流保護回路１４およびリセット回路１５に動作電源Ｖ
ccが与えられるようになる。
ＩＮに駆動信号が与えられると、リセット回路１５は、
常には、ＦＥＴ１２のゲートＧにその駆動信号を与えて
ＦＥＴ１２をオンさせ、これによりフォトカプラ１６の
ＬＥＤ１７に直流電源端子ＶＣから通電して点灯させる
ようになる。このとき、駆動信号が「Ｈ」レベルとなる
期間中は、その駆動信号により過電圧保護回路１３，過
電流保護回路１４およびリセット回路１５に動作電源Ｖ
ccが与えられるようになる。
【００２２】そして、過電圧保護回路１３は、ＦＥＴ１
２のドレイン・ゲート間の印加電圧が所定レベル以上で
あるときにリセット信号をリセット回路１５に与えるの
で、駆動信号が与えられていても、ＦＥＴ１２をオフさ
せるようになる。また、過電流保護回路１４は、ＦＥＴ
１２の通電電流を検出してその検出電流のレベルが所定
レベル以上であるときにリセット信号をリセット回路１
５に与えるので、駆動信号が与えられていても、ＦＥＴ
１２をオフさせるようになる。これにより、ＦＥＴ１２
は、過電圧および過電流により破壊されるのを未然に防
止することができるようになる。そして、この場合にお
いて、過電圧保護回路１３，過電流保護回路１４，リセ
ット回路１５などの保護回路は直流電源端子ＶＣ側から
動作電源を得ない構成とされているので、ＦＥＴ１２の
オフ期間中にフォトカプラ１６のＬＥＤ１７に電流を流
すことがなく、確実に消灯状態を保持されるようになっ
ている。
２のドレイン・ゲート間の印加電圧が所定レベル以上で
あるときにリセット信号をリセット回路１５に与えるの
で、駆動信号が与えられていても、ＦＥＴ１２をオフさ
せるようになる。また、過電流保護回路１４は、ＦＥＴ
１２の通電電流を検出してその検出電流のレベルが所定
レベル以上であるときにリセット信号をリセット回路１
５に与えるので、駆動信号が与えられていても、ＦＥＴ
１２をオフさせるようになる。これにより、ＦＥＴ１２
は、過電圧および過電流により破壊されるのを未然に防
止することができるようになる。そして、この場合にお
いて、過電圧保護回路１３，過電流保護回路１４，リセ
ット回路１５などの保護回路は直流電源端子ＶＣ側から
動作電源を得ない構成とされているので、ＦＥＴ１２の
オフ期間中にフォトカプラ１６のＬＥＤ１７に電流を流
すことがなく、確実に消灯状態を保持されるようになっ
ている。
【００２３】このような本実施例によれば、ＦＥＴ１２
のオフ状態で過電圧保護回路１３，過電流保護回路１４
やリセット回路１５への給電を出力端子ＯＵＴ側からフ
ォトカプラ１６を介して給電する従来構成と異なり、駆
動信号を動作電源として動作させるように構成したの
で、小電流で駆動される負荷としてのフォトカプラ１６
などを接続する場合でも、ＦＥＴ１２のオフ時にフォト
カプラ１６を駆動してしまうといったことがなくなり、
ＦＥＴ１２のオンオフ動作に応じて確実にフォトカプラ
１６を駆動することができるようになる。
のオフ状態で過電圧保護回路１３，過電流保護回路１４
やリセット回路１５への給電を出力端子ＯＵＴ側からフ
ォトカプラ１６を介して給電する従来構成と異なり、駆
動信号を動作電源として動作させるように構成したの
で、小電流で駆動される負荷としてのフォトカプラ１６
などを接続する場合でも、ＦＥＴ１２のオフ時にフォト
カプラ１６を駆動してしまうといったことがなくなり、
ＦＥＴ１２のオンオフ動作に応じて確実にフォトカプラ
１６を駆動することができるようになる。
【００２４】本発明は、上記実施例にのみ限定されるも
のではなく、次のように変形または拡張できる。半導体
スイッチング素子は、他に、バイポーラトランジスタ，
ＩＧＢＴ，サイリスタ，トライアックなどの素子を用い
る構成のものでも良い。過電圧保護回路１３あるいは過
電流保護回路１４の何れか一方のみを備えるものにも適
用できる。負荷としては、フォトカプラ１６の他に、Ｌ
ＥＤ，ランプなどの小電流で駆動されるものを用いるこ
とができ、もちろん大電流で駆動される負荷を接続して
使用することもできるものである。過熱状態を検出する
保護回路など、他の保護回路を備えた構成のものにも適
用できる。
のではなく、次のように変形または拡張できる。半導体
スイッチング素子は、他に、バイポーラトランジスタ，
ＩＧＢＴ，サイリスタ，トライアックなどの素子を用い
る構成のものでも良い。過電圧保護回路１３あるいは過
電流保護回路１４の何れか一方のみを備えるものにも適
用できる。負荷としては、フォトカプラ１６の他に、Ｌ
ＥＤ，ランプなどの小電流で駆動されるものを用いるこ
とができ、もちろん大電流で駆動される負荷を接続して
使用することもできるものである。過熱状態を検出する
保護回路など、他の保護回路を備えた構成のものにも適
用できる。
【００２５】
【発明の効果】以上説明したように、本発明の保護機能
付き負荷駆動回路によれば、次のような効果を得ること
ができる。すなわち、請求項１記載の保護機能付き負荷
駆動回路によれば、保護回路の動作電源を駆動信号から
供給する構成としているので、半導体スイッチング素子
のオフ期間中に負荷を介して動作電源を得る構成と異な
り、負荷に電流を供給することがなく、したがって、小
電流で駆動される負荷を接続している場合でも半導体ス
イッチング素子の駆動により確実に動作させることがで
きるという優れた効果を奏する。
付き負荷駆動回路によれば、次のような効果を得ること
ができる。すなわち、請求項１記載の保護機能付き負荷
駆動回路によれば、保護回路の動作電源を駆動信号から
供給する構成としているので、半導体スイッチング素子
のオフ期間中に負荷を介して動作電源を得る構成と異な
り、負荷に電流を供給することがなく、したがって、小
電流で駆動される負荷を接続している場合でも半導体ス
イッチング素子の駆動により確実に動作させることがで
きるという優れた効果を奏する。
【００２６】請求項２記載の保護機能付き負荷駆動回路
によれば、過電圧保護回路により、半導体スイッチング
素子の印加電圧を検出して過電圧が印加されているとき
にはリセット信号を出力してリセット回路を介して半導
体スイッチング素子を停止させるようにしたので、過電
圧保護回路の動作電源を駆動信号から供給して負荷の駆
動制御に悪影響を与えない構成としながら、半導体スイ
ッチング素子が過電圧破壊に至るのを防止することがで
きるという優れた効果を奏する。
によれば、過電圧保護回路により、半導体スイッチング
素子の印加電圧を検出して過電圧が印加されているとき
にはリセット信号を出力してリセット回路を介して半導
体スイッチング素子を停止させるようにしたので、過電
圧保護回路の動作電源を駆動信号から供給して負荷の駆
動制御に悪影響を与えない構成としながら、半導体スイ
ッチング素子が過電圧破壊に至るのを防止することがで
きるという優れた効果を奏する。
【００２７】
【図１】本発明の一実施例を示す電気的構成図
【図２】従来例を示す図１相当図
１１は負荷駆動用ＭＯＳＦＥＴ、１２はＦＥＴ（半導体
スイッチング素子）、１３は過電圧保護回路、１４は過
電流保護回路、１５はリセット回路、１６はフォトカプ
ラ（負荷）、１７はＬＥＤ、１８はフォトトランジスタ
である。
スイッチング素子）、１３は過電圧保護回路、１４は過
電流保護回路、１５はリセット回路、１６はフォトカプ
ラ（負荷）、１７はＬＥＤ、１８はフォトトランジスタ
である。
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02H 7/20
H03K 17/082
Claims (2)
- 【請求項１】 負荷への通電路に設けられ、制御入力端
子に与えられる駆動信号に応じてオンオフ動作する半導
体スイッチング素子を含んだ負荷駆動回路において、 前記半導体スイッチング素子のチップ上に、 前記駆動信号を動作電源として前記半導体スイッチング
素子の動作レベルを検出すると共にその動作レベルが所
定レベル以上のときにリセット信号を出力する保護回路
と、 前記保護回路からリセット信号が出力されたときに前記
半導体スイッチング素子への駆動信号を無効化するリセ
ット回路とを一体に形成したことを特徴とする保護機能
付き負荷駆動回路。 - 【請求項２】 前記保護回路は、前記半導体スイッチン
グ素子の印加電圧を検出して過電圧が検出されたときに
リセット信号を出力する過電圧保護回路であることを特
徴とする請求項１記載の保護機能付き負荷駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09183894A JP3476903B2 (ja) | 1994-04-28 | 1994-04-28 | 保護機能付き負荷駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09183894A JP3476903B2 (ja) | 1994-04-28 | 1994-04-28 | 保護機能付き負荷駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07298484A JPH07298484A (ja) | 1995-11-10 |
| JP3476903B2 true JP3476903B2 (ja) | 2003-12-10 |
Family
ID=14037738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09183894A Expired - Fee Related JP3476903B2 (ja) | 1994-04-28 | 1994-04-28 | 保護機能付き負荷駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3476903B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11476850B1 (en) | 2021-03-23 | 2022-10-18 | Kabushiki Kaisha Toshiba | Semiconductor relay device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4532783B2 (ja) * | 2001-06-28 | 2010-08-25 | エドワーズ株式会社 | 磁気軸受励磁回路及びターボ分子ポンプ装置 |
| CN102761105B (zh) * | 2012-05-09 | 2015-06-24 | 刘裕国 | 一种pwm控制电路的过流驱动保护保护装置及方法 |
-
1994
- 1994-04-28 JP JP09183894A patent/JP3476903B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11476850B1 (en) | 2021-03-23 | 2022-10-18 | Kabushiki Kaisha Toshiba | Semiconductor relay device |
| US11916547B2 (en) | 2021-03-23 | 2024-02-27 | Kabushiki Kaisha Toshiba | Semiconductor relay device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07298484A (ja) | 1995-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3040342B2 (ja) | 電力用ｍｏｓゲート型回路のための制御回路 | |
| US5559656A (en) | IGBT switching voltage transient protection circuit | |
| US5978192A (en) | Schmitt trigger-configured ESD protection circuit | |
| US5617283A (en) | Self-referencing modulation circuit for CMOS integrated circuit electrostatic discharge protection clamps | |
| KR100735849B1 (ko) | 전력용 반도체장치 | |
| KR100194128B1 (ko) | 높은 부의 클램프 전압 및 고장시 안전 동작 기능을 갖춘 모스게이트된 집적 파워 반도체 장치 | |
| JP3100909B2 (ja) | 短絡保護を有するパワートランジスタ | |
| JP3633522B2 (ja) | 負荷駆動回路 | |
| US5561391A (en) | Clamp circuit and method for detecting an activation of same | |
| EP0851584A3 (en) | Improvements in or relating to integrated circuits | |
| JP4479570B2 (ja) | 保護機能付きスイッチング回路および保護回路 | |
| JP3583803B2 (ja) | 半導体デバイス | |
| JP3476903B2 (ja) | 保護機能付き負荷駆動回路 | |
| JPH05304450A (ja) | 保護回路を具備する半導体装置および電子システム | |
| JPH05218836A (ja) | 絶縁ゲート素子の駆動回路 | |
| US4706159A (en) | Multiple power supply overcurrent protection circuit | |
| US5488533A (en) | Methods and apparatus for isolating a power network from a load during an overcurrent condition | |
| JP3226002B2 (ja) | 逆流阻止回路を有する回路装置 | |
| US6762576B2 (en) | Motor driving device for supplying driving current to a three-phase motor through output transistors | |
| JPH08279736A (ja) | 電子スイッチ用制御回路及びこれを適用する電子スイッチ | |
| JP3282378B2 (ja) | パワー素子駆動保護回路及びｍｏｓｆｅｔ駆動保護回路 | |
| EP0519156A1 (en) | Ground loss protection device particularly for mos integrated circuits | |
| US6169441B1 (en) | Drive circuit for a field effect-controlled power semiconductor component | |
| JPH11225055A (ja) | 光結合装置 | |
| JPH05136360A (ja) | 静電破壊保護回路、及び半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |