JPH1127845A - 過電流防止回路 - Google Patents
過電流防止回路Info
- Publication number
- JPH1127845A JPH1127845A JP17668697A JP17668697A JPH1127845A JP H1127845 A JPH1127845 A JP H1127845A JP 17668697 A JP17668697 A JP 17668697A JP 17668697 A JP17668697 A JP 17668697A JP H1127845 A JPH1127845 A JP H1127845A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- voltage
- signal
- overcurrent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】 （修正有）
【課題】電子部品の端子電圧を直接測定することによ
り、過電流状態を検知し、電子部品を破壊から保護でき
る過電流防止回路を提供する。 【解決手段】ドライブ信号Ｖ１をハイにすることによ
り、デバイスドライバ１５の出力信号はハイになり、ｎ
チャネルＭＯＳＦＥＴ１１をオンにする。デバイスドラ
イバ１５の出力信号から、一定時間遅延させた信号を遅
延回路１４で発生させる。遅延回路１４の出力により、
ＭＯＳＦＥＴ１６をオンにし、Ｖ２と電圧源のＶ３とを
比較器１７で比較する。もし、ｎチャネルＭＯＳＦＥＴ
１１に過電流が流れ、Ｖ２の電位が電圧源の比較電圧Ｖ
３以上であれば、比較器１７の出力がローレベルにな
り、ＲＳフリップフロップ回路１８を介してｎチャネル
ドライバ１５の出力信号がローになる。ｎチャネルＭＯ
ＳＦＥＴ１１はオフになり、ドレイン電流は流れなくな
る。
り、過電流状態を検知し、電子部品を破壊から保護でき
る過電流防止回路を提供する。 【解決手段】ドライブ信号Ｖ１をハイにすることによ
り、デバイスドライバ１５の出力信号はハイになり、ｎ
チャネルＭＯＳＦＥＴ１１をオンにする。デバイスドラ
イバ１５の出力信号から、一定時間遅延させた信号を遅
延回路１４で発生させる。遅延回路１４の出力により、
ＭＯＳＦＥＴ１６をオンにし、Ｖ２と電圧源のＶ３とを
比較器１７で比較する。もし、ｎチャネルＭＯＳＦＥＴ
１１に過電流が流れ、Ｖ２の電位が電圧源の比較電圧Ｖ
３以上であれば、比較器１７の出力がローレベルにな
り、ＲＳフリップフロップ回路１８を介してｎチャネル
ドライバ１５の出力信号がローになる。ｎチャネルＭＯ
ＳＦＥＴ１１はオフになり、ドレイン電流は流れなくな
る。
Description
【０００１】
【発明の属する技術分野】この発明は、絶縁ゲート電界
効果トランジスタ（以下ＭＯＳＦＥＴと記す）を始めと
する電子部品を過電流破壊から保護するための過電流防
止回路に関する。
効果トランジスタ（以下ＭＯＳＦＥＴと記す）を始めと
する電子部品を過電流破壊から保護するための過電流防
止回路に関する。
【０００２】
【従来の技術】従来の過電流検知回路の例を図３に示
す。１は、電子部品例えば出力制御用のｎチャネルＭＯ
ＳＦＥＴ、２は抵抗である。このように、ｎチャネルＭ
ＯＳＦＥＴ１と直列に抵抗２を接続し、その抵抗２にｎ
チャネルＭＯＳＦＥＴ１と同じ過電流が流れたとき、抵
抗２における電圧降下を検出している。３はノイズ除去
用のコンデンサである。
す。１は、電子部品例えば出力制御用のｎチャネルＭＯ
ＳＦＥＴ、２は抵抗である。このように、ｎチャネルＭ
ＯＳＦＥＴ１と直列に抵抗２を接続し、その抵抗２にｎ
チャネルＭＯＳＦＥＴ１と同じ過電流が流れたとき、抵
抗２における電圧降下を検出している。３はノイズ除去
用のコンデンサである。
【０００３】
【発明が解決しようとする課題】図３に見られるよう
に、電子部品１の過電流を検知するためには、抵抗２や
コンデンサ３が必要であり、これらは通常、個別部品と
して外付けされていた。そして、抵抗２には、常に電子
部品１と同じ電流が流れるので、定常動作時にも電力を
消費していることになる。
に、電子部品１の過電流を検知するためには、抵抗２や
コンデンサ３が必要であり、これらは通常、個別部品と
して外付けされていた。そして、抵抗２には、常に電子
部品１と同じ電流が流れるので、定常動作時にも電力を
消費していることになる。
【０００４】この発明の目的は、過電流検知のための抵
抗やコンデンサを不要とすることにより、電子回路の構
成部品数および組立工数を減らし、また装置全体の消費
電力を低減することにある。
抗やコンデンサを不要とすることにより、電子回路の構
成部品数および組立工数を減らし、また装置全体の消費
電力を低減することにある。
【０００５】
【課題を解決するための手段】上記課題解決のため本発
明の過電流防止回路は、第一信号がセット入力とされる
ＲＳフリップフロップと、第一信号および前記ＲＳフリ
ップフロップの出力が入力とされる論理集積回路である
ＮＡＮＤ回路と、ＮＡＮＤ回路の出力がインバータ回路
を介して入力されるデバイスドライバと、第二信号がド
レインに接続される電界効果トランジスタと、その電界
効果トランジスタのソースとグランド間に接続される抵
抗と、前記電界効果トランジスタのソースと抵抗との間
の点とマイナス入力とが接続される比較器と、比較器の
プラス入力に接続される電圧源とを有し、デバイスドラ
イバの出力が前記電界効果トランジスタのゲートに接続
され、前記比較器の出力が前記ＲＳフリップフロップの
リセット入力とされ、第二信号と電圧源との大小によっ
てデバイスドライバの出力を制御するものとする。
明の過電流防止回路は、第一信号がセット入力とされる
ＲＳフリップフロップと、第一信号および前記ＲＳフリ
ップフロップの出力が入力とされる論理集積回路である
ＮＡＮＤ回路と、ＮＡＮＤ回路の出力がインバータ回路
を介して入力されるデバイスドライバと、第二信号がド
レインに接続される電界効果トランジスタと、その電界
効果トランジスタのソースとグランド間に接続される抵
抗と、前記電界効果トランジスタのソースと抵抗との間
の点とマイナス入力とが接続される比較器と、比較器の
プラス入力に接続される電圧源とを有し、デバイスドラ
イバの出力が前記電界効果トランジスタのゲートに接続
され、前記比較器の出力が前記ＲＳフリップフロップの
リセット入力とされ、第二信号と電圧源との大小によっ
てデバイスドライバの出力を制御するものとする。
【０００６】そのような回路では、例えば第一信号がハ
イで、第二信号が電圧源の電圧より高くなったとき、ハ
イであったデバイスドライバの出力を制御することがで
きる。特にデバイスドライバの出力が入力され出力が前
記電界効果トランジスタのゲートに接続される遅延回路
を有するものとするとよい。
イで、第二信号が電圧源の電圧より高くなったとき、ハ
イであったデバイスドライバの出力を制御することがで
きる。特にデバイスドライバの出力が入力され出力が前
記電界効果トランジスタのゲートに接続される遅延回路
を有するものとするとよい。
【０００７】そのようにすれば、電子部品の応答遅れ等
による誤判定を回避できる。そして、デバイスドライバ
の出力がゲートに接続され、ソースを接地するｎチャネ
ルＭＯＳＦＥＴが設けられ、そのドレイン電圧を第二信
号とするものとする。そのような回路とすれば、デバイ
スドライバは出力が簡単なハイ・ロー制御できるもので
よい。
による誤判定を回避できる。そして、デバイスドライバ
の出力がゲートに接続され、ソースを接地するｎチャネ
ルＭＯＳＦＥＴが設けられ、そのドレイン電圧を第二信
号とするものとする。そのような回路とすれば、デバイ
スドライバは出力が簡単なハイ・ロー制御できるもので
よい。
【０００８】
【発明の実施の形態】この課題を解決するために、駆動
させる電子部品の端子電圧を集積回路にフィードバック
させ、過電流検出をおこなう。図１は、ＲＳフリップフ
ロップを利用した本発明の実施例の半導体集積回路の回
路図である。
させる電子部品の端子電圧を集積回路にフィードバック
させ、過電流検出をおこなう。図１は、ＲＳフリップフ
ロップを利用した本発明の実施例の半導体集積回路の回
路図である。
【０００９】図１において、ドライブ信号Ｖ１から一方
はそのまま、もう一方はＲＳフリップフロップ回路１８
を介して、ＮＡＮＤ回路１９に入力されている。ＮＡＮ
Ｄ回路１９の出力は、反転を経てデバイスドライバ１５
から出力端子２０に、更に例えば電力制御用のｎチャネ
ルＭＯＳＦＥＴ１１のゲートに接続されている。ｎチャ
ネルＭＯＳＦＥＴ１１のドレインと接続された入力端子
２１からは、ＭＯＳＦＥＴ１６のドレインに接続され、
ＭＯＳＦＥＴ１６のソースは抵抗１２を介して接地され
ている。ｎチャネルＭＯＳＦＥＴ１６のゲートには、ド
ライバ１５の出力が遅延回路１４を経て与えられてい
る。１３は比較用の電圧源であり、その電圧Ｖ３が比較
器１７のプラス入力とされている。比較器１７のマイナ
ス入力には、ＭＯＳＦＥＴ１６のソースが接続され、比
較器１７の出力がＲＳフリップフロップ回路１８のリセ
ット入力とされている。
はそのまま、もう一方はＲＳフリップフロップ回路１８
を介して、ＮＡＮＤ回路１９に入力されている。ＮＡＮ
Ｄ回路１９の出力は、反転を経てデバイスドライバ１５
から出力端子２０に、更に例えば電力制御用のｎチャネ
ルＭＯＳＦＥＴ１１のゲートに接続されている。ｎチャ
ネルＭＯＳＦＥＴ１１のドレインと接続された入力端子
２１からは、ＭＯＳＦＥＴ１６のドレインに接続され、
ＭＯＳＦＥＴ１６のソースは抵抗１２を介して接地され
ている。ｎチャネルＭＯＳＦＥＴ１６のゲートには、ド
ライバ１５の出力が遅延回路１４を経て与えられてい
る。１３は比較用の電圧源であり、その電圧Ｖ３が比較
器１７のプラス入力とされている。比較器１７のマイナ
ス入力には、ＭＯＳＦＥＴ１６のソースが接続され、比
較器１７の出力がＲＳフリップフロップ回路１８のリセ
ット入力とされている。
【００１０】次にこの集積回路の動作を説明する。ド
ライブ信号Ｖ１をハイにすることにより、デバイスドラ
イバ１５の出力信号はハイになり、ｎチャネルＭＯＳＦ
ＥＴ１１をオンにする。ｎチャネルＭＯＳＦＥＴ１１
のドレイン電圧である検出電圧Ｖ２がほぼＧＮＤレベル
に下がる。デバイスドライバ１５の出力信号から、一
定時間遅延させた信号を遅延回路４で発生させる。ｎ
チャネルＭＯＳＦＥＴ１１に流れるドレイン電流と、そ
のオン抵抗により、電圧降下（＝Ｖ２）が生じる。遅
延回路４の出力により、ＭＯＳＦＥＴ１６をオンにし、
Ｖ２と電圧源のＶ３とを比較器１７で比較する。
ライブ信号Ｖ１をハイにすることにより、デバイスドラ
イバ１５の出力信号はハイになり、ｎチャネルＭＯＳＦ
ＥＴ１１をオンにする。ｎチャネルＭＯＳＦＥＴ１１
のドレイン電圧である検出電圧Ｖ２がほぼＧＮＤレベル
に下がる。デバイスドライバ１５の出力信号から、一
定時間遅延させた信号を遅延回路４で発生させる。ｎ
チャネルＭＯＳＦＥＴ１１に流れるドレイン電流と、そ
のオン抵抗により、電圧降下（＝Ｖ２）が生じる。遅
延回路４の出力により、ＭＯＳＦＥＴ１６をオンにし、
Ｖ２と電圧源のＶ３とを比較器１７で比較する。
【００１１】もし、ｎチャネルＭＯＳＦＥＴ１１に過
電流が流れ、Ｖ２の電位が電圧源の比較電圧Ｖ３以上で
あれば、比較器１７の出力がローレベルになり、ＲＳフ
リップフロップ回路１８を介してｎチャネルドライバ１
５の出力信号がローになる。ｎチャネルＭＯＳＦＥＴ
１１はオフになり、ドレイン電流は流れなくなる。フ
リップフロップ回路１８の出力は、ドライブ信号Ｖ１が
ローレベルになることでリセットされる。
電流が流れ、Ｖ２の電位が電圧源の比較電圧Ｖ３以上で
あれば、比較器１７の出力がローレベルになり、ＲＳフ
リップフロップ回路１８を介してｎチャネルドライバ１
５の出力信号がローになる。ｎチャネルＭＯＳＦＥＴ
１１はオフになり、ドレイン電流は流れなくなる。フ
リップフロップ回路１８の出力は、ドライブ信号Ｖ１が
ローレベルになることでリセットされる。
【００１２】本発明のような過電流防止回路とすれば、
ｎチャネルＭＯＳＦＥＴ１１の過電流状態をそのデバイ
スのドレイン電圧で判定するため、抵抗やコンデンサな
どの外付け部品が不要で、かつ消費電力も低減できる。
一般に、スイッチング電源で駆動させるＭＯＳＦＥＴ
は、寄生容量が大きいため応答特性が悪い。図２は、Ｍ
ＯＳＦＥＴのドレイン電圧の時間変化を概略的に示した
特性図である。縦軸は電圧、横軸は時間である。時間ｔ
0 でゲート電圧が印加されても、ドレイン電圧Ｖ２が電
圧源の電圧Ｖ３まで低下するのに時間がかかるため、時
間ｔ1 で判定すると、まだ過電流が流れていると誤判定
する恐れがある。
ｎチャネルＭＯＳＦＥＴ１１の過電流状態をそのデバイ
スのドレイン電圧で判定するため、抵抗やコンデンサな
どの外付け部品が不要で、かつ消費電力も低減できる。
一般に、スイッチング電源で駆動させるＭＯＳＦＥＴ
は、寄生容量が大きいため応答特性が悪い。図２は、Ｍ
ＯＳＦＥＴのドレイン電圧の時間変化を概略的に示した
特性図である。縦軸は電圧、横軸は時間である。時間ｔ
0 でゲート電圧が印加されても、ドレイン電圧Ｖ２が電
圧源の電圧Ｖ３まで低下するのに時間がかかるため、時
間ｔ1 で判定すると、まだ過電流が流れていると誤判定
する恐れがある。
【００１３】遅延回路１４を含んだ本発明の過電流防止
回路では、一定時間遅延させた時間ｔ2 で判定するの
で、ｎチャネルＭＯＳＦＥＴ１１の応答遅れ等による誤
判定を回避でき、正しい判定をすることができる。遅延
回路４の入力をドライブ信号Ｖ１ではなく、デバイスド
ライバ１５の出力としている。これにより、デバイスド
ライバ１５の遅延時間は省かれている。従って、ｎチャ
ネルＭＯＳＦＥＴ１１の応答遅れだけを考慮して回路設
計をおこなえば良い。
回路では、一定時間遅延させた時間ｔ2 で判定するの
で、ｎチャネルＭＯＳＦＥＴ１１の応答遅れ等による誤
判定を回避でき、正しい判定をすることができる。遅延
回路４の入力をドライブ信号Ｖ１ではなく、デバイスド
ライバ１５の出力としている。これにより、デバイスド
ライバ１５の遅延時間は省かれている。従って、ｎチャ
ネルＭＯＳＦＥＴ１１の応答遅れだけを考慮して回路設
計をおこなえば良い。
【００１４】特に、図１の過電流防止回路では、ドライ
ブ信号Ｖ１が出力されている間のみ過電流防止機能が働
くようになっている。そのため、ドライブ信号Ｖ１がロ
ーの時は、常に出力端子２０はローになるので、外部ノ
イズによる誤動作を回避できる。図１の過電流防止回路
では、過電流を防止する電子部品として、ｎチャネルＭ
ＯＳＦＥＴの例を示したが、他の能動素子或いは受動素
子としても、デバイスドライバ１５の出力形態を変えれ
ば、適用が可能である。また、過電流を防止する電子部
品とデバイスドライバ１５の間に、能動素子を入れても
良い。
ブ信号Ｖ１が出力されている間のみ過電流防止機能が働
くようになっている。そのため、ドライブ信号Ｖ１がロ
ーの時は、常に出力端子２０はローになるので、外部ノ
イズによる誤動作を回避できる。図１の過電流防止回路
では、過電流を防止する電子部品として、ｎチャネルＭ
ＯＳＦＥＴの例を示したが、他の能動素子或いは受動素
子としても、デバイスドライバ１５の出力形態を変えれ
ば、適用が可能である。また、過電流を防止する電子部
品とデバイスドライバ１５の間に、能動素子を入れても
良い。
【００１５】
【発明の効果】以上説明したように、ドライブ信号をＲ
Ｓフリップフロップ回路とＮＡＮＤ回路を介在させた信
号とし、電子部品の電圧を、内蔵する電圧源に対して比
較して論理的に判定することにより、電子部品の過電流
状態を端子電圧から検出できるようにした本発明の過電
流防止回路は、従来のような抵抗やコンデンサなどの外
付け部品が不要で、消費電力も低減できる。
Ｓフリップフロップ回路とＮＡＮＤ回路を介在させた信
号とし、電子部品の電圧を、内蔵する電圧源に対して比
較して論理的に判定することにより、電子部品の過電流
状態を端子電圧から検出できるようにした本発明の過電
流防止回路は、従来のような抵抗やコンデンサなどの外
付け部品が不要で、消費電力も低減できる。
【００１６】また、遅延回路を接続しているため、電子
部品の応答遅れによる誤動作を回避でき、しかもドライ
ブ信号が出力されている間のみ機能するので、外部ノイ
ズによる誤動作も回避できる。
部品の応答遅れによる誤動作を回避でき、しかもドライ
ブ信号が出力されている間のみ機能するので、外部ノイ
ズによる誤動作も回避できる。
【図１】本発明の実施例の過電流防止回路図
【図２】ＭＯＳＦＥＴの応答特性図
【図３】従来の過電流防止回路図
１ 電子部品またはｎチャネルＭＯＳＦＥＴ ２ 抵抗 ３ コンデンサ １１ ｎチャネルＭＯＳＦＥＴ １２ 抵抗 １３ 電圧源 １４ 遅延回路 １５ デバイスドライバ １６ ＭＯＳＦＥＴ １７ 比較器 １８ ＲＳフリップフロップ回路 １９ ＮＡＮＤ回路 ２０ 出力端子 ２１ 入力端子
Claims (3)
- 【請求項１】第一信号がセット入力とされるＲＳフリッ
プフロップ回路と、第一信号および前記ＲＳフリップフ
ロップ回路の出力が入力とされる論理集積回路であるＮ
ＡＮＤ回路と、ＮＡＮＤ回路の出力がインバータ回路を
介して入力されるデバイスドライバと、第二信号がドレ
インに接続される電界効果トランジスタと、その電界効
果トランジスタのソースとグランド間に接続される抵抗
と、前記電界効果トランジスタのソースと抵抗との間の
点とマイナス入力とが接続される比較器と、比較器のプ
ラス入力に接続される電圧源とを有し、デバイスドライ
バの出力が前記電界効果トランジスタのゲートに接続さ
れ、前記比較器の出力が前記ＲＳフリップフロップのリ
セット入力とされ、第二信号と電圧源との大小によって
デバイスドライバの出力を制御することを特徴とする過
電流防止回路。 - 【請求項２】デバイスドライバの出力が入力され、出力
が前記電界効果トランジスタのゲートに接続される遅延
回路を有することを特徴とする請求項１記載の過電流防
止回路。 - 【請求項３】デバイスドライバの出力がゲートに接続さ
れ、ソースを接地するｎチャネルＭＯＳＦＥＴが設けら
れ、そのドレイン電圧を第二信号とすることを特徴とす
る請求項１または２に記載の過電流防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17668697A JPH1127845A (ja) | 1997-07-02 | 1997-07-02 | 過電流防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17668697A JPH1127845A (ja) | 1997-07-02 | 1997-07-02 | 過電流防止回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1127845A true JPH1127845A (ja) | 1999-01-29 |
Family
ID=16017963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17668697A Pending JPH1127845A (ja) | 1997-07-02 | 1997-07-02 | 過電流防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1127845A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100354907B1 (ko) * | 2000-04-26 | 2002-09-30 | 페어차일드코리아반도체 주식회사 | 구동신호 입력단자 분리형 스위칭 소자와 그 구동회로 |
| JP2012147650A (ja) * | 2011-01-07 | 2012-08-02 | Advance Connectek Inc | 出力短絡保護を有する電流制限回路 |
| DE102013101466A1 (de) * | 2013-02-14 | 2014-08-14 | Murrelektronik Gmbh | Elektrische Überstromsicherung ohne externe Spannungsversorgung |
| WO2021232286A1 (en) * | 2020-05-20 | 2021-11-25 | Innoscience (Zhuhai) Technology Co., Ltd. | Electronic device and over current protection circuit |
-
1997
- 1997-07-02 JP JP17668697A patent/JPH1127845A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100354907B1 (ko) * | 2000-04-26 | 2002-09-30 | 페어차일드코리아반도체 주식회사 | 구동신호 입력단자 분리형 스위칭 소자와 그 구동회로 |
| JP2012147650A (ja) * | 2011-01-07 | 2012-08-02 | Advance Connectek Inc | 出力短絡保護を有する電流制限回路 |
| US8526149B2 (en) | 2011-01-07 | 2013-09-03 | Advanced-Connectek Inc. | Limiting current circuit that has output short circuit protection |
| DE102013101466A1 (de) * | 2013-02-14 | 2014-08-14 | Murrelektronik Gmbh | Elektrische Überstromsicherung ohne externe Spannungsversorgung |
| WO2021232286A1 (en) * | 2020-05-20 | 2021-11-25 | Innoscience (Zhuhai) Technology Co., Ltd. | Electronic device and over current protection circuit |
| US11721969B2 (en) | 2020-05-20 | 2023-08-08 | Innoscience (Zhuhai) Technology Co., Ltd. | Electronic device and over current protection circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3883925B2 (ja) | 電力用半導体素子の駆動回路 | |
| US7158359B2 (en) | Circuit configuration having a semiconductor switch and a protection circuit | |
| US7924084B2 (en) | Semiconductor device | |
| US8009396B2 (en) | Method and apparatus for ESD protection | |
| JP3100909B2 (ja) | 短絡保護を有するパワートランジスタ | |
| US8299841B2 (en) | Semiconductor device | |
| US8810984B2 (en) | Gate circuit | |
| JPH05299991A (ja) | モノリシックパワーｍｏｓ集積回路 | |
| US20090154035A1 (en) | ESD Protection Circuit | |
| US5973551A (en) | Abnormal current detection circuit and load drive circuit including the same | |
| JPH0965571A (ja) | Ｌｄｍｏｓによるブートストラップ・キャパシタンスの充電 | |
| JP2003318713A (ja) | 負荷駆動装置 | |
| US7126801B2 (en) | Polarity protection implemented with a MOSFET | |
| JPS6347285B2 (ja) | ||
| JP4479570B2 (ja) | 保護機能付きスイッチング回路および保護回路 | |
| US7916441B2 (en) | Device for protecting electronic circuits against faults | |
| KR19990023287A (ko) | 파워 온 리세트회로 | |
| US6169420B1 (en) | Output buffer | |
| US7724047B2 (en) | Semiconductor integrated circuit driving external FET and power supply incorporating the same | |
| JP2017073657A (ja) | 誤出力防止回路 | |
| US7522396B2 (en) | Electrostatic discharge protection circuit | |
| JPH1127845A (ja) | 過電流防止回路 | |
| US6292341B1 (en) | Bidirectional electronic switch | |
| WO2006093204A1 (ja) | 半導体集積回路装置 | |
| US5285346A (en) | Current driven control circuit for a power device |