KR100354907B1 - 구동신호 입력단자 분리형 스위칭 소자와 그 구동회로 - Google Patents

구동신호 입력단자 분리형 스위칭 소자와 그 구동회로 Download PDF

Info

Publication number
KR100354907B1
KR100354907B1 KR1020000022219A KR20000022219A KR100354907B1 KR 100354907 B1 KR100354907 B1 KR 100354907B1 KR 1020000022219 A KR1020000022219 A KR 1020000022219A KR 20000022219 A KR20000022219 A KR 20000022219A KR 100354907 B1 KR100354907 B1 KR 100354907B1
Authority
KR
South Korea
Prior art keywords
switching element
current
sense
fet
input terminal
Prior art date
Application number
KR1020000022219A
Other languages
English (en)
Other versions
KR20010097825A (ko
Inventor
이동철
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1020000022219A priority Critical patent/KR100354907B1/ko
Priority to JP2001120193A priority patent/JP3574416B2/ja
Priority to US09/844,173 priority patent/US6466060B2/en
Publication of KR20010097825A publication Critical patent/KR20010097825A/ko
Application granted granted Critical
Publication of KR100354907B1 publication Critical patent/KR100354907B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6877—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the control circuit comprising active elements different from those used in the output circuit

Landscapes

  • Electronic Switches (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Power Conversion In General (AREA)

Abstract

본 발명의 구동신호 입력단자 분리형 스위칭 소자 구동회로는 전원 전류를 공급하는 등가적인 전원에 있어서, 제1 구동신호 입력단으로 입력된 제1 구동신호에 따라 전원 전류의 일부인 부하 전류를 스위칭하는 메인 스위칭 소자 및 부하 전류의 크기를 체크하기 위하여 제2 구동신호 입력단으로 입력된 제2 구동신호에 따라 전원 전류의 또다른 일부를 스위칭하는 센스 스위칭 소자를 포함하는 구동신호 입력단자 분리형 스위칭 소자, 센스 스위칭 소자에 흐르는 전류를 이용하여 부하 전류의 크기를 체크하기 위한 센싱 전압을 형성하는 것으로 한쪽 단은 센스 스위칭 소자의 전류 출력단에 연결되는 전류 센싱부 및 센싱 전압을 제2 구동신호 입력단에 인가하기 위한 것으로 제1단은 전류 센싱부의 한쪽 단에 연결되고, 제2단은 제2 구동신호 입력단에 연결되는 전류비 보상부를 포함한다. 이와 같은 본 발명의 구동회로는 메인 스위칭 소자와 센스 스위칭 소자에 흐르는 전류비를 일정하게 유지할 수 있을 뿐만 아니라 구동신호 입력단자 분리형 스위칭 소자의 파손을 방지할 수 있다.

Description

구동신호 입력단자 분리형 스위칭 소자와 그 구동회로{A SWITCHING ELEMENT WITH SEPARATED INPUT TERMINAL AND THE DRIVING CIRCUIT}
본 발명은 모스 FET 구동회로에 관한 것으로, 보다 상세하게는 메인 FET와 센스 FET를 구비한 모스 FET와 그 구동회로에 관한 것이다.
모스 FET는 전계를 게이트단(gate)에 인가하여 채널(channel)을 형성한 후 드레인단(drain)과 소오스단(source) 사이에 전계를 인가함으로써 전류가 흐르도록 한다. 이 때, 게이트단에 인가되는 전계의 크기를 제어함으로써 모스 FET를 스위칭할 수 있다.
이와 같은 모스 FET를 스위칭하기 위하여 게이트단에 인가되는 전압을 제어하기 위한 모스 FET 구동회로가 필요하며 모스 FET에 흐르는 전류의 크기를 검출하는 센스 FET를 구비한다.
도1은 종래의 모스 FET 구동회로의 회로도이다.
도1에 도시된 바와 같이, 종래의 모스 FET 구동회로는 전류 센싱 저장(Rs)을 통하여, 부하전류(IL)를 감지하여 모스 FET의 구동을 제어한다. 이 회로는 구성이 비교적 간단하여 과도상태에서 부하 전류(IL)가 급격히 증가하는 경우 전류 센싱 저항(Rs)에 인가되는 전압이 커지면서 모스 FET의 게이트와 소오스 사이의 전압(Vgs)이 감소하여 모스 FET 도통시의 드레인과 소스 사이의 저항(Rds)이 증가하여 따라서 부하전류가 제한되므로 모스 FET의 파괴를 방지한다. 그러나 종래의 모스 FET 구동회로는 전류 센싱 저항(Rs)에서 소모되는 전력이 크다는 단점을 가진다.
도2는 종래의 모스 FET 구동회로의 다른 일례의 회로도이다.
도2에 도시된 바와 같이, 종래의 모스 FET 구동회로의 다른 일례는 메인 FET와 센스 FET의 드레인이 공통으로 연결되고, 게이트 또한 공통으로 연결된다. 그리고, 센스 FET의 소오스에 전류 센싱 저항(Rs)이 연결된다. 메인 FET 및 센스 FET는 단일 칩(chip)으로 구성되어 동일 특성을 가지며, 다만 대부분의 전류가 메인 FET로 흐르도록 전류비가 설정되어 있음으로써 전류 센싱 저항에서 소모되는 에너지를 줄일 수 있다.
그러나, 이 회로는 부하전류(IL)가 증가함에 따라 전류 센싱 저항(Rs)에 인가되는 전압이 증가되어 메인 FET에 흐르는 전류(Imain)와 센스 FET에 흐르는 전류(Isense)의 비가 부정확해지는 단점이 있으며, 과도상태에서 부하전류(IL)가 급격히 증가하는 경우 센스 FET의 Vgs,sense는 전류 센싱 저항(Rs)에 인가되는 전압이 증가되어 감소하는 반면, 메인 FET의 Vgs,main은 감소되지 않아서 메인 FET가 파괴되는 경우가 발생한다.
본 발명은 이와 같은 문제점을 해결하기 위한 것으로 센스 FET를 구비하여 정확한 전류 제어와 모스 FET의 파괴를 방지할 수 있는 입력단자 분리형 스위칭 소자 및 그 구동회로를 제공하기 위한 것이다.
도1은 종래의 모스 FET 구동회로의 회로도이다.
도2는 종래의 모스 FET 구동회로의 다른 일례의 회로도이다.
도3은 본 발명의 실시예를 위한 입력단자 분리형 스위칭 소자의 회로도이다.
도4는 본 발명의 제1 실시예를 위한 스위칭 소자 구동회로의 회로도이다.
도5는 본 발명의 제2 실시예를 위한 스위칭 소자 구동회로의 회로도이다.
도6은 본 발명의 제3 실시예를 위한 스위치 소자 구동회로의 회로도이다.
이와 같은 문제점을 해결하기 위하여 본 발명의 모스 FET와 모스 FET 구동회로는 메인 FET와 센스 FET를 구비하여 이 두 개의 FET의 드레인단을 공통으로 연결하고, 메인 FET와 센스 FET을 구동하기 위한 게이트단을 연결하고 분리한 센스 FET를 구비한 모스 FET와 그 구동회로를 제공한다.
본 발명의 특징에 따른 입력단자 분리형 스위칭 소자는 제1 구동신호 입력단으로 입력된 제1 구동신호에 따라 전원 전류의 일부인 부하 전류를 스위칭하는 메인 스위칭 소자 및 부하 전류의 크기를 체크하기 위하여 제2 구동신호 입력단으로 입력된 제2 구동신호에 따라 전원 전류의 또다른 일부를 스위칭하는 센스 스위칭 소자를 포함한다.
이 때, 메인 스위칭 소자와 센스 스위칭 소자는 각각 메인 FET와 센스 FET이며 메인 FET와 센스 FET의 드레인단이 공통으로 연결되고, 메인 FET와 센스 FET의 게이트단 및 메인 FET와 센스 FET의 소오스단은 분리된다.
본 발명의 하나의 특징에 따른 입력단자 분리형 스위칭 소자 구동회로는 입력단자 분리형 스위칭 소자, 전류 센싱부 및 전류비 보상부를 포함한다.
분리형 스위칭 소자는 제1 구동신호 입력단으로 입력된 제1 구동신호에 따라 전원 전류의 일부인 부하 전류를 스위칭하는 메인 스위칭 소자 및 부하 전류의 크기를 체크하기 위하여 제2 구동신호 입력단으로 입력된 제2 구동신호에 따라 전원 전류의 또다른 일부를 스위칭하는 센스 스위칭 소자를 포함한다.
전류 센싱부는 센스 스위칭 소자에 흐르는 전류를 이용하여 부하 전류의 크기를 체크하기 위한 센싱 전압을 형성하는 것으로 한쪽 단은 센스 스위칭 소자의 전류 출력단에 연결된다.
전류비 보상부는 센싱 전압을 제2 구동신호 입력단에 인가하기 위한 것으로 제1단은 전류 센싱부의 한쪽 단에 연결되고, 제2단은 제2 구동신호 입력단에 연결된다.
본 발명의 다른 특징에 따른 입력단자 분리형 스위칭 소자 구동회로는 입력단자 분리형 스위칭 소자, 전류 센싱부 및 전류비 보상부를 포함한다.
입력단자 분리형 스위칭 소자는 제1 구동신호 입력단으로 입력된 제1 구동신호에 따라 전원 전류의 일부인 부하 전류를 스위칭하는 메인 스위칭 소자 및 부하 전류의 크기를 체크하기 위하여 제2 구동신호 입력단으로 입력된 제2 구동신호에따라 전원 전류의 또다른 일부를 스위칭하는 센스 스위칭 소자를 포함한다.
전류 센싱부는 센스 스위칭 소자에 흐르는 전류를 이용하여 부하 전류의 크기를 체크하기 위한 센싱 전압을 형성하는 것으로 한쪽 단은 센스 스위칭 소자의 전류 출력단에 연결된다.
전류비 보상부는 센싱 전압을 제1 구동신호 입력단에 인가되는 전압에서 빼기 위하여 제1단은 전류 센싱부의 한쪽 단에 연결되고, 제2 단은 제1 구동신호 입력단에 연결된다.
본 발명의 다른 특징에 따른 입력단자 분리형 스위칭 소자 구동회로는 입력단자 분리형 스위칭 소자, 제1 지연회로, 메인 스위치 구동 드라이버, 제2 지연회로, 센스 스위치 구동 드라이버 및 전류 센싱부를 포함한다.
입력단자 분리형 스위칭 소자는 전원 전류의 일부인 부하 전류를 스위칭하는 메인 스위칭 소자 및 부하 전류의 크기를 체크하기 위하여 전원 전류의 또다른 일부를 스위칭하는 센스 스위칭 소자를 포함한다.
제1 지연회로는 제2 제어신호를 입력받아 시간을 지연시켜 제2 제어신호를 출력한다.
메인 스위치 구동 드라이버는 제1 제어신호에 따라 메인 스위칭 소자를 온시키고, 제1 지연회로에서 출력된 제2 제어신호에 따라 메인 스위칭 소자를 지연시켜 오프시킨다.
제2 지연회로는 제1 제어신호를 입력받아 시간을 지연시켜 제1 제어신호를 출력한다.
센스 스위치 구동 드라이버는 제2 지연회로에서 출력된 제1 제어신호에 따라 센스 스위칭 소자를 지연시켜 온시키고, 제2 제어신호에 따라 센스 스위칭 소자를 오프시킨다.
전류 센싱부는 센스 스위칭 소자에 흐르는 전류를 이용하여 부하 전류의 크기를 체크하기 위한 센싱 전압을 형성하는 것으로 한쪽 단은 센스 스위칭 소자의 전류 출력단에 연결된다.
이 때, 메인 스위칭 소자와 상기 센스 스위칭 소자는 각각 메인 FET와 센스 FET이며, 메인 FET와 센스 FET의 드레인단이 공통으로 연결되고, 메인 FET와 센스 FET의 게이트단 및 메인 FET와 센스 FET의 소오스단은 분리된다.
이하, 도면을 참조하여 본 발명의 센스 FET를 구비한 모스 FET와 그 구동회로의 동작을 상세히 설명한다.
도3은 본 발명의 실시예를 위한 입력단자 분리형 스위칭 소자의 회로도이다.
도3에 도시된 바와 같이, 본 발명의 실시예를 위한 입력단자 분리형 스위칭 소자는 구동신호에 따라 부하 전류를 스위칭하는 소자인 메인 FET(100)와 또다른 구동신호에 따라 피드백 신호를 형성하기 위해 스위칭 하는 센스 FET(200)를 포함한다.
이 때, 메인 FET(100)와 센스 FET(200)의 드레인단은 공통으로 연결되고, 메인 FET(100)와 센스 FET(200) 의 게이트단과 소오스단은 각각 분리되어 형성된다. 이 때, 메인 FET(100)와 센스 FET(200)는 단일 칩(chip)으로 구성되어 동일 특성을 가진다. 이와 같은 본 발명의 실시예에 따른 모스 FET는 하나의 드레인단과 각각 2개씩의 소오스단 및 게이트단을 가져 총 5개의 단자를 형성한다.
도4는 본 발명의 제1 실시예에 따른 스위칭 소자 구동회로의 회로도이다.
도4에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 스위칭 소자 구동회로는 입력단자 분리형 스위칭 소자(10), 전류 센싱부(300), 전류비 보상부(400) 및 스위칭 소자 보호부(500)를 포함한다.
입력단자 분리형 스위칭 소자(10)는 메인 FET(100)와 센스 FET(200)를 포함하며, 메인 FET(100)와 센스 FET(200)의 드레인단은 공통으로 연결되어 있고, 각각의 게이트단과 소오스단은 분리되어 있다.
전류 센싱부(300)는 입력단자 분리형 스위칭 소자(10)에 흐르는 전류의 크기를 검출하기 위한 것으로 센스 FET(200)의 소오스단에 연결되어 있다. 본 발명의 제1 실시예를 위한 전류 센싱부(300)는 전류를 세싱하기 위하여 저항(Rs)을 사용하여 저항(Rs)의 한쪽 단은 센스 FET(200)의 소오스단에 연결되고 다른 한쪽 단은 접지된다.
전류비 보상부(400)는 전류 센싱부(300)로 흐르는 전류에 의하여 전류 센싱부(300)에 전압이 형성될 때, 이 전압에 의하여 센스 FET(200)의 게이트와 소오스 사이에 인가되는 전압이 작아짐으로써 발생하는 메인 FET(100)와 센스 FET(200)로 흐르는 전류의 비가 부정확해지는 것을 보상하기 위한 것으로 본 발명의 제1 실시예를 위한 전류비 보상부(400)는 가산기를 이용한다. 이 때, 가산기의 제1단은 전류 센싱부(300)의 한쪽 단에 연결되고, 제2단은 센스 FET(200)의 게이트단에 연결된다.
따라서, 도2에 도시된 모스 FET 구동회로에서 센스 FET(200)에 흐르는 전류의 크기가 증가함에 따라 전류 센싱 저항(Rs)에 인가되는 전압의 증가에 의하여 게이트와 소오스 사이의 전압의 감소에 따른 전류비의 부정확함이 나타나는 반면에 본 발명의 실시예에 따른 입력단자 분리형 스위칭 소자(10)의 구동회로에 의하면 센스 FET(200)에 흐르는 전류의 크기가 증가함에 따라 전류 센싱부(300)에 인가되는 전압이 커지지만 전류비 보상부(400)가 이 전류 센싱부(300)에 인가된 전압만큼 센스 FET(200)의 게이트단에 인가함으로써 센스 FET(200)의 게이트와 소오스 사이의 전압은 그 상태를 유지하게 된다.
스위칭 소자 보호부(500)는 메인 FET(100)와 센스 FET(200) 각각의 게이트단에 과도한 전류가 흘러 메인 FET(100)와 센스 FET(200)가 파괴되는 것을 막기 위한 것으로 메인 FET(100)와 센스 FET(200) 각각의 게이트단에 과도한 전류가 흐르면 이 전류를 감지하여 메인 FET(100)와 센스 FET(200) 각각의 게이트단에 입력되는 신호를 싱크(sink)시킨다. 이 때, 본 발명의 제1 실시예를 위한 스위칭 소자 보호부(500)는 제1 제너 다이오드(510)와 제2 제너 다이오드(520)를 사용하며, 제1 제너 다이오드(510)의 캐소드단은 메인 FET(100)의 게이트단에 연결되고, 애노드단은 접지된다. 또한 제2 제너 다이오드(520)의 캐소드단은 전류비 보상부(400)의 제3단자에 연결되고, 애노드단은 접지된다.
이하, 도4를 참조하여 본 발명의 제1 실시예에 따른 스위칭 소자 구동회로에 대한 동작을 상세히 설명한다.
모스 FET 구동부는 메인 FET(100)와 센스 FET(200) 각각의 게이트단에 구동신호를 출력하여 메인 FET(100)와 센스 FET(200)를 구동시키고, 메인 FET(100)와 센스 FET(200)가 구동되면 메인 FET(100)와 센스 FET(200) 각각의 드레인단과 소오스단 사이에는 전류가 흐른다.
이 때, 전류 센싱부(300)의 저항(Rs)은 센스 FET(200)에 흐르는 전류를 검출하여 센싱 전압을 형성한다. 이 센싱 전압은 전류비 보상부(400)에 입력되고, 전류비 보상비는 이 센싱 전압을 센스 FET(200)의 게이트단에 인가함으로써 센싱 전압이 증가하더라도 센스 FET(200)의 게이트와 소오스 사이의 전압은 그 크기를 유지하게 되므로 센스 FET(200)와 메인 FET(100)에 흐르는 전류의 비는 그대로 유지된다.
이 때, 메인 FET(100)와 센스 FET(200) 각각의 게이트단에 임의의 원인에 의하여 과도한 전압이 인가되면 스위칭 소자 보호부(500)인 제1 제너 다이오드(510)와 제2 제너 다이오드(520)는 도통하여 메인 FET(100)와 센스 FET(200) 각각의 게이트에 입력되는 신호를 싱크시킨다.
다음으로 본 발명의 제2 실시예를 도면을 참조하여 상세히 설명한다.
도5는 본 발명의 제2 실시예에 따른 스위칭 소자 구동회로의 회로도이다.
도5에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 스위칭 소자 구동회로는 입력단자 분리형 스위칭 소자(10), 전류 센싱부(300), 전류비 보상부(400) 및 스위칭 소자 보호부(500)를 포함한다.
입력단자 분리형 스위칭 소자(10) 및 전류 센싱부(300)는 제1 실시예와 동일하므로 이에 대한 설명은 생략하기로 한다.
전류비 보상부(400)는 전류 센싱부(300)로 흐르는 전류에 의하여 전류 센싱부(300)에 센싱 전압이 형성될 때, 이 센싱 전압에 의하여 센스 FET(200)의 게이트와 소오스 사이에 인가되는 전압이 작아짐으로써 발생하는 메인 FET(100)와 센스 FET(200)로 흐르는 전류의 비가 부정확해지는 것을 보상하기 위한 것으로 본 발명의 제2 실시예를 위한 전류비 보상부(400)는 감산기를 이용한다. 이 때, 감산기의 제1단은 전류 센싱부(300)의 한쪽 단에 연결되고, 제2단은 메인 FET(100)의 게이트단에 연결된다.
따라서, 이와 같은 본 발명의 제2 실시예에 따른 전류비 보상부(400)는 센스 FET(200)에 흐르는 전류의 증가에 따라 센싱 전압이 커져 센스 FET(200)의 게이트와 소오스 사이의 전압이 감소하는 만큼 메인 FET(100)의 게이트와 소오스 사이에 인가되는 전압을 감소시킴으로써 메인 FET(100)와 센스 FET(200)에 흐르는 전류비를 일정하게 유지시킨다. 이 때, 전류비 보상부(400)는 메인 FET(100)의 게이트와 소오스 사이에 인가되는 전압에서 센싱 전압을 빼므로 메인 FET(100)를 보호하는 역할도 함께 수행한다.
스위칭 소자 보호부(500)는 메인 FET(100)와 센스 FET(200) 각각의 게이트단에 과도한 전류가 흘러 메인 FET(100)와 센스 FET(200)가 파괴되는 것을 막기 위한 것으로 메인 FET(100)와 센스 FET(200) 각각의 게이트단에 과도한 전류가 흐르면 이 전류를 감지하여 메인 FET(100)와 센스 FET(200) 각각의 게이트단에 입력되는 신호를 싱크(sink)시킨다.
이 때, 본 발명의 제2 실시예를 위한 스위칭 소자 보호부(500)는 제3 제너다이오드(530)와 제4 제너 다이오드(540)를 사용하며, 제3 제너 다이오드(530)의 캐소드단은 전류비 보상부(400)의 제3단자에 연결되고, 애노드단은 접지된다. 또한 제4 제너 다이오드(540)의 캐소드단은 센스 FET(200)의 게이트단에 연결되고, 애노드단은 접지된다.
이하, 도5를 참조하여 본 발명의 제2 실시예에 따른 스위칭 소자 구동회로의 동작을 상세히 설명한다.
모스 FET 구동부는 메인 FET(100)와 센스 FET(200) 각각의 게이트단에 구동 신호를 출력하여 메인 FET(100)와 센스 FET(200)를 구동시키고, 메인 FET(100)와 센스 FET(200)가 구동되면 메인 FET(100)와 센스 FET(200)에는 전류가 흐른다.
이 때, 전류 센싱부(300)의 저항(Rs)은 센스 FET(200)에 흐르는 전류를 검출하여 센싱 전압을 형성한다. 이 센싱 전압은 전류비 보상부(400)에 입력되고, 전류비 보상비는 이 센싱 전압을 메인 FET(100)의 게이트단에 인가되는 전압에서 뺌으로써 센싱 전압이 증가하여 센스 FET(200)의 게이트와 소오스 사이에서 줄어드는 전압 크기만큼 메인 FET(100)의 게이트와 소오스 사이에 인가되는 전압에서 뺌으로써 메인 FET(100)와 센스 FET(200)에 흐르는 전류의 비를 그대로 유지한다.
이와 같은 본 발명의 제2 실시예에 따른 전류비 보상부(400)는 메인 FET(100)의 게이트에 인가되는 전압에서 센싱 전압을 뺌으로써 과도한 전압으로 인한 메인 FET(100)의 파손을 방지하는 동작을 동시에 수행한다.
이와 같은 스위칭 소자 구동회로의 동작 중에 메인 FET(100)와 센스 FET(200) 각각의 게이트단에 임의의 원인에 의하여 과도한 전압이 인가되면 스위칭소자 보호부(500)인 제1 제너 다이오드(510)와 제2 제너 다이오드(520)는 도통되여 메인 FET(100)와 센스 FET(200) 각각의 게이트에 입력되는 신호를 싱크시킴으로써 메인 FET(100)와 센스 FET(200)를 보호한다.
이와 같이 5단자 모스 FET를 사용하여 메인 FET(100)와 센스 FET(200)를 개별적으로 제어함으로써 메인 FET(100)와 센스 FET(200)에 흐르는 전류비를 일정하게 유지 할 수 있다.
도6은 본 발명의 제3 실시예를 위한 스위칭 소자 구동회로의 회로도이다. 도6에 도시된 바와 같이, 본 발명의 제3 실시예를 위한 스위칭 소자 구동회로는 입력단자 분리형 스위칭 소자(10), 전류 센싱부(300), 제1 스위칭 소자 보호부(510), 제2 스위칭 소자 보호부(520), 센스 FET 구동 드라이버(610), 제1 지연회로(620), 메인 FET 구동 드라이버(630) 및 제2 지연회로(640)을 포함한다.
입력단자 분리형 스위칭 소자(10), 전류 센싱부(300), 제1 스위칭 소자 보호부(510) 및 제2 스위칭 소자 보호부(520)는 제1 실시예와 동일하므로 이에 대한 설명은 생략하기로 한다. 다만, 제1 스위칭 소자 보호부(510), 제2 스위칭 소자 보호부(520)는 제1 실시예 및 제2 실시예와는 다르게 센스 FET(200)의 게이트와 메인 FET(100)의 게이트에 각각 제1 스위칭 소자 보호부(510)와 제2 스위칭 소자 보호부(520)의 캐소드 단이 연결되어 메인 FET(100)와 센스 FET(200)의 게이트단에 과전압이 인가되면 메인 FET(100)와 센스 FET(200)를 보호한다.
센스 FET 구동 드라이버(610)는 입력받은 서로 진리값이 반대인 제1 제어 신호(Q) 및 제2 제어신호()에 따라 센스 FET(200)의 온/오프 신호를 출력한다. 센스 FET 구동 드라이버(610)는 두 개의 BJT인 제1 스위치(611)와 제2 스위치(613)로 이루어져 있으며, 제1 스위치(611)의 컬렉터단은 전원(Vcc)과 연결되고, 베이스단은 제1 제어신호(Q)를 입력받고, 이미터단은 제2 스위치(613)의 컬렉터단과 연결된다.
제1 지연회로(620)는 제2 제어신호()를 입력받아 그 시간을 지연시켜 제2 스위치(613)의 베이스단에 출력한다.
메인 FET 구동 드라이버(620)는 입력받은 제1 제어신호(Q) 및 제2 제어신호()에 따라 메인 FET(100)의 온/오프 신호를 출력한다. 메인 FET 구동 드라이버(630)는 두 개의 BJT인 제3 스위치(631)와 제4 스위치(633)로 이루어져 있으며, 제3 스위치(631)의 컬렉터단은 전원(Vcc)과 연결되고, 제4 스위치(633)의 컬렉터단은 제1 스위치(631)의 이미터단과 연결되고, 베이스단은 제2 제어신호를 입력받는다.
제2 지연회로(640)는 제1 제어신호(Q)를 입력받아 그 시간을 지연시켜 제3 스위치(613)의 베이스단에 출력한다.
이와 같은 본 발명의 제3 실시예는 메인 FET(100)와 센스 FET(200)의 게이트가 분리됨으로써 메인 FET(100)와 센스 FET(200)의 온/오프를 설계자의 임의대로 지연시켜 구동할 수도 있는 부가적인 장점을 가질 수도 있다. 제3 실시예에서는 메인 FET(100)의 온은 늦게, 오프는 빠르게 구현되어 있고, 센스 FET(200)의 온은 빠르게, 오프는 늦게 구현되어 있다.
이상에서 설명한 본 발명의 실시예는 하나의 실시예일 뿐 본 발명이 야기한 실시예에 한정되는 것은 아니며, 또한 상기 실시예 외에 많은 변경이나 변형이 가능한 것은 물론이다.
예를 들어, 메인 FET와 센스 FET는 FET 대신에 스위치 역할을 다른 스위칭 소자를 사용할 수 있다.
이와 같은 본 발명의 입력단자 분리형 스위칭 소자와 그 구동회로는 메인 FET와 센스 FET에 흐르는 전류비를 일정하게 유지할 수 있을 뿐만 아니라 게이트 분리형 모스 FET의 파손을 방지할 수 있다.

Claims (14)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 전원 전류를 공급하는 등가적인 전원에 있어서,
    제1 구동신호 입력단으로 입력된 제1 구동신호에 따라 상기 전원 전류의 일부인 부하 전류를 스위칭하는 메인 스위칭 소자 및 상기 부하 전류의 크기를 체크하기 위하여 제2 구동신호 입력단으로 입력된 제2 구동신호에 따라 상기 전원 전류의 또다른 일부를 스위칭하는 센스 스위칭 소자를 포함하는 입력단자 분리형 스위칭 소자;
    상기 센스 스위칭 소자에 흐르는 전류를 이용하여 상기 부하 전류의 크기를 체크하기 위한 센싱 전압을 형성하는 것으로 한쪽 단은 상기 센스 스위칭 소자의 전류 출력단에 연결되는 전류 센싱부; 및
    상기 센싱 전압을 상기 제2 구동신호 입력단에 인가하기 위한 것으로 제1단은 상기 전류 센싱부의 한쪽 단에 연결되고, 제2단은 상기 제2 구동신호 입력단에 연결되는 전류비 보상부를 포함하는 입력단자 분리형 스위칭 소자 구동회로.
  5. 제4항에 있어서,
    상기 메인 스위칭 소자와 상기 센스 스위칭 소자는 각각 메인 FET와 센스 FET이며, 상기 메인 FET와 상기 센스 FET의 드레인단이 공통으로 연결되고, 상기 메인 FET와 상기 센스 FET의 게이트단 및 상기 메인 FET와 상기 센스 FET의 소오스단은 분리되는 것을 특징으로 하는 입력단자 분리형 스위칭 소자 구동회로.
  6. 제4항에 있어서,
    캐소드단이 상기 제1 구동신호 입력단자에 연결되고 애노드단이 접지되어 있는 제1 제너 다이오드; 및
    캐소드단이 상기 전류비 보상부의 제3단자에 연결되고 애노드단이 접지되어 있는 제2 제너 다이오드를 포함하는 스위칭 소자 보호부를 더 포함하는 것을 특징으로 하는 입력단자 분리형 스위칭 소자 구동회로.
  7. 제4항에 있어서,
    상기 전류 센싱부는,
    한쪽 단은 상기 센스 스위칭 소자의 전류 출력단에 연결되고 다른 한쪽단은 접지되는 저항을 포함하는 것을 특징으로 하는 입력단자 분리형 스위칭 소자 구동회로.
  8. 전원 전류를 공급하는 등가적인 전원에 있어서,
    제1 구동신호 입력단으로 입력된 제1 구동신호에 따라 상기 전원 전류의 일부인 부하 전류를 스위칭하는 메인 스위칭 소자 및 상기 부하 전류의 크기를 체크하기 위하여 제2 구동신호 입력단으로 입력된 제2 구동신호에 따라 상기 전원 전류의 또다른 일부를 스위칭하는 센스 스위칭 소자를 포함하는 입력단자 분리형 스위칭 소자;
    상기 센스 스위칭 소자에 흐르는 전류를 이용하여 상기 부하 전류의 크기를 체크하기 위한 센싱 전압을 형성하는 것으로 한쪽 단은 상기 센스 스위칭 소자의 전류 출력단에 연결되는 전류 센싱부; 및
    상기 센싱 전압을 상기 제1 구동신호 입력단에 인가되는 전압에서 빼기 위하여 제1단은 상기 전류 센싱부의 한쪽 단에 연결되고, 제2 단은 상기 제1 구동신호 입력단에 연결되는 전류비 보상부를 포함하는 입력단자 분리형 스위칭 소자 구동회로.
  9. 제8항에 있어서,
    상기 메인 스위칭 소자와 상기 센스 스위칭 소자는 각각 메인 FET와 센스 FET이며, 상기 메인 FET와 상기 센스 FET의 드레인단이 공통으로 연결되고, 상기 메인 FET와 상기 센스 FET의 게이트단 및 상기 메인 FET와 상기 센스 FET의 소오스단은 분리되는 것을 특징으로 하는 입력단자 분리형 스위칭 소자 구동회로.
  10. 제8항에 있어서,
    캐소드단이 상기 전류비 보상부의 제3단자에 연결되고 애노드단이 접지되어 있는 제3 제너 다이오드; 및
    캐소드단이 상기 제2 구동신호 입력단자에 연결되고 애노드단이 접지되어 있는 제4 제너 다이오드를 포함하는 스위칭 소자 보호부를 더 포함하는 것을 특징으로 하는 입력단자 분리형 스위칭 소자 구동회로.
  11. 제8항에 있어서,
    상기 전류 센싱부는,
    한쪽 단은 상기 센스 스위칭 소자의 전류 출력단에 연결되고 다른 한쪽단은 접지되는 저항을 포함하는 것을 특징으로 하는 입력단자 분리형 스위칭 소자 구동회로.
  12. 서로 진리값이 반대인 제1 제어신호와 제2 제어신호에 있어서,
    전원 전류의 일부인 부하 전류를 스위칭하는 메인 스위칭 소자 및 상기 부하 전류의 크기를 체크하기 위하여 상기 전원 전류의 또다른 일부를 스위칭하는 센스 스위칭 소자를 포함하는 입력단자 분리형 스위칭 소자;
    상기 제2 제어신호를 입력받아 시간을 지연시켜 상기 제2 제어신호를 출력하는 제1 지연회로;
    상기 제1 제어신호에 따라 메인 스위칭 소자를 온시키고, 상기 제1 지연회로에서 출력된 상기 제2 제어신호에 따라 상기 메인 스위칭 소자를 지연시켜 오프시키는 메인 스위치 구동 드라이버;
    상기 제1 제어신호를 입력받아 시간을 지연시켜 상기 제1 제어신호를 출력하는 제2 지연회로;
    상기 제2 지연회로에서 출력된 상기 제1 제어신호에 따라 센스 스위칭 소자를 지연시켜 온시키고, 상기 제2 제어신호에 따라 상기 센스 스위칭 소자를 오프시키는 센스 스위치 구동 드라이버; 및
    상기 센스 스위칭 소자에 흐르는 전류를 이용하여 상기 부하 전류의 크기를 체크하기 위한 센싱 전압을 형성하는 것으로 한쪽 단은 상기 센스 스위칭 소자의전류 출력단에 연결되는 전류 센싱부를 포함하는 입력단자 분리형 스위칭 소자 구동회로.
  13. 제12항에 있어서,
    상기 메인 스위칭 소자와 상기 센스 스위칭 소자는 각각 메인 FET와 센스 FET이며, 상기 메인 FET와 상기 센스 FET의 드레인단이 공통으로 연결되고, 상기 메인 FET와 상기 센스 FET의 게이트단 및 상기 메인 FET와 상기 센스 FET의 소오스단은 분리되는 것을 특징으로 하는 입력단자 분리형 스위칭 소자 구동회로.
  14. 제12항 또는 제14항에 있어서,
    제1 제너 다이오드와 제2 제너 다이오드로 이루어져 상기 제1 제너 다이오드의 캐소드단이 상기 메인 스위칭 소자의 게이트단에 연결되고, 상기 제2 제너 다이오드의 캐소드단이 상기 센스 스위칭 소자의 게이트단에 연결되는 제1 스위칭 소자 보호부와 제2 스위칭 소자 보호부를 더 포함하는 것을 특징으로 하는 입력단자 분리형 스위칭 소자 구동회로.
KR1020000022219A 2000-04-26 2000-04-26 구동신호 입력단자 분리형 스위칭 소자와 그 구동회로 KR100354907B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020000022219A KR100354907B1 (ko) 2000-04-26 2000-04-26 구동신호 입력단자 분리형 스위칭 소자와 그 구동회로
JP2001120193A JP3574416B2 (ja) 2000-04-26 2001-04-18 入力端子分離型スイッチング素子及びその駆動回路
US09/844,173 US6466060B2 (en) 2000-04-26 2001-04-25 Switching device with separated driving signal input and driving circuit of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000022219A KR100354907B1 (ko) 2000-04-26 2000-04-26 구동신호 입력단자 분리형 스위칭 소자와 그 구동회로

Publications (2)

Publication Number Publication Date
KR20010097825A KR20010097825A (ko) 2001-11-08
KR100354907B1 true KR100354907B1 (ko) 2002-09-30

Family

ID=19667050

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000022219A KR100354907B1 (ko) 2000-04-26 2000-04-26 구동신호 입력단자 분리형 스위칭 소자와 그 구동회로

Country Status (3)

Country Link
US (1) US6466060B2 (ko)
JP (1) JP3574416B2 (ko)
KR (1) KR100354907B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004215458A (ja) * 2003-01-08 2004-07-29 Mitsubishi Electric Corp 半導体スイッチング素子の駆動回路
GB0416175D0 (en) * 2004-07-20 2004-08-18 Koninkl Philips Electronics Nv Insulated gate field effect transistors
US7304828B1 (en) * 2004-09-22 2007-12-04 Shvartsman Vladimir A Intelligent solid state relay/breaker
US7742273B1 (en) 2006-07-31 2010-06-22 Shvartsman Vladimir A Self-protected, intelligent, power control module
KR101365752B1 (ko) * 2007-04-19 2014-02-21 페어차일드코리아반도체 주식회사 스위칭 모드 파워 서플라이 및 이를 위한 스위치
US7852148B2 (en) * 2009-03-27 2010-12-14 Semiconductor Components Industries, Llc Method of forming a sensing circuit and structure therefor
FR2980203B1 (fr) * 2011-09-20 2014-12-26 Rhodia Operations Copolyimides thermoplastiques
US8854087B2 (en) * 2012-09-28 2014-10-07 Infineon Technologies Austria Ag Electronic circuit with a reverse conducting transistor device
WO2014097739A1 (ja) * 2012-12-17 2014-06-26 富士電機株式会社 半導体装置およびその半導体装置を用いた電流検出回路
JP7155534B2 (ja) * 2018-02-16 2022-10-19 富士電機株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1127845A (ja) * 1997-07-02 1999-01-29 Fuji Electric Co Ltd 過電流防止回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69415958T2 (de) * 1994-03-29 1999-05-27 St Microelectronics Srl Leistungsendstufe mit begrenzter Stromsenkung während Hochimpedanzphase
DE69413798T2 (de) * 1994-04-12 1999-04-22 St Microelectronics Srl Elektronische Leistungsvorrichtung mit drei Anschlüssen und isoliertem Gate mit einer Sättigungsausgangskennlinie veränderlicher Neigung in diskontinuierlicher Abhängigkeit vom Ausgangsstrom
KR970005573B1 (ko) * 1994-08-17 1997-04-17 한국전기통신공사 낮은 출력 임피던스를 갖는 버퍼회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1127845A (ja) * 1997-07-02 1999-01-29 Fuji Electric Co Ltd 過電流防止回路

Also Published As

Publication number Publication date
US20010040480A1 (en) 2001-11-15
JP3574416B2 (ja) 2004-10-06
JP2002009599A (ja) 2002-01-11
US6466060B2 (en) 2002-10-15
KR20010097825A (ko) 2001-11-08

Similar Documents

Publication Publication Date Title
US7324315B2 (en) Protection device
JP4901445B2 (ja) 駆動回路及びこれを用いた半導体装置
JP3902111B2 (ja) スイッチ半導体集積回路
US5789951A (en) Monolithic clamping circuit and method of preventing transistor avalanche breakdown
US8669805B2 (en) Coupling circuit, driver circuit and method for controlling a coupling circuit
JPH10229639A (ja) 集積化供給保護
US7456658B2 (en) Circuit to optimize charging of bootstrap capacitor with bootstrap diode emulator
US6169439B1 (en) Current limited power MOSFET device with improved safe operating area
US20040061521A1 (en) Level shifting circuit
KR100354907B1 (ko) 구동신호 입력단자 분리형 스위칭 소자와 그 구동회로
US5539603A (en) Current protection method and apparatus and current protected low dropout voltage circuits
US6538867B1 (en) FET switch with overvoltage protection
JP2685272B2 (ja) 集積論理回路
US6414533B1 (en) Over-voltage tolerant, active pull-up clamp circuit for a CMOS crossbar switch
US5864245A (en) Output circuit with overvoltage protection
US20030179021A1 (en) Drive control circuit for a junction field-effect transistor
JP2003114727A (ja) 電源回路
CN114356013B (zh) 一种集成防反向电流的电子保险丝电路
US7301745B2 (en) Temperature dependent switching circuit
US6903610B2 (en) Operational amplifying circuit and push-pull circuit
JPH08279736A (ja) 電子スイッチ用制御回路及びこれを適用する電子スイッチ
JPH0575030A (ja) 接地損失保護装置
KR100361901B1 (ko) 출력드라이버의스위칭으로인한방해를감소시키는회로
US5166544A (en) Pseudo Darlington driver acts as Darlington during output slew, but has only 1 VBE drop when fully turned on
US20040227193A1 (en) Mosfet gate driver with a negative gate bias voltage

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110823

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20120816

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee