JP2003114727A - 電源回路 - Google Patents

電源回路

Info

Publication number
JP2003114727A
JP2003114727A JP2001308452A JP2001308452A JP2003114727A JP 2003114727 A JP2003114727 A JP 2003114727A JP 2001308452 A JP2001308452 A JP 2001308452A JP 2001308452 A JP2001308452 A JP 2001308452A JP 2003114727 A JP2003114727 A JP 2003114727A
Authority
JP
Japan
Prior art keywords
transistor
circuit
current
voltage
current supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001308452A
Other languages
English (en)
Other versions
JP4017850B2 (ja
Inventor
Eikan Ri
栄▲かん▼ 李
Manabu Nishimizu
学 西水
Yoshinori Okada
義則 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Japan Ltd
Original Assignee
Texas Instruments Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Japan Ltd filed Critical Texas Instruments Japan Ltd
Priority to JP2001308452A priority Critical patent/JP4017850B2/ja
Priority to US10/259,687 priority patent/US6812590B2/en
Publication of JP2003114727A publication Critical patent/JP2003114727A/ja
Application granted granted Critical
Publication of JP4017850B2 publication Critical patent/JP4017850B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

(57)【要約】 【課題】低消費電力の電源回路を提供する。 【解決手段】外部出力端子２８をクランプ回路２０でク
ランプするように構成し、クランプ回路２０内の１個の
ダイオード回路２３と検出トランジスタ３４でカレント
ミラーを構成させる。負荷２７が重くなり、第１の電流
供給素子１１のみで外部出力端子２８の電圧を維持でき
なくなると、クランプ回路２０が遮断し、検出トランジ
スタ３４が遮断する。検出トランジスタ３４の遮断によ
り、第２の電流供給素子１２が導通し、負荷２７に電流
を供給する。負荷２７の消費電流が少ない定常動作で
は、第２の電流供給素子１２は動作していないので低消
費電流である。また、増幅器を必要としないので、素子
数も少なくて済む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電源回路の技術分
野にかかり、特に、液晶駆動ＩＣの内部電源に適した電
源回路に関する。
【０００２】
【従来の技術】従来の液晶駆動ＩＣ内部の電源回路を図
３の符号１０２に示す。図３、及び後述する図１、図２
の符号ＶDDは、３Ｖ程度の正電圧源に接続された正電圧
ラインを示しており、ＶEEは−１５Ｖ程度の負電圧源に
接続された負電圧ラインを示している。また、符号ＶSS
は接地電位である。
【０００３】この電源回路１０２は、出力トランジスタ
１１１と、増幅器１１２と、電圧検出回路１２０と、基
準電圧回路１２５とを有している。
【０００４】出力トランジスタ１１１はｐチャネル型の
ＭＯＳトランジスタで構成されており、そのソース端子
は正電圧ラインＶDDに接続され、ドレイン端子は外部出
力端子１２８に接続されている。ゲート端子は増幅器１
１２の出力端子に接続されている。
【０００５】外部出力端子１２８には、負荷１２７と電
圧検出回路１２０とが接続されており、増幅器１１２が
ロー信号を出力し、出力トランジスタ１１１が導通する
と、負荷１２７に電流が供給される。このとき、外部出
力端子１２８の電圧は、電圧検出回路１２０内の抵抗素
子１２１、１２２によって分圧され、検出電圧Ｖsとし
て増幅器１１２の反転入力端子に入力される。
【０００６】増幅器１１２の非反転入力端子には、基準
電圧回路１２５が接続されており、基準電圧回路１２５
が出力する基準電圧Ｖrefが入力される。
【０００７】従って、検出電圧ＶSが基準電圧Ｖrefより
も大きい場合には、増幅器１１２の出力電圧が上昇し、
出力トランジスタ１１１の電流駆動能力が低下し、流れ
る電流が減少する結果、外部出力端子１２８の電圧は低
下する。
【０００８】逆に、検出電圧ＶSが基準電圧Ｖrefよりも
小さい場合には、増幅器１１２の出力電圧が低下し、出
力トランジスタ１１１の電流駆動能力が上昇して流れる
電流が増加する結果、外部出力端子１２８の電圧は上昇
する。
【０００９】このように、増幅器１１２の負帰還動作に
よって外部出力端子１２８の電圧は一定の電圧に制御さ
れる。
【００１０】基準電圧回路１２５の構成を説明すると、
基準電圧回路１２５は、バイアス回路１４０と電圧生成
回路１３０とを有している。
【００１１】バイアス回路１４０は、ダイオード接続さ
れたｐチャネル型のＭＯＳトランジスタ１４１と、抵抗
素子１４２とが直列接続されて構成されており、正電圧
ラインＶDDと接地電圧ＶSSの差電圧がバイアス回路１４
０に印加される。ここで、抵抗素子１４２には、差電圧
からＭＯＳトランジスタ１４１が動作する電圧を差し引
いた電圧が印加される。
【００１２】正電圧ラインＶDDの電圧は略一定であるか
ら、抵抗素子１４２には定電圧が印加され、一定の大き
さの定電流が流れる。その定電流はＭＯＳトランジスタ
１４１にも流れる。
【００１３】基準電圧発生回路１３０は、ｐチャネル型
のＭＯＳトランジスタ１３１とｎチャネルＭＯＳトラン
ジスタ１３４とを有している。
【００１４】ｐチャネル型のＭＯＳトランジスタ１３１
は、バイアス回路１４０内のダイオード接続のＭＯＳト
ランジスタ１４１とカレントミラー回路を構成してお
り、そのＭＯＳトランジスタ１３１には、ダイオード接
続のＭＯＳトランジスタ１４１に流れる電流に比例した
電流が流れる。
【００１５】また、ｎチャネル型のＭＯＳトランジスタ
１３４は、ダイオード接続され、カレントミラー回路を
構成するＭＯＳトランジスタ１３１から電流が供給され
る。その結果、ダイオード接続のｎチャネル型のＭＯＳ
トランジスタ１３４の両端には、閾電圧に近い電圧の定
電圧が発生する。
【００１６】その定電圧が基準電圧Ｖrefとなり、増幅
器１１２の反転入力端子に入力されている。
【００１７】上記のような電源回路１０２では、その電
流供給能力を負荷１２７が消費する最大消費電流によっ
て決定する必要がある。この負荷１２７は液晶駆動ＩＣ
の内部ロジック回路であり、出力トランジスタ１１１の
トランジスタサイズを大きくする必要があるので、電源
回路１０２の消費電力を小さくすることが困難である。
【００１８】また、増幅器１１２は位相補償用に内部コ
ンデンサを必要とするため、大面積を必要とし、コスト
高の要因である。
【００１９】
【発明が解決しようとする課題】本発明は上記従来技術
の不都合を解決するために創作されたものであり、その
目的は低消費電力で省面積の電源回路を提供することに
ある。
【００２０】
【課題を解決するための手段】上記課題を解決するため
に、本発明の電源回路は、電流供給端子に対して並列に
接続された第１の電流供給素子とトランジスタでなる第
２の電流供給素子とを有する電流供給回路と、上記電流
供給端子に対して直列に接続された複数のダイオード回
路を有するクランプ回路を含み、上記電流供給端子の電
圧に応じた検出信号を出力する検出回路と、上記第２の
電流供給素子とカラントミラー回路を構成する第１のト
ランジスタと上記検出信号に応じて導通又は遮断状態と
なる第２のトランジスタと上記第１のトランジスタに直
列に接続されて上記第２のトランジスタの導通状態に応
じて上記第１のトランジスタの導通状態を制御する第３
のトランジスタとを有する制御回路とを有する。また、
本発明の電源回路は、バイアス電圧を出力するバイアス
回路を有し、上記バイアス電圧が上記第１の電流供給素
子を構成するトランジスタの制御端子に印加されること
が好ましい。更には、上記バイアス回路が上記第１の電
流供給素子とカレントミラー回路を構成する第４のトラ
ンジスタを有し、上記制御回路が上記第４のトランジス
タとカレントミラー回路を構成し、上記第２のトランジ
スタに対して電流を供給する第５のトランジスタを有す
ることが好ましい。
【００２１】本発明の電源回路は上述のように構成され
ており、ＭＯＳトランジスタをダイオード接続してダイ
オード回路を構成し、そのダイオード回路を直列接続し
てクランプ回路を構成して、ダイオード接続のＭＯＳト
ランジスタと第２のトランジスタ（検出トランジスタ）
とでカレントミラー回路を構成する。
【００２２】クランプ回路の導通又は遮断状態に応じて
検出トランジスタが導通又は遮断状態となり、これによ
り第１のトランジスタ（駆動トランジスタ）の導通状態
が制御されて、第２の電流駆動素子の動作が制御され
る。
【００２３】また、クランプ回路は、電流供給端子の電
圧値を略一定の電圧に維持する機能を有する。
【００２４】
【発明の実施の形態】図１を参照し、符号２は、本発明
の第１の実施例の電源回路を示している。この電源回路
２は、出力回路１０と、クランプ回路２０と、電流源制
御回路３０と、バイアス回路４０とを有している。
【００２５】バイアス回路４０は、ｐチャネル型のＭＯ
Ｓトランジスタから成るバイアストランジスタ４１と、
抵抗素子から成るバイアス抵抗４２とを有している。バ
イアストランジスタ４１のソース端子は正電圧ラインＶ
DDに接続され、ドレイン端子はバイアス抵抗４２の一端
に接続されている。バイアス抵抗４２の他端は接地電圧
ＶSSに接続されている。
【００２６】バイアストランジスタ４１のゲート端子は
ドレイン端子と短絡されており、その結果、正電圧ライ
ンＶDDと接地電圧ＶSSに規定の電圧が印加されると、最
初にバイアス回路４０が導通し、バイアストランジスタ
４１に電流が流れる。
【００２７】出力回路１０は、ｐチャネル型のＭＯＳト
ランジスタから成る第１、第２の電流供給素子１１、１
２を有している。
【００２８】第１の電流供給素子１１のソース端子は正
電圧ラインＶDDに接続され、ドレイン端子は外部出力端
子２８に接続されている。ゲート端子は、バイアストラ
ンジスタ４１のゲート端子及びドレイン端子に接続され
ている。従って、バイアストランジスタ４１と第１の電
流供給素子１１とはカレントミラー回路を構成してお
り、第１の電流供給素子１１には、バイアストランジス
タ４１に流れる電流に比例した電流が流れ、外部出力端
子２８に供給される。
【００２９】外部出力端子２８と負電圧ラインＶEEの間
には、負荷２７が接続されている。負荷２７にはクラン
プ回路２０が並列接続されており、第１の電流供給素子
１１から供給される電流は、負荷２７とクランプ回路２
０に供給される。
【００３０】クランプ回路２０は、第１〜第３のダイオ
ード回路２１〜２３を有している。第１のダイオード回
路２１は、ゲート端子とドレイン端子が短絡されたｐチ
ャネルＭＯＳトランジスタで構成されており、第２、第
３のダイオード回路２２、２３は、ゲート端子とドレイ
ン端子が短絡されたｎチャネルＭＯＳトランジスタで構
成されている。
【００３１】第１〜第３のダイオード回路２１〜２３
は、この順番で直列接続されており、第１のダイオード
回路２１のアノード端子（ソース端子）は外部出力端子
２８に接続され、第３のダイオード回路２３のカソード
端子（ソース端子）は負電圧ラインＶEEに接続されてい
る。
【００３２】従って、外部出力端子２８と負電圧ライン
ＶEEの間の差電圧が、第１〜第３のダイオード回路２１
〜２３を構成するＭＯＳトランジスタを導通させる電圧
以上の電圧になると、クランプ回路２０は導通する。
【００３３】導通状態では、第１〜第３のダイオード回
路２１〜２３の両端に生じる電圧は、ＭＯＳトランジス
タの閾電圧とほぼ等しく、クランプ回路２０の両端に
は、第１〜第３のダイオード回路の閾電圧を加算した電
圧が発生する。
【００３４】また、導通状態では、第１〜第３のダイオ
ード回路２１〜２３の内部抵抗は低いため、流れる電流
が増減しても両端の電圧は略一定となる。ここでは、ク
ランプ回路２０が導通しているときにその両端に生じる
電圧をクランプ電圧ＶCで表す。
【００３５】従って、負荷２７に流れる電流が増減し、
その結果クランプ回路２０に流れる電流が増減変動して
も、クランプ回路２０が導通している限り、外部出力端
子２８の電圧はクランプ電圧ＶCが維持される。即ち、
外部出力端子２８の電圧は、クランプ電圧ＶCでクラン
プされており、そのクランプ電圧ＶC以上には上昇しな
いように構成されている。
【００３６】電流源制御回路３０は、ｎチャネル型のＭ
ＯＳトランジスタから成る検出トランジスタ３４とｐチ
ャネル型のＭＯＳトランジスタから成る負荷トランジス
タ３１を有している。
【００３７】負荷トランジスタ３１は、第１の電流供給
素子１１と同様に、ゲート端子がバイアストランジスタ
４１のゲート端子及びドレイン端子に接続され、ソース
端子が正電圧ラインＶDDに接続されており、バイアスト
ランジスタ４１に流れる電流に比例した大きさの電流が
流れる。
【００３８】検出トランジスタ３４のドレイン端子は負
荷トランジスタ３１のドレイン端子に接続され、ソース
端子は負電圧ラインＶEEに接続されており、検出トラン
ジスタ３４には、負荷トランジスタ３１に流れる電流が
供給される。
【００３９】他方、検出トランジスタ３４のゲート端子
は、クランプ回路２０内の、負電圧ラインＶEEに直結さ
れた第３のダイオード回路２３のドレイン端子及びゲー
ト端子（アノード端子）に接続されている。
【００４０】従って、検出トランジスタ３４は、クラン
プ回路２０内の第３のダイオード回路２３とカレントミ
ラー回路を構成している。その結果、検出トランジスタ
３４はクランプ回路２０に電流が流れると導通し、第３
のダイオード回路２３に流れる電流に比例した大きさの
電流を負荷トランジスタに供給する。
【００４１】ここで、クランプ回路２０が導通し、検出
トランジスタ３４が導通している状態では、検出トラン
ジスタ３４のドレイン端子は、ソース端子と略同じ電
圧、即ち負電圧ラインＶEEの電圧になる。
【００４２】検出トランジスタ３４が遮断したとき、負
荷トランジスタ３１は直ちに遮断せず、検出トランジス
タ３４のドレイン端子に電流を供給するので、そのドレ
イン端子の電圧は略正電圧ラインＶDDと同じ電圧まで上
昇する。
【００４３】電流源制御回路３０は、ｎチャネルトラン
ジスタから成る反転トランジスタ３３と、ｐチャネルト
ランジスタから成る駆動トランジスタ３２を有してお
り、反転トランジスタ３３のソース端子は負電圧ライン
ＶEEに接続され、ゲート端子は検出トランジスタ３４の
ドレイン端子に接続されている。
【００４４】従って、反転トランジスタ３３は、検出ト
ランジスタ３４が導通状態のときに遮断し、遮断状態の
ときに導通する。
【００４５】駆動トランジスタ３２のソース端子は正電
圧ラインＶDDに接続され、ドレイン端子とゲート端子は
互いに短絡されて反転トランジスタ３３のドレイン端子
に接続されている。従って、反転トランジスタ３３が導
通するとこの駆動トランジスタ３２に電流が流れ、反転
トランジスタ３３が遮断すると、駆動トランジスタ３２
は遮断する。
【００４６】第２の電流供給素子１２のソース端子は電
源電圧ラインＶDDに接続され、ドレイン端子は外部出力
端子２８に接続されている。従って、第２の電流供給素
子１２は第１の電流供給素子１１に対して並列接続され
ている。
【００４７】この第２の電流供給素子１２のゲート端子
は、駆動トランジスタ３２のゲート端子及びドレイン端
子に接続されており、第２の電流供給素子１２は、駆動
トランジスタ３２とカレントミラー回路を構成してい
る。その結果、第２の電流供給素子１２は、駆動トラン
ジスタ３２が導通すると導通し、遮断すると遮断する。
【００４８】電源回路２の動作開始時では、バイアス回
路４０が導通してからクランプ回路２０が導通するまで
の間、検出トランジスタ３４は遮断しており、検出トラ
ンジスタ３４の遮断により、反転トランジスタ３３が導
通し、駆動トランジスタ３２に電流が流れる。その結
果、第２の電流供給素子１２は第１の電流供給素子１１
と並列動作し、負荷２７とクランプ回路２０に電流を供
給する。
【００４９】クランプ回路２０が導通し、第１〜第３の
ダイオード回路２１〜２３に電流が流れ、検出トランジ
スタ３４が導通すると、反転トランジスタ３３は遮断
し、駆動トランジスタ３２に電流が流れなくなり、第２
の電流供給素子１２は遮断する。
【００５０】この状態では、第１の電流供給素子１１に
よって負荷２７とクランプ回路２０に電流が供給され
る。
【００５１】クランプ回路２０に電流が流れると、クラ
ンプ回路２０の両端には、クランプ電圧ＶCが発生す
る。
【００５２】負荷２７に流れる電流が大きくなり、外部
出力端子２８の電圧がクランプ電圧ＶCよりも低下する
と、第１〜第３のダイオード回路２１〜２３は導通を維
持できなくなるためクランプ回路２０は遮断する。
【００５３】この状態では、検出トランジスタ３４も遮
断するため、反転トランジスタ３３が導通し、駆動トラ
ンジスタ３２に電流を流す。その結果、第２の電流供給
素子１２が導通し、第１の電流供給素子１１と並列動作
し、外部出力端子２８の電圧を上昇させる。
【００５４】外部出力端子２８の電圧の上昇によってク
ランプ回路２０に電流が流れると、検出トランジスタ３
４が導通し、反転トランジスタ３３が遮断し、駆動トラ
ンジスタ３２が遮断する結果、第２の電流供給素子１２
も遮断する。
【００５５】即ち、第２の電流供給素子１２のドレイン
端子を出力端子としゲート端子を入力端子とし、クラン
プ回路２０と、検出トランジスタ３４と、反転トランジ
スタ３３と、駆動トランジスタ３２とで、出力端子の電
圧を入力端子に負帰還する負帰還ループが形成されてお
り、負荷２７で消費される電流の変化に応じて外部出力
端子２８の電圧が変化し、その電圧変化に応じて第２の
電流供給素子１２が動作して外部出力端子２８の電圧が
一定に制御される。
【００５６】負荷２７に流れる電流が減少し、クランプ
回路２０が完全に導通すると、第２の電流供給素子１２
は遮断し、定常動作に戻る。
【００５７】以上のように、本発明の電源回路２では、
負荷２７に流れる電流が少ないときには、第２の電流供
給素子１２は動作せず、第１の電流供給素子１１だけが
動作する。
【００５８】この第１の電流供給素子１１が供給する電
流を負荷２７が消費する電流に対して適宜に調整するこ
とにより、第１の電流供給素子１１のみが動作する定常
状態での電源回路の消費電力を少なくすることができ
る。
【００５９】他方、負荷２７に大電流が流れると第２の
電流供給素子１２が動作するので、外部出力端子２８に
供給される電流が増加して、外部出力端子２８の電圧が
上昇する。
【００６０】このように、負荷２７に大電流が流れると
きにだけ第２の電流供給素子１２が動作するため、全体
としては低消費電力になる。
【００６１】上記は、ｐチャネルＭＯＳトランジスタに
よって第１の電流供給素子１１を構成した例を説明した
が、本発明はそれに限定されるものではない。
【００６２】図２の符号３は、その例の電源回路を示し
ている。この電源回路３は、出力回路１５と、クランプ
回路２０と、電流源制御回路５０とを有している。
【００６３】電流源制御回路５０は、ｎチャネルトラン
ジスタから成る検出トランジスタ５４及び反転トランジ
スタ５３と、ｐチャネルトランジスタから成る駆動トラ
ンジスタ５２と、抵抗素子から成る負荷抵抗５１とを有
している。
【００６４】負荷抵抗５１の一端は正電圧ラインＶDDに
接続されており、他端は検出トランジスタ５４のドレイ
ン端子に接続されている。検出トランジスタ５４のソー
ス端子は負電圧ラインＶEEに接続されている。
【００６５】クランプ回路２０は、上記第１の実施例の
クランプ回路２０と同じ構成であり、アノード端子側が
外部出力端子２８に接続され、カソード端子側が負電圧
ラインＶEEに接続されている。また、この第２の実施例
の検出トランジスタ５４のゲート端子は、第１の実施例
と同様に、クランプ回路２０内の、ソース端子が負電圧
ラインＶEEに直結された第３のダイオード回路２３のゲ
ート端子及びドレイン端子（アノード端子）に接続され
ている。
【００６６】従って、クランプ回路２０が導通すると検
出トランジスタ５４は導通し、ドレイン端子を負電圧ラ
インＶEEに略短絡させる。
【００６７】他方、クランプ回路２０が遮断すると、検
出トランジスタ５４は遮断する。このとき、検出トラン
ジスタ５４のドレイン端子には、負荷抵抗５１によって
正電圧ラインＶDDの電圧が印加される。
【００６８】反転トランジスタ５３のゲート端子は検出
トランジスタ５４のドレイン端子に接続されており、ソ
ース端子は負電圧ラインＶEEに接続されている。従っ
て、反転トランジスタ５３は、検出トランジスタ５４が
導通すると遮断し、遮断すると導通する。
【００６９】反転トランジスタ５３のドレイン端子に
は、駆動トランジスタ５２のドレイン端子が接続されて
いる。この駆動トランジスタ５２のゲート端子はドレイ
ン端子と短絡されており、ソース端子は正電圧ラインＶ
DDに接続されている。
【００７０】従って、駆動トランジスタ５２は、反転ト
ランジスタ５３が導通すると電流が流れ、遮断すると電
流は流れなくなる。
【００７１】出力回路１５は、抵抗素子で構成された第
１の電流供給素子１６と、ｐチャネル型のＭＯＳトラン
ジスタで構成された第２の電流供給素子１２とを有して
いる。
【００７２】第２の電流供給素子１２は、ソース端子が
正電圧ラインＶDDに接続され、ゲート端子が駆動トラン
ジスタ５２のゲート端子及びドレイン端子に接続されて
いる。
【００７３】従って、駆動トランジスタ５２が導通する
と第２の電流供給素子１２は導通し、遮断すると遮断す
る。
【００７４】第２の電流供給素子１２のドレイン端子は
外部出力端子２８に接続されており、第２の電流供給素
子１２が導通すると、この外部出力端子２８に接続され
た負荷２７とクランプ回路２０に電流が供給される。
【００７５】また、第１の電流供給素子１６の一端は正
電圧ラインＶDDに接続され、他端は外部出力端子２８に
接続されている。従って、第１の電流供給素子１６と第
２の電流供給素子１２とは互いに並列接続されている。
【００７６】ここで、負荷２７に流れる電流が少なく、
クランプ回路２０が導通しているものとすると、検出ト
ランジスタ５４が導通し、反転トランジスタ５３が遮断
する。この状態では駆動トランジスタ５２に電流が流れ
ないため第２の電流供給素子１２は遮断している。従っ
て、クランプ回路２０と負荷２７には、第１の電流供給
素子１６に流れた電流が供給される。
【００７７】その状態から負荷２７に流れる電流が増加
し、外部出力端子２８の電圧が低下してクランプ回路２
０が遮断すると検出トランジスタ５４が遮断し、反転ト
ランジスタ５３が導通し、駆動トランジスタ５２に電流
が流れ、第２の電流供給素子１２が導通する。
【００７８】第２の電流供給素子１２によって、負荷２
７に電流が供給されると、外部出力端子２８の電圧は上
昇する。
【００７９】その電圧上昇に伴い、クランプ回路２０に
電流が流れると、検出トランジスタ５４と反転トランジ
スタ５３と駆動トランジスタ５２のフィードバックルー
プにより、第２の電流供給素子１２に流れる電流は減少
する。
【００８０】なお、上記電源回路２、３では、第２の電
流供給素子１２の電流供給能力を第１の電流供給素子１
１の電流供給能力よりも小さく設定しているが、その逆
の設定としてもよいことは云うまでもない。
【００８１】また、上記実施例では、ｐチャネルＭＯＳ
トランジスタを用いた１個の第１のダイオード回路２１
と、ｎチャネルＭＯＳトランジスタを用いた第２、第３
のダイオード回路２２、２３の直列接続回路によってク
ランプ回路２０を構成したが、本発明のクランプ回路２
０には、少なくとも検出トランジスタ３４、５４とカレ
ントミラー回路を構成できるダイオード回路２３が１個
存在すればよい。外部出力端子２８の電圧を所望のクラ
ンプ電圧ＶCでクランプするために、そのダイオード回
路に他のダイオード回路を直列接続することができる。
上記実施例では、クランプ回路２０によるクランプ電圧
を約４Ｖ程度としたが、その値を任意に設定してもよ
い。
【００８２】
【発明の効果】本発明の電源回路では増幅器を必要とせ
ず、素子数が少なく、また低消費電力である。
【図面の簡単な説明】
【図１】本発明の第１の実施例の電源回路
【図２】本発明の第２の実施例の電源回路
【図３】従来技術の電源回路
【符号の説明】
２８……外部出力端子 ２０……クランプ回路 ３４、５４……検出トランジスタ １１、１６……第１の電流供給素子 １２……第２の電流供給素子 ２１〜２３……ダイオード回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡田 義則 大分県速見郡日出町大字大神8133番地 株 式会社日出ハイテック内 Ｆターム(参考） 5G065 AA01 AA08 DA07 EA01 HA04 JA01 LA01 NA04 5H420 NB03 NB25 NC02 NC27 NE26

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】電流供給端子に対して並列に接続された第
    １の電流供給素子とトランジスタでなる第２の電流供給
    素子とを有する電流供給回路と、 上記電流供給端子に対して直列に接続された複数のダイ
    オード回路を有するクランプ回路を含み、上記電流供給
    端子の電圧に応じた検出信号を出力する検出回路と、 上記第２の電流供給素子とカレントミラー回路を構成す
    る第１のトランジスタと上記検出信号に応じて導通又は
    遮断状態となる第２のトランジスタと上記第１のトラン
    ジスタに直列に接続されて上記第２のトランジスタの導
    通状態に応じて上記第１のトランジスタの導通状態を制
    御する第３のトランジスタとを有する制御回路と、 を有する電源回路。
  2. 【請求項２】バイアス電圧を出力するバイアス回路を有
    し、上記バイアス電圧が上記第１の電流供給素子を構成
    するトランジスタの制御端子に印加される請求項１に記
    載の電源回路。
  3. 【請求項３】上記バイアス回路が上記第１の電流供給素
    子とカレントミラー回路を構成する第４のトランジスタ
    を有し、 上記制御回路が上記第４のトランジスタとカレントミラ
    ー回路を構成し、上記第２のトランジスタに対して電流
    を供給する第５のトランジスタを有する請求項２に記載
    の電源回路。
JP2001308452A 2001-10-04 2001-10-04 電源回路 Expired - Fee Related JP4017850B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001308452A JP4017850B2 (ja) 2001-10-04 2001-10-04 電源回路
US10/259,687 US6812590B2 (en) 2001-10-04 2002-09-27 Power supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001308452A JP4017850B2 (ja) 2001-10-04 2001-10-04 電源回路

Publications (2)

Publication Number Publication Date
JP2003114727A true JP2003114727A (ja) 2003-04-18
JP4017850B2 JP4017850B2 (ja) 2007-12-05

Family

ID=19127764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001308452A Expired - Fee Related JP4017850B2 (ja) 2001-10-04 2001-10-04 電源回路

Country Status (2)

Country Link
US (1) US6812590B2 (ja)
JP (1) JP4017850B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008236961A (ja) * 2007-03-23 2008-10-02 Renesas Technology Corp 半導体集積回路装置
JP2011008514A (ja) * 2009-06-25 2011-01-13 Renesas Electronics Corp 半導体装置
JP2014031097A (ja) * 2012-08-02 2014-02-20 Autoliv Development Ab 乗員保護装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7883940B1 (en) * 2006-07-07 2011-02-08 Marvell International Ltd. Ball grid array including redistribution layer, packaged integrated circuit including the same, and methods of making and using the same
US8866540B2 (en) * 2011-05-30 2014-10-21 Greenpeak Technologies B.V. Biasing in CMOS inverter
US10006557B2 (en) 2013-03-15 2018-06-26 Asco, L.P. Valve manifold circuit board with serial communication and control circuit line
WO2014143002A1 (en) 2013-03-15 2014-09-18 Numatics, Incorporated Valve manifold circuit board with serial communication circuit line
JP6376874B2 (ja) * 2014-01-21 2018-08-22 エイブリック株式会社 増幅回路
FR3041462B1 (fr) * 2015-09-22 2017-11-03 Valeo Comfort & Driving Assistance Dispositif electronique de detection d'un signal emis par un capteur de verrouillage et/ou de deverouillage d'un ouvrant de vehicule automobile
US11201543B2 (en) * 2018-11-01 2021-12-14 Texas Instruments Incorporated Methods and apparatus to improve the safe operating area of switched mode power supplies
DE102021206134A1 (de) * 2021-06-16 2022-12-22 Robert Bosch Gesellschaft mit beschränkter Haftung Stress- und/oder Dehnungsmesszelle für ein Stress- und/oder Dehnungsmesssystem

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08272467A (ja) * 1995-03-31 1996-10-18 Mitsubishi Electric Corp 基板電位発生回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008236961A (ja) * 2007-03-23 2008-10-02 Renesas Technology Corp 半導体集積回路装置
JP2011008514A (ja) * 2009-06-25 2011-01-13 Renesas Electronics Corp 半導体装置
JP2014031097A (ja) * 2012-08-02 2014-02-20 Autoliv Development Ab 乗員保護装置

Also Published As

Publication number Publication date
US20030122529A1 (en) 2003-07-03
JP4017850B2 (ja) 2007-12-05
US6812590B2 (en) 2004-11-02

Similar Documents

Publication Publication Date Title
US6768370B2 (en) Internal voltage step-down circuit
US7764123B2 (en) Rail to rail buffer amplifier
JP2007026337A (ja) 電圧レギュレータ
US20060001407A1 (en) Voltage regulator
JP4022208B2 (ja) 線形および飽和領域で動作可能なパワーｍｏｓｆｅｔ用電流センス
JP5279544B2 (ja) ボルテージレギュレータ
JPH057931B2 (ja)
US7049890B2 (en) Operational amplifier with self control circuit for realizing high slew rate throughout full operating range
KR19980087505A (ko) 이상 전류 검출 회로 및 이를 포함하는 부하 구동 회로
JP2003114727A (ja) 電源回路
US20050206466A1 (en) Refresh oscillator
JP2020166384A (ja) 電源回路
KR0158749B1 (ko) 클램프 반도체회로
JP2000181554A (ja) 基準電圧発生回路のスタートアップ回路
JP5666694B2 (ja) 負荷電流検出回路
US20050162217A1 (en) Bias circuit
JP4403288B2 (ja) レギュレータ回路
JP2001267899A (ja) 負荷駆動回路
KR960038968A (ko) 반도체 메모리장치의 전원전압발생회로
JP3540872B2 (ja) 起動回路
JP4304063B2 (ja) バイナリ信号を増幅するための増幅器を有する電子回路
JP4714317B2 (ja) 定電圧回路
JPH07234735A (ja) 内部電源回路
KR100266680B1 (ko) 저전압 전원 구동 제어 회로
JP2001331225A (ja) 高電圧ダミー回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070109

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070918

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070919

R150 Certificate of patent or registration of utility model

Ref document number: 4017850

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110928

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120928

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120928

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130928

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees