KR960038968A - 반도체 메모리장치의 전원전압발생회로 - Google Patents

반도체 메모리장치의 전원전압발생회로 Download PDF

Info

Publication number
KR960038968A
KR960038968A KR1019950009968A KR19950009968A KR960038968A KR 960038968 A KR960038968 A KR 960038968A KR 1019950009968 A KR1019950009968 A KR 1019950009968A KR 19950009968 A KR19950009968 A KR 19950009968A KR 960038968 A KR960038968 A KR 960038968A
Authority
KR
South Korea
Prior art keywords
voltage
node
power supply
supply voltage
internal power
Prior art date
Application number
KR1019950009968A
Other languages
English (en)
Other versions
KR0172371B1 (ko
Inventor
강복문
유승문
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950009968A priority Critical patent/KR0172371B1/ko
Priority to US08/636,115 priority patent/US5771198A/en
Priority to JP10555296A priority patent/JP3383151B2/ja
Priority to GB9608662A priority patent/GB2300283B/en
Publication of KR960038968A publication Critical patent/KR960038968A/ko
Application granted granted Critical
Publication of KR0172371B1 publication Critical patent/KR0172371B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
반도체 메모리장치
2. 발명이 해결하려고 하는 기술적 과제
내부 전원전압 발생시 전류소모를 절약
3. 발명의 해결 방법의 요지
반도체 메모리장치의 내부 전원전압을 발생하는 회로에서, 제1전압과 전류제어노드 사이에 연결되며, 기준전압신호와 출력되는 내부 전원전압 신호를 궤환 입력하여 두 입력신호의 차에 따라 내부 전원전압을 발생하는 수단과, 전류제어노드와 제2전압 사이에 병렬 연결되며 각각 다른 저항 값으로 설정된 다수개의 전류제어수단들을 구비하고, 모드제어신호에 의해 해당하는 전류제어수단들이 스위칭되어 전류통로를 형성하는 수단들을 구비하고, 내부 전원전압 발생시 지정된 모드에 대응되는 전류제어수단을 온시켜 내부전원전압발생수단이 직류 전류량을 조절함.
4. 발명의 중요한 용도
반도체 메모리장치에서 대기 모드시 불필요한 전류의 소모를 억제함

Description

반도체 메모리장치의 전원전압발생회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 반도체 메모리장치에서 내부 전원전압을 발생하는 회로의 구성을 도시하는 도면.

Claims (8)

  1. 반도체 메모리장치 의 내부 전원전압을 발생하는 회로에 있어서, 제1전압과 전류제어노드 사이에 연결되며, 기준전압신호와 출력되는 내부 전원전압신호를 궤환 입력하여 두 입력신호의 차에 따라 내부 전원전압을 발생하는 수단과, 상기 전류제어노드와 제2전압 사이에 저항수단으로 병렬 연결되며 각각 다른 저항 값으로 설정된 다수개의 전류제어수단들을 구비하고, 모드제어신호에 의해 해당하는 전류제어수단들이 스위칭되어 전류통로를 형성하는 수단들로 구성되어, 내부 전원전압 발생시 지정된 모드에 대응되는 상기 전류제어수단이 온되어 상기 내부 전원전압발생수단의 직류 전류량을 조절하는 것을 특징으로 하는 내부 전원전압 발생회로.
  2. 제1항에 있어서, 전류제어수단이, 상기 전류제어노드와 제2전압 사이에 적어도 2개의 모오스트랜지스터들이 직렬 연결되고 각각의 게이트전극들이 상기 전류제어노드에 공통연결되며, 상기 모오스트랜지스터들을 채널길이 폭의 조절을 통하여 채널저항을 크게 하며 상기 제1전류통로를 작게 형성하는 제1전류제어수단과, 상기 전류제어노드와 제2전압 사이에 모오스트랜지스터가 연결되고 게이트전극이 상기 모드제어신호에 연결되며, 상기 모오스트랜지스터는 채널 길이와 폭을 조절하여 채널저항을 작게하여 상기 제1전류통로 바다 더 큰 전류 통로를 형성하는 제2전류제어수단으로 구성된 것을 특징으로 하는 내부 전원전압 발생회로.
  3. 제2항에 있어서, 상기 모드제어신호가 대기모드시 비활성상태에 있으며, 액티브 동작시점에서 활성화되는 신호인 것을 특징으로 하는 내부 전원전압 발생회로.
  4. 제2항에 있어서, 상기 제1전압이 외부 전원전압이고 상기 제2전압이 접지전압인 것을 특징으로 하는 내부 전원전압 발생회로.
  5. 반도체 메모리장치의 내부 전원전압을 발생하는 회로에 있어서, 기준전압신호를 입력하는 제1노드와, 내부 전원전압을 출력하는 제2노드와, 제1전압과 제4노드 사이에 연결되며, 상기 제1노드 및 제2노드로 입력되는 신호의 전압차를 증폭하여 제3노드로 출력하는 증폭수단과, 상기 제4노드와 제2전압 사이에 연결되고 제어단이 상기 제4노드에 연결되며, 상기 제4노드의 전위에 따라 상기 증폭수단의 제1전류통로를 형성하는 제1전류제어수단과, 상기 제4노드와 접지단 사이에 연결되며 제어단이 대기모드제어신호에 연결되며, 상기 대기모드제어신호가 활성화될 시 스위칭되어 상기 증폭수단의ㅣ 제2전류통로를 형성하는 수단과, 상기 제1전압과 상기 제2노드 사이에 연결되며 제어단이 상기 제3노드에 연결되어 상기 증폭수단의 출력에 제어되는 내부 전원전압을 발생하는 수단으로 구성되며, 상기 대기모드제어신호의 상태에 따라 상기 증폭수단의 전류량을 제어하여 내부 전원전압을 발생하는 것을 특징으로 하는 대기모드의 내부 전원전압 발생회로.
  6. 제5항에 있어서, 상기 제1전류제어수단이, 상기 전류제어노드와 제2전압 사이에 적어도 2개의 모오스트랜지스터들이 직렬 연결되고 각각의 게이트전극들이 상기 전류제어노드에 공통 연결되며, 상기 모오스트랜지스터들은 채널길이를 크게 하여 채널저항에 상기 제1전류통로를 작게 형성하며, 상기 제2전류제어수단이 상기 전류제어노드와 제2전압 사이에 모오스트랜지스터가 연결되고 게이트전극이 상기 대기모드제어신호에 연결되며, 상기 모오스트랜지스터는 채널 넓이를 크게하여 상기 제1전류통로 보다 더 큰 전류 통로를 형성하는 것을 특징으로 하는 대기모드의 내부 전원전압 발생회로.
  7. 제6항에 있어서, 상기 대기모드제어신호가 대기 모드 중 액티브 구간에서 활성화되는 신호인 것을 특징으로 하는 대기모드의 내부 전원전압 발생회로.
  8. 제7항에 있어서, 상기 제1전압이 외부 전원전압이고 상기 제2전압이 접지전압인 것을 특징으로 하는 대기모드의 내부 전원전압 발생회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950009968A 1995-04-26 1995-04-26 반도체 메모리장치의 전원전압 발생회로 KR0172371B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950009968A KR0172371B1 (ko) 1995-04-26 1995-04-26 반도체 메모리장치의 전원전압 발생회로
US08/636,115 US5771198A (en) 1995-04-26 1996-04-22 Source voltage generating circuit in semiconductor memory
JP10555296A JP3383151B2 (ja) 1995-04-26 1996-04-25 半導体メモリ装置の電源電圧発生回路
GB9608662A GB2300283B (en) 1995-04-26 1996-04-26 Semiconductor memory device including source voltage generating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950009968A KR0172371B1 (ko) 1995-04-26 1995-04-26 반도체 메모리장치의 전원전압 발생회로

Publications (2)

Publication Number Publication Date
KR960038968A true KR960038968A (ko) 1996-11-21
KR0172371B1 KR0172371B1 (ko) 1999-03-30

Family

ID=19413019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950009968A KR0172371B1 (ko) 1995-04-26 1995-04-26 반도체 메모리장치의 전원전압 발생회로

Country Status (4)

Country Link
US (1) US5771198A (ko)
JP (1) JP3383151B2 (ko)
KR (1) KR0172371B1 (ko)
GB (1) GB2300283B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3829041B2 (ja) * 2000-03-08 2006-10-04 株式会社東芝 強誘電体メモリ
JP4262912B2 (ja) * 2001-10-16 2009-05-13 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
JP3667700B2 (ja) * 2002-03-06 2005-07-06 エルピーダメモリ株式会社 入力バッファ回路及び半導体記憶装置
KR20060127366A (ko) * 2005-06-07 2006-12-12 주식회사 하이닉스반도체 내부전압 구동 회로
JP2012099199A (ja) * 2010-11-05 2012-05-24 Elpida Memory Inc 半導体装置及びその制御方法
US9830954B2 (en) * 2011-03-23 2017-11-28 Intel Corporation Method and system for dynamic power management of memories

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60176121A (ja) * 1984-02-22 1985-09-10 Toshiba Corp 電圧降下回路
US5430681A (en) * 1989-05-08 1995-07-04 Hitachi Maxell, Ltd. Memory cartridge and its memory control method
JP2680936B2 (ja) * 1991-02-13 1997-11-19 シャープ株式会社 半導体記憶装置
JPH0519914A (ja) * 1991-07-17 1993-01-29 Sharp Corp 半導体装置の内部降圧回路
US5295112A (en) * 1991-10-30 1994-03-15 Nec Corporation Semiconductor memory
JP3204750B2 (ja) * 1992-09-04 2001-09-04 富士通株式会社 半導体装置
JPH06243677A (ja) * 1993-02-19 1994-09-02 Hitachi Ltd 半導体記憶装置とメモリ装置及びその品種設定方法
JP3142414B2 (ja) * 1993-05-06 2001-03-07 株式会社東芝 消費電流削減機能を有する半導体集積回路
US5594699A (en) * 1993-09-20 1997-01-14 Fujitsu Limited DRAM with reduced electric power consumption
JPH07105682A (ja) * 1993-10-06 1995-04-21 Nec Corp ダイナミックメモリ装置
JP3090833B2 (ja) * 1993-12-28 2000-09-25 株式会社東芝 半導体記憶装置
JP3759758B2 (ja) * 1994-02-03 2006-03-29 株式会社ルネサステクノロジ 半導体記憶装置

Also Published As

Publication number Publication date
JP3383151B2 (ja) 2003-03-04
US5771198A (en) 1998-06-23
KR0172371B1 (ko) 1999-03-30
GB2300283A (en) 1996-10-30
GB9608662D0 (en) 1996-07-03
GB2300283B (en) 1997-05-28
JPH08306185A (ja) 1996-11-22

Similar Documents

Publication Publication Date Title
JP2616142B2 (ja) 出力回路
US6768370B2 (en) Internal voltage step-down circuit
KR960030231A (ko) 반도체 메모리장치의 전압 구동회로
KR960032900A (ko) 반도체 집적회로용 입력 버퍼 회로
KR970060217A (ko) 출력회로, 누설전류를 감소시키기 위한 회로, 트랜지스터를 선택적으로 스위치하기 위한 방법 및 반도체메모리
KR950012456A (ko) 반도체 기억장치의 기준전압 발생회로
KR970012752A (ko) 반도체 집적회로
KR960038997A (ko) 반도체 메모리장치의 전류센스앰프회로
US7102439B2 (en) Low voltage differential amplifier circuit and a sampled low power bias control technique enabling accommodation of an increased range of input levels
KR950024349A (ko) 외부 파워 서플라이의 전위에 의거하여 내부 파워 서플라이의 전위를 발생시키는 내부 파워 서플라이 회로
KR960038968A (ko) 반도체 메모리장치의 전원전압발생회로
JP2003114727A (ja) 電源回路
KR0158749B1 (ko) 클램프 반도체회로
KR0155617B1 (ko) 전원선 공유 센스 앰프
KR970067368A (ko) 워드선 활성화전압의 안정화회로를 가지는 반도체기억장치
KR970029739A (ko) 반도체 전위 공급 장치 및 이를 이용한 반도체 기억 장치
US5835999A (en) Low power regenerative feedback device and method
KR970024172A (ko) 반도체 집적 회로 및 반도체 입력 장치(semiconductor integrated circuit, and semiconductor input circuit)
JP2007142698A (ja) スタートアップ回路
KR960039634A (ko) 저전원전압 반도체 장치의 입력버퍼
JPH06318854A (ja) ドライブ回路
JPH06291267A (ja) 半導体集積回路
JP2004350058A (ja) 電源スイッチ回路
KR960002755A (ko) 반도체 집적장치의 전원전압 변환회로
JP3259658B2 (ja) パワースイッチおよびそれを用いた電圧制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101007

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee