KR970067368A - 워드선 활성화전압의 안정화회로를 가지는 반도체기억장치 - Google Patents
워드선 활성화전압의 안정화회로를 가지는 반도체기억장치 Download PDFInfo
- Publication number
- KR970067368A KR970067368A KR1019970003852A KR19970003852A KR970067368A KR 970067368 A KR970067368 A KR 970067368A KR 1019970003852 A KR1019970003852 A KR 1019970003852A KR 19970003852 A KR19970003852 A KR 19970003852A KR 970067368 A KR970067368 A KR 970067368A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- circuit
- memory device
- semiconductor memory
- word line
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 230000004913 activation Effects 0.000 title claims 4
- 230000006641 stabilisation Effects 0.000 title claims 4
- 238000011105 stabilization Methods 0.000 title claims 4
- 238000005086 pumping Methods 0.000 claims abstract 4
- 230000000087 stabilizing effect Effects 0.000 claims 4
- 239000011159 matrix material Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/418—Address circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
차지펌핑회로에 의하여 발생한 승압전압을, 정전위(定電位)강하회로 또는 래퍼런스전압에 추종하는 볼티지 폴로어를 사용하여, 메모리셀의 최저동작전압 근방의 전압으로 조정하여 워드선 선택시의 전압을 내부 정전압원(定電壓源)을 가지는 반도체기억장치.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 관한 반도체기억장치의 제2의 실시형태를 나타낸 회로도.
Claims (7)
- 열방향으로 배치된 비트선과, 행방향으로 배치된 워드선과, 상기 비트선과 워드선의 교점에 행렬형으로 배치된 메모리셀과, 출력노드에 접속되고, 열마다 한쌍의 비트선 전원전압을 승압하는 승압회로와, 상기 승압 회로의 출력전압을 안정화하는 전압안전화회로와를 가지고, 상기 전압안정화회로에 의하여 안정화된, 상기 승압회로의 출력전압을 상기 워드선의 활성화시의 전압으로 하는 것을 특징으로 하는 반도체기억장치.
- 청구항 1에 있어서, 상기 전압안정화회로는 상기 승압회로의 출력노드와 기준전원과의 사이에 접속된 정전압(定電壓)강하수단인 것을 특징으로 하는 반도체기억장치.
- 청구항 1에 있어서, 상기 정전압강하수단은 게이트전극과 드레인전극이 접속된, 최소한 1개의 MIS트랜지스터로 이루어지는 것을 특징으로 하는 반도체기억장치.
- 청구항 1에 있어서, 상기 승압회로가, 차지펌핑회로에 의하여 구성되고, 이차지펌핑회로의 차지펌핑의 반복주파수가, 상기 반도체기억장치의 활성화시와, 대기시에서 전환되고, 이 대기시의 차지펌프의 반복주파수가, 상기 활성화시보다 작게 설정된 것을 특징으로 하는 반도체기억장치.
- 청구항 1에 있어서, 상기 전압안정화회로는 메모리셀의 최저동작전압을 포함하는 그 근방의 전압으로 조정된 것을 특징으로 하는 반도체기억장치.
- 청구항 1에 있어서, 상기 전압안정화회로는, 레퍼런스전위발생수단과, 연산증폭기와를 가지고, 상기 승압회로의 출력전압이, 상기 연산증폭기의 전원에 공급되고, 상기 연산증폭기의 한쪽의 입력은 상기 레퍼런스전위발생수단에 접속되고, 상기 연산증폭기의 출력노드는 이 연산증폭기의 다른 쪽의 입력에 부귀환(負歸還)하도록 접속되고, 메모리셀의 최저동작전압을 포함하는 그 근방의 전압으로 조정하는 것을 특징으로 하는 반도체기억 장치.
- 청구항 6에 있어서, 상기 승압회로의 출력노드에 정전위(定電位)강하수단이 접속된 것을 특징으로 하는 반도체기억장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP96-64951 | 1996-03-21 | ||
JP06495196A JP3536515B2 (ja) | 1996-03-21 | 1996-03-21 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970067368A true KR970067368A (ko) | 1997-10-13 |
KR100493599B1 KR100493599B1 (ko) | 2005-08-12 |
Family
ID=13272863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970003852A KR100493599B1 (ko) | 1996-03-21 | 1997-02-10 | 워드선활성화전압의안정화회로를가지는반도체기억장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5808954A (ko) |
JP (1) | JP3536515B2 (ko) |
KR (1) | KR100493599B1 (ko) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100292626B1 (ko) * | 1998-06-29 | 2001-07-12 | 박종섭 | 내부전압강하회로 |
JP4070387B2 (ja) * | 1999-06-21 | 2008-04-02 | 株式会社リコー | 現像装置及び画像形成装置 |
US6351420B1 (en) * | 2000-02-07 | 2002-02-26 | Advanced Micro Devices, Inc. | Voltage boost level clamping circuit for a flash memory |
US6891426B2 (en) * | 2001-10-19 | 2005-05-10 | Intel Corporation | Circuit for providing multiple voltage signals |
JP2003207527A (ja) * | 2002-01-15 | 2003-07-25 | Mitsubishi Electric Corp | 高電圧検出回路 |
JP2005050473A (ja) * | 2003-07-31 | 2005-02-24 | Renesas Technology Corp | 半導体装置 |
US20060259840A1 (en) * | 2005-05-12 | 2006-11-16 | International Business Machines Corporation | Self-test circuitry to determine minimum operating voltage |
KR20100084285A (ko) * | 2009-01-16 | 2010-07-26 | 삼성전자주식회사 | 셀의 위치를 고려하여 니어-셀과 파-셀간 동작 전압의 차이를 보상하는 반도체 메모리 장치, 그를 포함하는 메모리 카드 및 메모리 시스템 |
JP5842720B2 (ja) * | 2012-04-19 | 2016-01-13 | 株式会社ソシオネクスト | 出力回路 |
JP6370151B2 (ja) * | 2014-07-31 | 2018-08-08 | エイブリック株式会社 | 半導体集積回路装置及びその出力電圧調整方法 |
US9401213B1 (en) * | 2015-11-15 | 2016-07-26 | Winbond Electronics Corp. | Non-volatile memory apparatus and operation method thereof |
US20230260570A1 (en) * | 2022-02-16 | 2023-08-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Adaptive word line control circuit |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2805973B2 (ja) * | 1990-05-11 | 1998-09-30 | 日本電気株式会社 | ブートストラップ回路 |
JP2831914B2 (ja) * | 1992-09-30 | 1998-12-02 | 株式会社東芝 | 半導体集積回路装置 |
-
1996
- 1996-03-21 JP JP06495196A patent/JP3536515B2/ja not_active Expired - Fee Related
-
1997
- 1997-02-10 KR KR1019970003852A patent/KR100493599B1/ko not_active IP Right Cessation
- 1997-03-14 US US08/816,939 patent/US5808954A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5808954A (en) | 1998-09-15 |
JPH09259585A (ja) | 1997-10-03 |
JP3536515B2 (ja) | 2004-06-14 |
KR100493599B1 (ko) | 2005-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930024010A (ko) | 불휘발성 반도체 기억장치 | |
KR930024162A (ko) | 반도체 기억 장치 | |
KR940017214A (ko) | 기준전압 발생회로 | |
KR920001524A (ko) | Cmos 집적회로장치 | |
KR950025773A (ko) | 반도체집적회로장치 | |
KR940017213A (ko) | 반도체 기억장치 | |
KR940010104A (ko) | 기준전압 발생회로 및 내부강압 변환기 | |
KR920013456A (ko) | 반도체 기억장치 | |
KR970063244A (ko) | 전원전압의 큰 변화에 대해 유연성을 갖는 메모리 레귤레이터 제어방법 | |
KR20000035227A (ko) | 내부 전압 발생기 | |
KR970067368A (ko) | 워드선 활성화전압의 안정화회로를 가지는 반도체기억장치 | |
KR960032900A (ko) | 반도체 집적회로용 입력 버퍼 회로 | |
KR940010488A (ko) | 충전 펌프 회로 | |
KR940010318A (ko) | 내부강압회로 | |
KR960015579A (ko) | 저전압 동작 마진이 큰 스태틱형 반도체 메모리 장치 | |
KR870009385A (ko) | 반도체 집적회로 장치 | |
KR970029753A (ko) | 승압 전원을 갖는 반도체 메모리 장치 | |
KR19990083335A (ko) | 승압회로 | |
KR860009423A (ko) | 반도체 승압 신호 발생회로 | |
KR970012752A (ko) | 반도체 집적회로 | |
KR920018758A (ko) | 집적 반도체 회로 | |
KR950024349A (ko) | 외부 파워 서플라이의 전위에 의거하여 내부 파워 서플라이의 전위를 발생시키는 내부 파워 서플라이 회로 | |
KR960706219A (ko) | 승압회로(Boosting Circuit) | |
KR960043522A (ko) | 전원변동에 안정된 반도체 메모리 장치 | |
KR950021980A (ko) | 부트스트랩 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |