KR100361901B1 - 출력드라이버의스위칭으로인한방해를감소시키는회로 - Google Patents
출력드라이버의스위칭으로인한방해를감소시키는회로 Download PDFInfo
- Publication number
- KR100361901B1 KR100361901B1 KR10-1998-0038610A KR19980038610A KR100361901B1 KR 100361901 B1 KR100361901 B1 KR 100361901B1 KR 19980038610 A KR19980038610 A KR 19980038610A KR 100361901 B1 KR100361901 B1 KR 100361901B1
- Authority
- KR
- South Korea
- Prior art keywords
- output driver
- switching
- delay
- supply voltage
- circuit arrangement
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
Abstract
다수의 스테이지를 갖는 출력 드라이버(11, 12)의 스위칭으로 인한 방해(disturbance)를 감소시키기 위한 회로로서, 지연 엘리먼트(13)를 포함한다. 지연 엘리먼트는 스테이지들에 대해 스위치-온 또는 스위치-오프 신호로 그것에 의해 분배되는 신호 지연이 길면 길수록 공급 전압이 높아진다.
Description
본 발명은 출력 드라이버의 스위칭으로 인한 방해(disturbance)를 감소시키는 회로에 관한 것으로, 여기서 출력 드라이버를 스테이지마다 스위칭하기 위하여,스위칭 신호는 각 스테이지 사이에 시간 지연을 수반하여 출력 드라이버를 스위칭 온 및 오프하도록 각 스테이지로 공급된다. 이러한 회로는 예를 들어 독일 공개공보(DE 4200680 A1)와 텍스트북 "디지털 MOS 집적회로 Ⅱ(Digital MOS Integrated Circuit Ⅱ)" 모하메드 Ⅰ. 엘마스리, ISBN 0-87942-275-0, 페이지 385에서 392, 특히 페이지 388의 도면 5에 개시되고 있다.
16개 이상의 출력부 처럼 다수의 출력부를 갖는 디지털 반도체 컴포넌트에서, 예를 들어 각 출력부의 출력 드라이버 스테이지가 동시에 스위칭될 때 공급 전압에 상당한 방해가 발생한다. 이 현상은 "dI/dt 잡음", "그라운드바운스(groundbounce)", "동시 스위칭 잡음" 등으로 알려져 있다. 이 경우, 고출력 전류가 스위칭 온 및 오프될 때 방해가 가장 크다.
이는, 큰 출력 전류를 정확히 스위칭하기 위해서는 높은 공급 전압이 필요하기 때문에, 다수의 출력 드라이버 스테이지를 동시에 스위칭할 경우, 공급 전압에 작용하는 방해가 크면 클수록 공급 전압이 높아진다는 것을 의미한다.
이러한 상태를 개선하기 위하여, 이미 회로가 존재하고 있으며, 이 회로에서는 서로 병렬로 연결된 출력 드라이버 스테이지는 동시에 스위칭되지 않고, 시간 지연을 가짐으로써 동시 스위칭으로 인한 공급 전압 방해를 감소시킨다. 디지털 반도체 컴포넌트의 기생 인덕턴스로 인한 전류 변화는 서로 병렬로 연결된 각 출력 드라이버 스테이지의 이러한 시간적으로 지연된 또는 스태거링된 스위칭에 의해 제한된다.
도 3은 출력 드라이버 스테이지(1, 2)의 회로를 도시하고 있으며, 출력 드라이버 스테이지(1, 2)는 입력 단자(3)를 통해 구동되며 출력 단자(4)와 병렬로 연결된다. 출력 드라이버 스테이지(1, 2)는 먼저 출력 드라이버 스테이지(1)가 구동되고 난 후 출력 드라이버 스테이지(2)가 구동되며, 이러한 지연은 지연 엘리먼트(5)로 달성된다. 이 경우, 지연 엘리먼트(5)는 그것이 부여하는 시간 지연이 공급 전압(VCC)이 증가함에 따라 감소하는 방식으로 동작한다.
본래 서로에 대해 시간적으로 지연된 각 출력 드라이버의 스위칭은 전술한 공급 전압의 방해를 감소시키는 데 상당한 이점을 제공한다. 그러나 이러한 이점은 각 출력 드라이버 스테이지의 시간적으로 지연된 스위칭의 결과로 인해 상응하는 회로의 전체 신호 지연이 증가하는 단점을 수반한다. 게다가, 이러한 바람직하지 않은 결과는 각 출력 드라이버 스테이지의 스위칭 온 사이의 시간 지연이 가장 긴 때, 즉 공급 전압이 로우일 때에 가장 크다. 이는, 통상적인 출력 드라이버를 사용하는 종래 회로에서 신호 지연은 더 낮은 공급 전압일 경우에 더 길어진다는 사실에 기인한다. 달리 표현하면, 공급 전압이 높으면 높을수록 각 출력 드라이버 스테이지 사이의 시간 지연은 더 짧아진다. 그러나, 이는, 대부분의 방해가 발생하는 때에, 방해 감소의 효과는 더 높은 공급 전압에서 최소가 된다는 사실을 의미한다. 이러한 이유로, 출력 드라이버 스테이지 사이의 시간 지연이 감소함으로써 방해 감소의 효과가 줄어들기 때문에, 출력 드라이버의 스위칭으로 인한 방해를 감소시키는 현행 회로는 특히 높은 공급 전압에서 너무나 불만족스럽게 동작한다.
따라서, 본 발명의 목적은 높은 공급 전압에서도 신뢰할 만한 방해감소를 보장할 수 있도록 전술한 타입의 회로를 개선하는데 있다.
도 1은 본 발명에 따른 회로의 실시예,
도 2는 지연 회로에 대한 하나의 유익한 가능 실시예, 및
도 3은 2개의 출력 드라이버 스테이지와 하나의 현행 지연 회로를 갖는 기본 회로도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
1,2,11,12 : 출력 드라이버 스테이지3 : 입력단자
4 : 출력단자5,13 : 지연 엘리먼트
6 : CMOS 인버터7 : 트랜지스터
8,9,10 : 인버터
출력 드라이버의 스위칭으로 인한 방해를 감소시키기 위한 회로의 경우에 있어, 본 발명의 목적은 공급 전압이 높을 수록 스위칭-온 신호가 출력 드라이버로 보다 늦게 전달된다는 사실에 의해 달성된다. 달리 표현하면, 본 발명에 따른 회로에서는, 공급 전압은 높아질수록 스위칭-온 신호의 신호 지연이 길어진다.
본 발명에 따른 회로에서 중요한 것은, 각 출력 드라이버 스테이지의 스위칭 온 또는 스위칭 오프 사이의 지연이 상승하는 공급 전압과 더불어 길어진다는 것이다. 결과적으로, 방해는 실제로 필요한 때에만, 즉 증가하는 공급 전압에 대해서만 감소된다. 최악의 경우, 공급 전압이 대단히 높고 그래서 방해 또한 클 경우, 지연은 가장 길며, 이는 차례로 방해의 최대 감소를 수반한다. 공급 전압이 높아질수록 스위칭-온 신호 또는 스위칭-오프 신호가 출력 드라이버 스테이지로 늦게 공급되는 효과를 갖는 지연 회로는 다양한 방법으로 설계될 수 있다. 하나의 가능 예는 지연 회로로서 전류원을 갖는 종래의 CMOS 인버터를 사용하여 구성된다. 이 경우의 전류원은 소위 인버터의 "풀다운" 전류를 제한하며, 그 결과로 공급 전압이 증가함에 따라 다운스트림에 연결된 출력 드라이버 스테이지는 보다 늦게 스위칭 온 또는 오프된다.
도 3은 이미 설명되었으며, 도면들에서 상호 일치하는 컴포넌트들은 동일한 참조부호를 사용한다.
도 1은 본 발명에 따른 회로의 한 실시예를 도시하고 있다. N-채널 MOS 트랜지스터로 구성되는 출력 드라이버 스테이지(11)는 인버터(8, 9)를 경유하여 입력 단자(3)의 다운스트림으로 연결되고, 출력 드라이버 스테이지(12)는 지연 엘리먼트(13) 및 인버터(10)를 경유해서 입력 단자(3)에 다운스트림으로 연결된다. 따라서, 인버터(8, 9, 및 10)와 지연 엘리먼트(13)는 공급 전압(VCC)과 기준-그라운드 전위(VSS) 사이에 연결되는 것이다.
현행 회로(도 3 참조)의 지연 엘리먼트(5)와는 상반되게, 지연 엘리먼트(13)는 증가하는 공급 전압과 함께 지연이 증가하도록 동작한다.
종래 기술과는 달리, 본 발명에 따른 회로는 지연 엘리먼트를 포함하고 있으며, 여기서 지연은 증가하는 공급 전압(VCC)과 함께 더 길어진다. 달리 표현하면, 공급 전압(VCC)이 높을수록 출력 드라이버 스테이지(11, 12)의 스위칭 온 및 스위칭 오프 사이의 시간 지연이 더 길어진다.
도 2는 지연 엘리먼트(13)에 대한 하나의 가능 예를 도시하고 있다. 이 예에서, 지연 엘리먼트(13)는 CMOS 인버터(6), 및 그것과 직렬로 연결되며 트랜지스터(7)로 형성되는 고정 전류원을 포함한다. 고정 전류원은 CMOS 인버터(6)의 "풀다운" 전류를 제한하며, 그 결과로 이 경우 입력과 출력 사이에서 얻어진 지연은 상승하는 공급 전압(VCC)과 함께 증가한다. 이 경우, 트랜지스터(7)의 게이트에서의 공급 전압(VB)은 소정 지연을 세트하는 역할을 한다.
본 발명에 따르면, 출력 드라이버에서 높은 공급 전압에서도 신뢰할 만한 방해감소를 보장할 수 있다.
Claims (4)
- 출력 드라이버(11, 12)를 스테이지마다 순차적으로 스위칭시키도록 상기 각 스테이지 사이에 시간 지연을 수반하여 상기 출력 드라이버를 스위칭 온 및 오프하기 위해 상기 각 스테이지에 스위칭 신호가 제공되는, 복수의 상기 스테이지를 갖는 출력 드라이버의 스위칭으로 인한 방해를 감소시키기 위한 회로 장치에 있어서,공급 전압(VCC)이 높아질수록 상기 스위칭 신호가 더 늦게 상기 출력 드라이버(11, 12)로 도달되는 것을 특징으로 하는 회로 장치.
- 제 1항에 있어서, 지연 엘리먼트(13)가 상기 출력 드라이버(11, 12)의 제어 입력 사이에 연결되는 것을 특징으로 하는 회로 장치.
- 제 2항에 있어서, 상기 지연 엘리먼트(13)는 CMOS 인버터(6) 및 상기 CMOS 인버터와 직렬로 연결된 고정 전류원을 포함하는 것을 특징으로 하는 회로 장치.
- 제 3항에 있어서, 상기 고정 전류원은 트랜지스터(7)를 포함하는 것을 특징으로 하는 회로 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19743284A DE19743284C1 (de) | 1997-09-30 | 1997-09-30 | Schaltungsanordnung zur Reduzierung von Störungen infolge des Schaltes eines Ausgangstreibers |
| DE19743284.0 | 1997-09-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990029916A KR19990029916A (ko) | 1999-04-26 |
| KR100361901B1 true KR100361901B1 (ko) | 2003-01-24 |
Family
ID=7844213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0038610A KR100361901B1 (ko) | 1997-09-30 | 1998-09-18 | 출력드라이버의스위칭으로인한방해를감소시키는회로 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6069486A (ko) |
| EP (1) | EP0928067B1 (ko) |
| JP (1) | JPH11163700A (ko) |
| KR (1) | KR100361901B1 (ko) |
| CN (1) | CN1156081C (ko) |
| DE (2) | DE19743284C1 (ko) |
| TW (1) | TW425760B (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6906548B1 (en) * | 2000-11-02 | 2005-06-14 | Tokyo Electron Limited | Capacitance measurement method of micro structures of integrated circuits |
| JP2005050123A (ja) * | 2003-07-28 | 2005-02-24 | Nec Micro Systems Ltd | スキュー補正回路 |
| DE10355509A1 (de) | 2003-11-27 | 2005-07-07 | Infineon Technologies Ag | Schaltung und Verfahren zum verzögerten Einschalten einer elektrischen Last |
| JP4079923B2 (ja) * | 2004-07-26 | 2008-04-23 | エヌイーシーコンピュータテクノ株式会社 | ベクトル処理装置、情報処理装置、および、ベクトル処理方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950004740A (ko) * | 1993-07-23 | 1995-02-18 | 김주용 | 데이타 출력 장치 |
| US5428303A (en) * | 1994-05-20 | 1995-06-27 | National Semiconductor Corporation | Bias generator for low ground bounce output driver |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0171022A3 (en) * | 1984-07-31 | 1988-02-03 | Yamaha Corporation | Signal delay device |
| DE4200680A1 (de) * | 1992-01-14 | 1993-07-15 | Bosch Gmbh Robert | Treiberschaltung |
| US5329175A (en) * | 1992-11-13 | 1994-07-12 | Advanced Micro Devices, Inc. | Reduced noise, low power, high speed output buffer |
| US5424653A (en) * | 1993-10-06 | 1995-06-13 | Advanced Micro Devices, Inc. | Gradual on output buffer circuit including a reverse turn-off apparatus |
| US5781050A (en) * | 1996-11-15 | 1998-07-14 | Lsi Logic Corporation | Open drain output driver having digital slew rate control |
-
1997
- 1997-09-30 DE DE19743284A patent/DE19743284C1/de not_active Expired - Fee Related
-
1998
- 1998-09-15 TW TW087115350A patent/TW425760B/zh not_active IP Right Cessation
- 1998-09-18 KR KR10-1998-0038610A patent/KR100361901B1/ko not_active IP Right Cessation
- 1998-09-21 DE DE59808351T patent/DE59808351D1/de not_active Expired - Lifetime
- 1998-09-21 EP EP98117838A patent/EP0928067B1/de not_active Expired - Lifetime
- 1998-09-25 US US09/160,851 patent/US6069486A/en not_active Expired - Lifetime
- 1998-09-29 CN CNB981197310A patent/CN1156081C/zh not_active Expired - Fee Related
- 1998-09-30 JP JP10277763A patent/JPH11163700A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950004740A (ko) * | 1993-07-23 | 1995-02-18 | 김주용 | 데이타 출력 장치 |
| US5428303A (en) * | 1994-05-20 | 1995-06-27 | National Semiconductor Corporation | Bias generator for low ground bounce output driver |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0928067B1 (de) | 2003-05-14 |
| JPH11163700A (ja) | 1999-06-18 |
| TW425760B (en) | 2001-03-11 |
| DE19743284C1 (de) | 1999-03-11 |
| EP0928067A1 (de) | 1999-07-07 |
| CN1156081C (zh) | 2004-06-30 |
| CN1213220A (zh) | 1999-04-07 |
| KR19990029916A (ko) | 1999-04-26 |
| US6069486A (en) | 2000-05-30 |
| DE59808351D1 (de) | 2003-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0678983B1 (en) | Output buffer current slew rate control integrated circuit | |
| EP2164155B1 (en) | Electronic element driving circuit | |
| US5391939A (en) | Output circuit of a semiconductor integrated circuit | |
| US5041741A (en) | Transient immune input buffer | |
| KR20010049227A (ko) | 레벨조정회로 및 이를 포함하는 데이터 출력회로 | |
| US6288591B1 (en) | Level shifter for multiple supply voltage circuitry | |
| US5565795A (en) | Level converting circuit for reducing an on-quiescence current | |
| US4996449A (en) | Output circuit having high speed operation and low power dissipation | |
| US6556047B2 (en) | Circuit for shifting switching signals | |
| US5864245A (en) | Output circuit with overvoltage protection | |
| KR100361901B1 (ko) | 출력드라이버의스위칭으로인한방해를감소시키는회로 | |
| KR19980058191A (ko) | 저전력 소비 입력 버퍼 | |
| JPH04284021A (ja) | 出力回路 | |
| US5095229A (en) | Full-swing bicmos driver | |
| US20020180495A1 (en) | CMOS output circuit | |
| US6057712A (en) | Integrated comparator circuit with four MOSFETS of defined transfer characteristics | |
| US4888500A (en) | TTL-compatible cell for CMOS integrated circuits | |
| US6472911B1 (en) | Output buffer circuit of semiconductor integrated circuit | |
| JPH01228319A (ja) | 半導体集積回路 | |
| KR960013857B1 (ko) | 데이타 출력버퍼 | |
| KR0120724B1 (ko) | 3-상태 출력 버퍼회로(tri-state output buffer circuit) | |
| US6404238B1 (en) | Ratio logic gate with a current mirror | |
| JP2511044B2 (ja) | 論理回路 | |
| KR200259447Y1 (ko) | 씨모스 회로 | |
| US6844753B2 (en) | Output circuit of semiconductor integrated circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121026 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20131031 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20141030 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20151201 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20161019 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |