KR200259447Y1

KR200259447Y1 - 씨모스 회로

Info

Publication number: KR200259447Y1
Application number: KR2019990005808U
Authority: KR
Inventors: 윤희조
Original assignee: 김영환; 현대반도체 주식회사
Priority date: 1999-04-09
Filing date: 1999-04-09
Publication date: 2002-01-09
Also published as: KR20000019342U

Abstract

본 고안은 씨모스 회로에 관한 것으로, 종래 기술에 있어서 주파수가 높아짐에 따라 구동 트랜지스터의 싸이즈가 커져 전류량이 증가하여 이엠아이 특성이 취약해지며, 그에 따라 상기 이엠아이 특성을 개선하기 위하여 상기 구동 트랜지스터의 싸이즈를 줄이면 전류 구동 능력 및 팬 아웃 능력이 줄어들어 고속 동작 특성이 저하되는 문제점이 있었다. 따라서, 본 고안은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로, 별도의 구동 트랜지스터를 구비하고 모드 입력에 따라 이를 구동시킴으로써, 동작 모드에 따라 전류 구동 능력 및 이엠아이 특성의 저하를 방지하여 전체적인 시스템의 효율을 향상시키는 효과가 있다.

Description

씨모스 회로{COMPLEMENTARY METAL OXIDE SILICON CIRCUIT}

본 고안은 씨모스 회로에 관한 것으로, 특히 씨모스 회로에 있어서 최근 미국 및 유럽의 이엠아이(EMI : Electro-Magnetic Interference) 규정이 강화되면서 칩 내부의 전류를 줄이기 위해 출력 구동단 내 구동 트랜지스터의 싸이즈를 줄임에 따라 스위칭 속도가 감소하여 구동 능력이 줄어드는데, 이를 보완하기 위하여 별도의 구동 트랜지스터를 구비하여 전류 구동 능력을 개선시켜 속도를 향상시키도록 한 씨모스 회로에 관한 것이다.

도 1은 종래 씨모스 회로의 구성을 보인 회로도로서, 이에 도시된 바와 같이 게이트로 인가되는 제1 입력신호(IN1)에 의해 소오스의 전원전압(VDD)을 출력하는 피모스 트랜지스터(X1)와; 게이트로 인가되는 제2 입력신호(IN2)에 의해 소오스의 접지전압(VSS)을 출력하는 엔모스 트랜지스터(X2)로 구성되며, 이와 같이 구성된 종래 기술에 따른 동작과정을 첨부한 도 2의 입력 전압 파형도를 참조하여 상세히 설명한다.

우선, 도 2의 (a)와 같이 제1 입력신호(IN1)가 피모스 트랜지스터(X1)의 게이트로 인가되면, 상기 피모스 트랜지스터(X1)는 상기 제1 입력신호(IN1)가 저전위인 구간에서 턴온되어 소오스의 전원전압(VDD)을 출력하게 된다.

또한, 엔모스 트랜지스터(X2)는 도 2의 (b)와 같이 제2 입력신호(IN2)를 게이트로 입력받아 상기 제2 입력신호(IN2)가 고전위인 구간에서 턴온되어 소오스의 접지전압(VSS)을 출력하게 된다.

따라서, 출력신호(OUT)는 게이트로 각각 상기 제1,제2 입력신호(IN1)(IN2)를 입력받아 턴온되는 피모스 및 엔모스 트랜지스터(X1)(X2)에 의해 전원전압(VDD) 및 접지전압(VSS)을 출력하게 되며, 상기 제1,제2 입력신호(IN1)(IN2)는 서로의 간섭을 방지하기 위하여 소정 지연시간(d)을 갖고 인가된다.

여기서, 상기 피모스 및 엔모스 트랜지스터(X1)(X2)의 크기는 전류 구동 능력 및 속도 특성에 비례하나 이엠아이 특성에는 반비례하므로, 이엠아이 전용 또는 고속 동작용 등의 사용 용도에 따라 상기 피모스 및 엔모스 트랜지스터(X1)(X2)의 크기가 결정되어 사용됨에 따라 공용으로 사용할 수 없다.

즉, 상기와 같이 종래의 기술에 있어서 주파수가 높아짐에 따라 구동 트랜지스터의 싸이즈가 커져 전류량이 증가하여 이엠아이 특성이 취약해지며, 그에 따라 상기 이엠아이 특성을 개선하기 위하여 상기 구동 트랜지스터의 싸이즈를 줄이면 전류 구동 능력 및 팬 아웃 능력이 줄어들어 고속 동작 특성이 저하되는 문제점이 있었다.

따라서, 본 고안은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로, 별도의 구동 트랜지스터를 구비하여 이엠아이 모드 또는 고속 동작 모드에 따라 이를 선택적으로 구동함으로써 상기 이엠아이 특성 및 전류 구동 능력을 보상한 씨모스 회로를 제공함에 그 목적이 있다.

도 1은 종래 씨모스 회로의 구성을 보인 회로도.

도 2는 도 1에서 제1,제2 입력신호의 전압 상태 파형도.

도 3은 본 고안 씨모스 회로의 일실시예 구성을 보인 회로도.

도 4는 도 3의 다른 일실시예 구성을 보인 회로도.

***도면의 주요 부분에 대한 부호의 설명***

10 : 제1 모듈 20 : 제2 모듈

X1, X3, PM1∼PM4 : 피모스 트랜지스터

X2, X4, NM1∼NM4 : 엔모스 트랜지스터

I1∼I4 : 인버터

상기와 같은 목적을 달성하기 위한 본 고안 씨모스 회로의 구성은 제1 입력신호를 모드 입력 신호에 의해 제1 선택신호 또는 제2 선택신호로 선택하여 출력하는 제1 모듈과; 제2 입력신호를 상기 모드 입력 신호에 의해 제3 선택신호 또는 제4 선택신호로 선택하여 출력하는 제2 모듈과; 상기 제1 모듈의 제1 선택신호를 게이트에 인가받아 도통제어되어 소오스의 전원전압을 드레인의 출력단으로 출력하는 제1 피모스 트랜지스터와; 상기 제2 모듈의 제3 선택신호를 게이트에 인가받아 도통제어되어 소오스의 접지전압을 드레인의 상기 출력단으로 출력하는 제1 엔모스 트랜지스터와; 상기 제1 모듈의 제2 선택신호를 게이트에 인가받아 도통제어되어 소오스의 전원전압을 드레인의 상기 출력단으로 출력하는 제2 피모스 트랜지스터와; 상기 제2 모듈의 제4 선택신호를 게이트에 인가받아 도통제어되어 소오스의 접지전압을 드레인의 상기 출력단으로 출력하는 제2 엔모스 트랜지스터로 구성하여 된 것을 특징으로 한다.

이하, 본 고안에 따른 일실시예에 대한 동작과 작용효과를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도 3은 본 고안 씨모스 회로의 일실시예 구성을 보인 회로도로서, 이에 도시한 바와 같이 각각 입력신호(IN1)(IN2)를 모드 입력 신호(MSI)가 저전위이면 선택신호(N100)(N101)로 선택하여 출력하나, 상기 모드 입력 신호(MSI)가 고전위이면 각각 선택신호(N200)(N201)로 선택하여 출력하는 모듈(10)(20)과; 게이트로 상기 선택신호(N100)를 인가받아 도통제어되어 소오스의 전원전압(VDD)을 출력하는 피모스 트랜지스터(X1)와; 게이트로 상기 선택신호(N101)를 인가받아 도통제어되어 소오스의 접지전압(VSS)을 출력하는 엔모스 트랜지스터(X2)와; 게이트로 상기 선택신호(N200)를 게이트에 인가받아 도통제어되어 소오스의 전원전압(VDD)을 출력하는 피모스 트랜지스터(X3)와; 게이트로 상기 선택신호(N201)를 인가받아 도통제어되어 소오스의 접지전압(VSS)을 출력하는 엔모스 트랜지스터(X4)로 구성한다.

그리고, 상기 모듈(10)은 상기 모드 입력 신호(MSI)를 반전하여 출력하는 인버터(I1)와; 각각 게이트로 인가되는 상기 인버터(I1)의 출력신호에 의해 도통제어되어 소오스의 전원전압(VDD) 및 입력신호(IN1)를 공통 접속된 드레인을 통해 선택신호(N100)로 출력하는 피모스 및 엔모스 트랜지스터(PM1)(NM1)와; 게이트로 인가되는 상기 모드 입력 신호(MSI)에 의해 도통제어되어 소오스의 전원전압(VDD) 및 입력신호(IN1)를 공통 접속된 드레인을 통해 선택신호(N200)로 출력하는 피모스 및 엔모스 트랜지스터(PM2)(NM2)로 구성하며, 상기 모듈(20)은 상기 모드 입력 신호(MSI)를 반전하여 출력하는 인버터(I2)와; 게이트로 인가되는 상기 모드 입력 신호(MSI)에 의해 도통제어되어 소오스의 입력신호(IN2) 및 접지전압(VSS)을 드레인을 통해 선택신호(N101)로 출력하는 피모스 및 엔모스 트랜지스터(PM3)(NM3)와; 게이트로 인가되는 상기 인버터(I2)의 출력신호에 의해 도통제어되어 소오스의 입력신호(IN2) 및 접지전압(VSS)를 드레인을 통해 선택신호(N201)로 출력하는 피모스 및 엔모스 트랜지스터(PM4)(NM4)로 구성하며, 이와 같이 구성한 본 고안에 따른 동작과정을 상세히 설명하면 다음과 같다.

우선, 피모스 및 엔모스 트랜지스터(X1)(X2)는 고속 구동 모드용 트랜지스터로 이엠아이 모드용 피모스 및 엔모스 트랜지스터(X3)(X4)보다 면적을 크게 설계한다.

여기서, 고속 구동 모드인 경우, 각각 저전위의 모드 선택 신호(MSI)를 입력받은모듈(10)(20)은 입력신호(IN1)(IN2)를 각각 선택신호(N100)(N101)로 출력함과 아울러 선택신호(N200)(N201)를 각각 전원전압(VDD) 및 접지전압(VSS)으로 출력한다.

즉, 상기 모듈(10)의 경우, 상기 저전위 모드 선택 신호(MSI)를 각각 게이트에 인가받은 피모스 트랜지스터(PM2)는 턴온되나 엔모스 트랜지스터(NM2)는 턴오프됨에 따라 선택신호(N200)로 전원전압(VDD)을 출력하고, 상기 모드 선택 신호(MSI)를 반전한 인버터(I1)의 출력신호를 각각 게이트에 인가받은 피모스 트랜지스터(PM1)는 턴오프되나 엔모스 트랜지스터(NM1)는 턴온됨에 따라 선택신호(N100)로 입력신호(IN1)를 출력한다.

또한, 상기 모듈(20)의 경우, 상기 저전위 모드 선택 신호(MSI)를 각각 게이트에 인가받은 피모스 트랜지스터(PM3)는 턴온되나 엔모스 트랜지스터(NM3)는 턴오프됨에 따라 선택신호(N101)로 제2 입력신호(IN2)를 출력하고, 상기 모드 선택 신호(MSI)를 반전한 인버터(I2)의 출력신호를 각각 게이트에 인가받은 피모스 트랜지스터(PM4)는 턴오프되나 엔모스 트랜지스터(NM4)는 턴온됨에 따라 선택신호(N201)로 접지전압(VSS)을 출력한다.

따라서, 상기 고전위의 선택신호(N200)를 게이트로 입력받은 피모스 트랜지스터(X3)와 상기 저전위의 선택신호(N201)를 게이트로 입력받은 엔모스 트랜지스터(X4)는 턴오프되므로, 전류 구동 능력이 크게 설계된 피모스 및 엔모스 트랜지스터(X1)(X2)는 각각 게이트로 상기 모듈(10)(20)을 통해 인가되는 입력신호(IN1)(IN2)에 의해 도통제어되어 출력단(OUT)으로 전원전압(VDD) 또는 접지전압(VSS)을 출력한다.

그리고, 이엠아이 모드인 경우, 상기 모드 선택 신호(MSI)를 고전위로 인가받은 상기 모듈(10)(20)은 각각 상기 선택신호(N100)(N101)로 각각 전원전압(VDD) 및 접지전압(VSS)을 출력하나 선택신호(N200)(N201)로 각각 입력신호(IN1)(IN2)를 출력한다.

즉, 상기 모듈(10)은 엔모스 및 피모스 트랜지스터(NM1)(PM2)는 턴오프되나 피모스 및 엔모스 트랜지스터(PM1)(NM2)가 턴온됨에 따라 상기 선택신호(N100)(N101)로 상기 전원전압(VDD) 및 입력신호(IN1)를 출력하며, 상기 모듈(20)은 피모스 및 엔모스 트랜지스터(PM3)(NM4)는 턴오프되나 엔모스 및 피모스 트랜지스터(NM3)(PM4)가 턴온됨에 따라 상기 선택신호(N101)(N201)로 상기 접지전압(VSS) 및 입력신호(IN2)를 출력한다.

그리고, 각각 게이트로 전원전압(VDD) 및 접지전압(VSS)을 입력받은 피모스 및 엔모스 트랜지스터(X1)(X2)는 턴오프되나, 각각 선택신호(N200)(N201)를 게이트로 입력받은 피모스 및 엔모스 트랜지스터(X3)(X4)는 각각 상기 입력신호(IN1)(IN2)에 의해 도통제어되어 출력단(OUT)으로 전원전압(VDD) 또는 접지전압(VSS)을 출력한다.

여기서, 상기 피모스 및 엔모스 트랜지스터(X3)(X4)는 각각 이엠아이 모드로 동작하기 적당하도록 크기를 줄여 전류량을 최소화하여 이엠아이 특성의 저하를 방지한다.

그리고, 도 4는 본 고안의 다른 일실시예의 구성을 보인 회로도로서, 이에 도시한 바와 같이 선택신호(N100)를 게이트에 인가받아 도통제어되어 소오스의전원전압(VDD)을 출력하는 피모스 트랜지스터(X1)와; 선택신호(N101)를 게이트에 인가받아 도통제어 소오스의 접지전압(VSS)을 출력하는 엔모스 트랜지스터(X2)와; 선택신호(N200)를 게이트에 인가받아 도통제어되어 소오스의 전원전압(VDD)을 출력하는 피모스 트랜지스터(X3)와; 선택신호(N201)를 게이트에 인가받아 도통제어 소오스의 접지전압(VSS)을 출력하는 엔모스 트랜지스터(X4)와; 모드 입력 신호(MSI)가 저전위이면 입력신호(IN1)를 상기 선택신호(N100)로 선택하여 출력하나, 상기 모드 입력 신호(MSI)가 고전위이면 상기 입력신호(IN1)를 각각 선택신호(N100)(N200)로 출력하는 모듈(30)과; 모드 입력 신호(MSI)가 저전위이면 입력신호(IN2)를 상기 선택신호(N101)로 선택하여 출력하나, 상기 모드 입력 신호(MSI)가 고전위이면 상기 입력신호(IN2)를 각각 선택신호(N101)(N201)로 선택하여 출력하는 모듈(40)로 구성하며, 상기 모듈(30)은 게이트로 인가되는 모드 입력 신호(MSI)에 의해 도통제어되어 소오스의 전원전압(VDD) 및 상기 입력신호(IN1)을 드레인을 통해 선택신호(N200)로 출력하는 피모스 및 엔모스 트랜지스터(PM1)(NM1)로 구성하며, 상기 모듈(40)은 모드 입력 신호(MSI)를 반전하여 출력하는 인버터(I1)와; 게이트로 인가되는 상기 인버터(I1)의 출력신호에 의해 도통제어되어 소오스의 입력신호(IN2) 및 접지전압(VSS)을 드레인을 통해 선택신호(N201)로 출력하는 피모스 및 엔모스 트랜지스터(PM2)(NM2)로 구성하며, 이와 같이 구성한 본 고안의 다른 일실시예의 동작과정을 설명한다.

우선, 이엠아이 모드인 경우, 모드 동작 신호(MSI)를 저전위로 인가받은 모듈(30)(40)은 각각 선택신호(N200)(N201)로 각각 전원전압(VDD) 및접지전압(VSS)을 출력하나 선택신호(N100)(N101)로 각각 입력신호(IN1)(IN2)를 출력한다.

즉, 상기 모듈(30)내 엔모스 트랜지스터(NM1)는 턴오프되나 피모스 트랜지스터(PM1)가 턴온됨에 따라 상기 선택신호(N100)(N200)로 입력신호(IN1) 및 전원전압(VDD)을 출력하며, 상기 모듈(40)은 피모스 트랜지스터(PM2)는 턴오프되나 엔모스 트랜지스터(NM2)가 턴온됨에 따라 상기 선택신호(N101)(N201)로 입력신호(IN2) 및 접지전압(VSS)을 출력한다.

따라서, 각각 게이트로 전원전압(VDD) 및 접지전압(VSS)을 입력받은 피모스 및 엔모스 트랜지스터(X3)(X4)는 턴오프되나, 각각 선택신호(N100)(N101)를 게이트로 입력받은 피모스 및 엔모스 트랜지스터(X1)(X2)는 각각 상기 입력신호(IN1)(IN2)에 의해 도통제어되어 출력단(OUT)으로 전원전압(VDD) 또는 접지전압(VSS)을 출력한다.

그리고, 고속 동작 모드인 경우, 고전위의 모드 선택 신호(MSI)를 입력받은 모듈(30)(40)은 각각 선택신호(N100)(N200)로 입력신호(IN1)를 출력하고, 선택신호(N101)(N201)로 입력신호(IN2)를 출력한다.

즉, 상기 모듈(30)내 피모스 트랜지스터(PM1)는 턴오프되나 엔모스 트랜지스터(NM1)가 턴온됨에 따라 상기 선택신호(N100)(N200)로 각각 입력신호(IN1)를 출력하며, 상기 모듈(40)은 엔모스 트랜지스터(NM2)는 턴오프되나 피모스 트랜지스터(PM2)가 턴온됨에 따라 상기 선택신호(N101)(N201)로 각각 입력신호(IN2)를 출력한다.

따라서, 게이트로 각각 상기 제1 내지 제4 선택신호(N100)(N200)(N101)(N201)를 입력받은 피모스 및 엔모스 트랜지스터(X1)(X2)(X3)(X4)는 각각 상기 입력신호(IN1)(IN2)에 의해 도통제어되어 출력단(OUT)으로 전원전압(VDD) 또는 접지전압(VSS)을 출력한다.

그러므로, 이엠아이 모드로 동작하는 경우, 피모스 및 엔모스 트랜지스터(X1)(X2)의 게이트만 입력신호(IN1)(IN2)를 인가함에 따라 전류 구동 능력을 최소화하여 이엠아이 모드 동작을 수행하며, 고속 동작 모드로 동작하는 경우, 상기 피모스 및 엔모스 트랜지스터(X1)(X2)와 병렬로 연결된 피모스 및 엔모스 트랜지스터(X3)(X4)의 게이트로 각각 상기 입력신호(IN1)(IN2)를 인가함에 따라 전류 구동 능력을 향상시켜 고속 동작 모드 동작을 수행한다.

상기에서 상세히 설명한 바와 같이, 본 고안은 별도의 구동 트랜지스터를 구비하고 모드 입력에 따라 이를 구동시킴으로써, 동작 모드에 따라 전류 구동 능력 및 이엠아이 특성의 저하를 방지하여 전체적인 시스템의 효율을 향상시키는 효과가 있다.

Claims

제1 입력신호를 모드 입력 신호에 의해 제1 선택신호 또는 제2 선택신호로 선택하여 출력하는 제1 모듈과; 제2 입력신호를 상기 모드 입력 신호에 의해 제3 선택신호 또는 제4 선택신호로 선택하여 출력하는 제2 모듈과; 상기 제1 모듈의 제1 선택신호를 게이트에 인가받아 도통제어되어 소오스의 전원전압을 드레인의 출력단으로 출력하는 제1 피모스 트랜지스터와; 상기 제2 모듈의 제3 선택신호를 게이트에 인가받아 도통제어되어 소오스의 접지전압을 드레인의 상기 출력단으로 출력하는 제1 엔모스 트랜지스터와; 상기 제1 모듈의 제2 선택신호를 게이트에 인가받아 도통제어되어 소오스의 전원전압을 드레인의 상기 출력단으로 출력하는 출력하는 제2 피모스 트랜지스터와; 상기 제2 모듈의 제4 선택신호를 게이트에 인가받아 도통제어되어 소오스의 접지전압을 드레인의 상기 출력단으로 출력하는 제2 엔모스 트랜지스터로 구성하여 된 것을 특징으로 하는 씨모스 회로.
제1항에 있어서, 상기 제1,제2 모듈은 모드 입력 신호가 저전위이면 각각 제1,제2 입력신호를 제1,제3 선택신호로 선택하여 제1 피모스 및 엔모스 트랜지스터의 게이트로 인가하고, 상기 모드 입력 신호가 고전위이면 상기 제1,제2 입력신호를 각각 제2,제4 선택신호로 선택하여 제2 피모스 및 엔모스 트랜지스터의 게이트로 인가하도록 구성된 것을 특징으로 하는 씨모스 회로.
제2항에 있어서, 상기 제1 모듈은 모드 입력 신호를 반전하여 출력하는 인버터와; 게이트로 인가되는 상기 인버터의 출력신호에 의해 도통제어되어 소오스의 전원전압을 드레인을 통해 제1 선택신호로 출력하는 제1 피모스 트랜지스터와; 게이트로 인가되는 상기 인버터의 출력신호에 의해 도통 제어되어 소오스의 제1 입력신호를 드레인을 통해 상기 제1 선택신호로 출력하는 제1 엔모스 트랜지스터와; 게이트로 인가되는 상기 모드 입력 신호에 의해 도통제어되어 소오스의 전원전압을 드레인을 통해 제2 선택신호로 출력하는 제2 피모스 트랜지스터와; 게이트로 인가되는 상기 모드 입력 신호에 의해 도통 제어되어 소오스의 상기 제1 입력신호를 드레인을 통해 상기 제2 선택신호로 출력하는 제2 엔모스 트랜지스터로 구성하여 된 것을 특징으로 하는 씨모스 회로.
제2항에 있어서, 상기 제2 모듈은 모드 입력 신호를 반전하여 출력하는 인버터와; 게이트로 인가되는 상기 모드 입력 신호에 의해 도통제어되어 소오스의 제2 입력신호를 드레인을 통해 제3 선택신호로 출력하는 제1 피모스 트랜지스터와; 게이트로 인가되는 상기 모드 입력 신호에 의해 도통 제어되어 소오스의 접지전압을 드레인을 통해 상기 제3 선택신호로 출력하는 제1 엔모스 트랜지스터와; 게이트로 인가되는 상기 인버터의 출력신호에 의해 도통제어되어 소오스의 상기 제2 입력신호를 드레인을 통해 제4 선택신호로 출력하는 제2 피모스 트랜지스터와; 게이트로 인가되는 상기 인버터의 출력신호에 의해 도통제어되어 소오스의 접지전압을 드레인을 통해 상기 제4 선택신호로 출력하는 제2 엔모스 트랜지스터로 구성하여 된 것을 특징으로 하는 씨모스 회로.
제1항에 있어서, 상기 제1,제2 모듈은 모드 입력 신호와 상관없이 각각 제1,제2 입력신호를 제1,제3 선택신호로 선택하여 제1 피모스 및 엔모스 트랜지스터의 게이트로 인가하나, 제2,제4 선택신호는 상기 모드 입력 신호가 고전위일 경우에만 상기 제1,제2 입력신호를 제2 피모스 및 엔모스 트랜지스터의 게이트로 인가하도록 구성된 것을 특징으로 하는 씨모스 회로.
제5항에 있어서, 상기 제1 모듈은 게이트로 인가되는 모드 입력 신호에 의해 도통제어되어 소오스의 전원전압을 드레인을 통해 제2 선택신호로 출력하는 피모스 트랜지스터와; 게이트로 인가되는 상기 모드 입력 신호에 의해 도통 제어되어 소오스의 제1 입력신호를 드레인을 통해 상기 제2 선택신호로 출력하는 엔모스 트랜지스터로 구성하여 된 것을 특징으로 하는 씨모스 회로.
제5항에 있어서, 상기 제2 모듈은 모드 입력 신호를 반전하여 출력하는 인버터와; 게이트로 인가되는 상기 인버터의 출력신호에 의해 도통제어되어 소오스의 제2 입력신호를 드레인을 통해 제4 선택신호로 출력하는 피모스 트랜지스터와; 게이트로 인가되는 상기 인버터의 출력신호에 의해 도통 제어되어 소오스의 접지전압을 드레인을 통해 상기 제4 선택신호로 출력하는 엔모스 트랜지스터로 구성하여 된 것을 특징으로 하는 씨모스 회로.