KR101334843B1 - 전압 출력 회로 및 이를 이용한 네거티브 전압 선택 출력 장치 - Google Patents

전압 출력 회로 및 이를 이용한 네거티브 전압 선택 출력 장치 Download PDF

Info

Publication number
KR101334843B1
KR101334843B1 KR1020120086359A KR20120086359A KR101334843B1 KR 101334843 B1 KR101334843 B1 KR 101334843B1 KR 1020120086359 A KR1020120086359 A KR 1020120086359A KR 20120086359 A KR20120086359 A KR 20120086359A KR 101334843 B1 KR101334843 B1 KR 101334843B1
Authority
KR
South Korea
Prior art keywords
signal
voltage
negative voltage
node
mos transistor
Prior art date
Application number
KR1020120086359A
Other languages
English (en)
Inventor
이용섭
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020120086359A priority Critical patent/KR101334843B1/ko
Priority to US13/686,736 priority patent/US8779842B2/en
Application granted granted Critical
Publication of KR101334843B1 publication Critical patent/KR101334843B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 전압 출력 회로 및 이를 이용한 네거티브 전압 선택 출력 장치에 관한 것이다.
개시된 네거티브 전압 선택 출력 장치는 선택 신호와 제 1 네거티브 전압 신호에 따라 스위칭하여 제 1 전압 온 신호 및 제 1 전압 오프 신호를 출력하는 제 1 스위칭부와, 선택 신호와 제 2 네거티브 전압 신호에 따라 스위칭하여 제 2 전압 온 신호 및 제 2 전압 오프 신호를 출력하는 제 2 스위칭부와, 제 1 네거티브 전압 신호, 제 2 네거티브 전압 신호, 제 1 전압 온 신호, 제 1 전압 오프 신호, 제 2 전압 온 신호 및 제 2 전압 오프 신호에 따라 제 1 네거티브 전압 신호와 제 2 네거티브 전압 중에서 어느 하나를 선택하여 출력하는 구동부를 포함한다.

Description

전압 출력 회로 및 이를 이용한 네거티브 전압 선택 출력 장치{VOLTAGE OUTPUT CIRCUIT AND OUTPUT APPARATUS FOR SELECTING NEGATIVE VOLTAGE USING THE SAME}
본 발명은 복수의 전압 신호 중에서 특정 전압을 출력하는 회로와 이를 이용하여 복수의 네거티브 전압 신호 중에서 어느 하나의 전압을 선택하여 출력하는 네거티브 전압 선택 출력 장치에 관한 것이다.
주지하고 있는 바와 같이, 플래시 메모리 소자는 메모리 셀을 프로그래밍(programming), 이레이즈(erase) 또는 리드(read)하기 위하여 네거티브 전압 선택 출력 장치를 필요로 한다.
도 1은 종래 기술에 따른 플래시 메모리 소자용 네거티브 전압 선택 출력 장치의 회로도이다.
이에 나타낸 종래 기술에 따른 네거티브 전압 선택 출력 장치는, 출력단(OUT)에 원하는 전압이 출력되도록 하기 위한 선택 신호(SEL)와 네거티브 전압 신호(VN1)를 인가 받으며, 선택 신호(SEL)을 반전시켜 반전 선택 신호(SELb)를 출력하는 인버터(INVO)를 포함한다.
전원 전압(VDD)이 소스(소스)와 벌크(Bulk)에 인가되고, 반전 선택 신호(SELb)가 게이트(gate)에 인가되며, 제 1 전압 오프 신호(VEEOFF) 노드가 드레인(drain)으로 연결된 제 1 고전압 PMOS 트랜지스터(PM11)를 포함한다.
전원 전압(VDD)이 소스와 벌크에 인가되고, 선택 신호(SEL)가 게이트에 인가되며, 제 1 전압 온 신호(VEEON)가 드레인에 인가된 제 2 고전압 PMOS 트랜지스터(PM12)를 포함한다.
네거티브 전압 신호(VN1)가 소스와 벌크에 인가되고, 제 1 전압 온 신호(VEEON)가 게이트에 인가되며, 제 1 전압 오프 신호(VEEOFF) 노드가 드레인에 연결된 제 1 고전압 NMOS 트랜지스터(NM11)를 포함한다.
네거티브 전압 신호(VN1)가 소스와 벌크에 인가되고, 제 1 전압 오프 신호(VEEOFF)가 게이트에 인가되며, 제 1 전압 온 신호(VEEON) 노드가 드레인에 연결된 제 2 고전압 NMOS 트랜지스터(NM12)를 포함한다.
네거티브 전압 신호(VN1)가 소스와 벌크에 인가되고, 제 1 전압 온 신호(VEEON) 노드가 게이트에 연결되며, 출력단(OUT)이 드레인에 연결된 제 3 고전압 NMOS 트랜지스터(NM13)를 포함한다.
접지 전압(VSS)이 소스에 인가되며, 제 1 전압 오프 신호(VEEOFF) 노드가 게이트에 연결되고, 출력단(OUT)이 드레인 및 벌크에 연결된 제 4 고전압 NMOS 트랜지스터(NM14)를 포함한다.
이와 같이 구성된 종래 기술에 따른 네거티브 전압 선택 출력 장치의 동작 과정을 살펴보면 다음과 같다.
먼저, 선택 신호(SEL)가 로직 로우(logic low)인 접지 전압(VSS)이면, 제 2 고전압 PMOS 트랜지스터(PM12)의 게이트에 접지 전압(VSS)이 입력되어 제 2 고전압 PMOS 트랜지스터(PM12)는 턴-온(turn on)되어 제 1 전압 온 신호(VEEON) 노드에 전원 전압(VDD)를 출력한다.
인버터(INV0)가 선택 신호(SEL)를 반전시켜서 반전 선택신호(SELb) 노드는 로직 하이(logic high)인 전원 전압(VDD) 레벨이 되고, 반전 선택신호(SELb)인 전원 전압(VDD)가 제 1 고전압 PMOS 트랜지스터(PM11)의 게이트에 입력되어, 제 1 고전압 PMOS 트랜지스터(PM11)는 턴-오프(turn off)된다.
제 1 전압 온 신호(VEEON) 노드의 전원 전압(VDD)이 제 1 고전압 NMOS 트랜지스터(NM11)의 게이트에 입력되어 제 1 고전압 NMOS 트랜지스터(NM11)를 턴-온시켜 제 1 전압 오프 신호(VEEOFF) 노드에 네거티브 전압 신호(VN1)를 출력하게 한다.
네거티브 전압 신호(VN1)가 인가된 제 1 전압 오프 신호(VEEOFF) 노드는 제 2 고전압 NMOS 트랜지스터(NM12)의 Gate에 인가되어 고전압 제 2 NMOS 트랜지스터(NM12)를 턴-오프시킨다.
네거티브 전압 신호(VN1)이 인가된 제 1 전압 오프(VEEOFF) 노드는 제 4 고전압 NMOS 트랜지스터(NM14)의 게이트에 인가되어 제 4 고전압 NMOS 트랜지스터(NM14)를 턴-오프시킨다.
이로써, 제 1 전압 신호 온(VEEON) 노드의 전원 전압(VDD)이 제 3 고전압 NMOS 트랜지스터(NM13)의 게이트에 입력되면 제 3 고전압 NMOS 트랜지스터(NM13)가 턴-온되며, 출력단(OUT)에는 네거티브 전압 신호(VN1)가 출력된다.
다음으로, 선택 신호(SEL)가 로직 하이인 전원 전압(VDD)이면 제 2 고전압 PMOS 트랜지스터(PM12)의 게이트에 전원 전압(VDD)이 입력되어 제 2 고전압 PMOS 트랜지스터(PM12)가 턴-오프된다.
선택 신호(SEL)가 인버터(INV0)에 입력되어 반전 선택 신호(SELb) 노드는 로직 로우인 접지 전압(VSS)이 된다.
반전 선택 신호(SELb) 노드의 접지 전압(VSS)이 제 1 고전압 PMOS 트랜지스터(PM11)의 게이트에 입력되어, 제 1 고전압 PMOS 트랜지스터(PM11)는 턴-온되어 제 1 전압 오프(VEEOFF) 노드에 전원 전압(VDD)을 출력한다.
제 1 전압 오프(VEEOFF) 노드의 전원 전압(VDD)이 제 2 고전압 NMOS 트랜지스터(NM12)의 게이트에 입력되어 제 2 고전압 NMOS 트랜지스터(NM12)를 턴-온시켜 제 1 전압 온(VEEON) 노드에 네거티브 전압 신호(VN1)를 출력하게 한다.
제 1 전압 온(VEEON) 노드의 네거티브 전압 신호(VN1)는 제 1 고전압 NMOS 트랜지스터(NM11)의 게이트에 인가되어 제 1 고전압 NMOS 트랜지스터(NM11)를 턴-오프시킨다.
제 1 전압 온(VEEON) 노드의 네거티브 전압 신호(VN1)가 제 3 고전압 NMOS 트랜지스터(NM13)의 게이트에 입력되어 제 3 고전압 NMOS 트랜지스터(NM13)을 턴-오프시킨다.
이로써, 제 1 전압 오프(VEEOFF) 노드의 전원 전압(VDD)이 제 4 고전압 NMOS 트랜지스터(NM14)의 게이트에 인가되면 제 4 고전압 NMOS 트랜지스터(NM14)가 턴-온되며, 출력단(OUT)에는 접지 전압(VSS)이 출력된다.
위에서 설명한 바와 같이 종래 기술에 따른 네거티브 전압 선택 출력 장치는, 선택 신호(SEL)의 로직 입력 신호에 따라 출력단(OUT)에 네거티브 전압 신호(VN1) 또는 접지 전압(VSS)를 출력하게 된다.
그러나, 종래 기술에 따른 네거티브 전압 선택 출력 장치는 한 개의 네거티브 전압 신호와 접지 전압에 대해서만 적용할 수 있었으며, 모든 모드(Mode)에서 네거티브 전압 신호는 접지 전압(VSS)인 OV(volt)보다 같거나 작아야만 동작이 가능하다.
하지만, PMOS 트랜지스터를 메모리(memory)로 사용하는 플래시(flash) EEPROM의 경우에는 모드에 따라 복수의 네거티브 전압을 사용할 수 있으며, 모드에 따라서 복수의 네거티브 전압 중 상대적으로 더 낮은 전압이 변경될 수 있기 때문에 종래 기술에 따른 네거티브 전압 선택 출력 장치를 적용할 수 없는 문제점이 있었다. 예컨대, 프로그래밍, 이레이즈 또는 리드 등의 모드에 따라 네거티브 전압들의 높낮이가 서로 다른 때에 모드에 따른 원하는 네거티브 전압을 선택하여 출력할 수 없었다.
본 발명의 실시 예에 따르면, 복수의 네거티브 전압 중 상대적으로 더 낮은 전압이 모드에 따라 변경되더라도 어느 하나의 전압을 선택하여 출력할 수 있는 네거티브 전압 선택 출력 장치를 제공한다.
또한 본 발명의 실시 예에 따르면, 네거티브 전압 선택 출력 장치에 채용할 수 있으면서 어느 한 스위칭 모드에서 특정 전압 신호를 출력할 수 있는 전압 출력 회로를 제공한다.
본 발명의 일 관점에 따른 네거티브 전압 선택 출력 장치는, 선택 신호와 제 1 네거티브 전압 신호에 따라 스위칭하여 제 1 전압 온 신호 및 제 1 전압 오프 신호를 출력하는 제 1 스위칭부와; 상기 선택 신호와 제 2 네거티브 전압 신호에 따라 스위칭하여 제 2 전압 온 신호 및 제 2 전압 오프 신호를 출력하는 제 2 스위칭부와; 상기 제 1 네거티브 전압 신호, 상기 제 2 네거티브 전압 신호, 상기 제 1 전압 온 신호, 상기 제 1 전압 오프 신호, 상기 제 2 전압 온 신호 및 상기 제 2 전압 오프 신호에 따라 상기 제 1 네거티브 전압 신호와 상기 제 2 네거티브 전압 중에서 어느 하나를 선택하여 출력하는 구동부를 포함할 수 있다.
여기서, 상기 제 1 스위칭부는 복수의 제 1 형 모스트랜지스터 및 복수의 제 2 형 모스트랜지스터를 포함할 수 있으며; 상기 제 2 스위칭부는 복수의 상기 제 1 형 모스트랜지스터 및 복수의 상기 제 2 형 모스트랜지스터를 포함하고; 상기 구동부는 복수의 상기 제 2 형 모스트랜지스터를 포함할 수 있다.
상기 제 1 스위칭부는, 전원 전압이 제 1 단과 제 2 단에 인가되고, 상기 선택 신호가 반전된 반전 선택 신호가 제 3 단에 인가되며, 상기 제 1 전압 오프 신호가 출력되는 제 1 노드에 제 4 단이 연결된 제 1 모스트랜지스터와; 상기 전원 전압이 제 1 단과 제 2 단에 인가되고, 상기 선택 신호가 제 3 단에 인가되며, 상기 제 1 전압 온 신호가 출력되는 제 2 노드에 제 4 단이 연결된 제 2 모스트랜지스터와; 상기 제 1 네거티브 전압 신호가 제 1 단과 제 2 단에 인가되며, 상기 제 2 노드에 제 3 단이 연결되고, 상기 제 1 노드에 제 4 단이 연결된 제 3 모스트랜지스터와; 상기 제 1 네거티브 전압 신호가 제 1 단과 제 2 단에 인가되며, 상기 제 1 노드에 제 3 단이 연결되며, 상기 제 2 노드에 제 4 단이 연결된 제 4 모스트랜지스터를 포함할 수 있다.
상기 제 2 스위칭부는, 전원 전압이 제 1 단과 제 2 단에 인가되고, 상기 선택 신호가 반전된 반전 선택 신호가 제 3 단에 인가되며, 상기 제 2 전압 온 신호가 출력되는 제 3 노드에 제 4 단이 연결된 제 5 모스트랜지스터와; 상기 전원 전압이 제 1 단과 제 2 단에 인가되고, 상기 선택 신호가 제 3 단에 인가되며, 상기 제 2 전압 오프 신호가 출력되는 제 4 노드에 제 4 단이 연결된 제 6 모스트랜지스터와; 상기 제 2 네거티브 전압 신호가 제 1 단과 제 2 단에 인가되며, 상기 제 4 노드에 제 3 단이 연결되고, 상기 제 3 노드에 제 4 단이 연결된 제 7 모스트랜지스터와; 상기 제 2 네거티브 전압 신호가 제 1 단과 제 2 단에 인가되며, 상기 제 3 노드에 제 3 단이 연결되며, 상기 제 4 노드에 제 4 단이 연결된 제 8 모스트랜지스터를 포함할 수 있다.
상기 제 1 스위칭부 또는 상기 제 2 스위칭부는, 상기 선택 신호를 반전시켜 상기 반전 선택 신호를 출력하는 인버터를 더 포함할 수 있다.
상기 구동부는, 상기 제 1 전압 온 신호가 제 3 단에 인가되는 제 9 모스트랜지스터, 상기 제 2 전압 오프 신호가 제 3 단에 인가되는 제 10 모스트랜지스터, 상기 제 2 전압 온 신호가 제 3 단에 인가되는 제 11 모스트랜지스터 및 상기 제 1 전압 오프 신호가 제 3 단에 인가되는 제 12 모스트랜지스터를 포함할 수 있다.
상기 제 9 모스트랜지스터 내지 상기 제 12 모스트랜지스터는, 상기 제 1 네거티브 전압 신호와 상기 제 2 네거티브 전압 신호 중 상대적으로 낮은 전압 신호가 인가되는 제 5 노드에 제 2 단이 공통으로 연결될 수 있다.
상기 구동부는, 상기 제 1 네거티브 전압 신호가 제 1 단에 인가되며, 상기 제 2 네거티브 전압 신호가 제 3 단에 인가되고, 상기 제 5 노드에 제 4 단 및 제 2 단이 연결된 제 13 모스트랜지스터와; 상기 제 2 네거티브 전압 신호가 제 1 단에 인가되며, 상기 제 1 네거티브 전압 신호가 제 3 단에 인가되고, 상기 제 5 노드에 제 4 단 및 제 2 단이 연결된 제 14 모스트랜지스터를 포함할 수 있다.
상기 제 9 모스트랜지스터는, 상기 제 1 네거티브 전압 신호가 제 1 단에 인가되며, 상기 제 10 모스트랜지스터의 제 1 단에 제 4 단이 연결되고; 상기 제 10 모스트랜지스터는, 출력단에 제 4 단이 연결되며; 상기 제 11 모스트랜지스터는, 상기 출력단에 제 1 단이 연결되고, 상기 제 12 모스트랜지스터의 제 1 단에 제 4 단이 연결되며; 상기 제 12 모스트랜지스터는, 상기 제 2 네거티브 전압 신호가 제 4 단에 인가될 수 있다.
본 발명의 다른 관점에 따른 전압 출력 회로는, 제 1 네거티브 전압 신호와 제 2 네거티브 전압 신호에 따라 스위칭하여 제 1 네거티브 전압 신호와 제 2 네거티브 전압 신호 중에서 상대적으로 더 낮은 전압 신호를 중간 노드로 출력하는 신호 선택부와; 상기 제 1 네거티브 전압 신호, 상기 제 2 네거티브 전압 신호, 전원 전압 및 상기 중간 노드의 전압 신호에 따라 스위칭하여 어느 한 스위칭 모드에서 상기 제 1 네거티브 전압 신호를 출력단으로 출력하는 신호 출력부를 포함할 수 있다.
여기서, 상기 신호 출력부는, 복수의 트랜지스터를 포함하며; 상기 복수의 트랜지스터는, 벌크가 상기 중간 노드에 공통으로 연결되고, 게이트에 상기 제 1 네거티브 전압 신호, 상기 제 2 네거티브 전압 신호 또는 상기 전원 전압이 연결될 수 있다.
본 발명의 실시 예에 의하면, 복수의 네거티브 전압 중 상대적으로 더 낮은 전압이 모드에 따라 변경되더라도 어느 하나의 전압을 선택하여 출력할 수 있다. 따라서, 플래시 EEPROM의 프로그래밍, 이레이즈 또는 리드 등의 모드에 따라 네거티브 전압들의 높낮이가 서로 다른 때에도 모드에 따른 원하는 네거티브 전압을 선택하여 출력할 수 있다.
도 1은 종래 기술에 따른 플래시 메모리 소자용 네거티브 전압 선택 출력 장치의 회로도이다.
도 2는 본 발명의 실시 예에 따른 네거티브 전압 선택 출력 장치의 회로도이다.
도 3 및 도 4는 본 발명의 다른 실시 예에 따른 네거티브 전압 출력 장치의 회로도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시 예들을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명의 실시 예에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 2는 본 발명의 실시 예에 따른 네거티브 전압 선택 출력 장치의 회로도이다.
이에 나타낸 바와 같이 본 발명의 실시 예에 따른 네거티브 전압 선택 출력 장치는, 제 1 스위칭부(110), 제 2 스위칭(120), 구동부(130) 등을 포함한다.
제 1 스위칭부(110)는 선택 신호(SEL)와 제 1 네거티브 전압 신호(VN1)에 따라 스위칭하여 제 1 전압 온 신호(VEEON) 및 제 1 전압 오프 신호(VEEOFF)를 출력한다.
제 2 스위칭부(120)는 선택 신호(SEL)와 제 2 네거티브 전압 신호(VN2)에 따라 스위칭하여 제 2 전압 온 신호(VRON) 및 제 2 전압 오프 신호(VROFF)를 출력한다.
구동부(130)는 제 1 네거티브 전압 신호(VN1), 제 2 네거티브 전압 신호(VN2), 제 1 전압 온 신호(VEEON), 제 1 전압 오프 신호(VEEOFF), 제 2 전압 온 신호(VRON) 및 제 2 전압 오프 신호(VROFF)에 따라 제 1 네거티브 전압 신호(VN1)와 제 2 네거티브 전압(VN2) 중에서 어느 하나를 선택하여 출력단(OUT)으로 출력한다.
이를 위해, 제 1 스위칭부(110)는 복수의 P형 모스트랜지스터(PM21, PM22) 및 복수의 N형 모스트랜지스터(NM21, NM22)를 포함하며, 제 2 스위칭부(120)는 복수의 P형 모스트랜지스터(PM23, PM24) 및 복수의 N형 모스트랜지스터(NM23, NM24)를 포함하고, 구동부(130)는 복수의 N형 모스트랜지스터(NM25, NM26, NM27, NM28, NM29, NM30)를 포함한다.
제 1 스위칭부(110)의 회로 구성을 좀 더 자세히 살펴보면 다음과 같다.
P형의 제 1 모스트랜지스터(PM21)는 전원 전압(VDD)이 소스와 벌크에 인가되고, 선택 신호(SEL)가 반전된 반전 선택 신호(SELb)가 게이트에 인가되며, 제 1 전압 오프 신호(VEEOFF)가 출력되는 제 1 노드(N1)에 드레인이 연결된다.
P형의 제 2 모스트랜지스터(PM22)는 전원 전압(VDD)이 소스와 벌크에 인가되고, 선택 신호(SEL)가 게이트에 인가되며, 제 1 전압 온 신호(VEEON)가 출력되는 제 2 노드(N2)에 드레인이 연결된다.
N형의 제 3 모스트랜지스터(NM21)는 제 1 네거티브 전압 신호(VN1)가 소스와 벌크에 인가되며, 제 2 노드(N2)에 게이트가 연결되고, 제 1 노드(N1)에 드레인이 연결된다.
N형의 제 4 모스트랜지스터(NM22)는 제 1 네거티브 전압 신호(VN1)가 소스와 벌크에 인가되며, 제 1 노드(N1)에 게이트가 연결되며, 제 2 노드(N2)에 드레인이 연결된다.
제 2 스위칭부(120)의 회로 구성을 좀 더 자세히 살펴보면 다음과 같다.
P형의 제 5 모스트랜지스터(PM23)는 전원 전압(VDD)이 소스와 벌크에 인가되고, 선택 신호(SEL)가 반전된 반전 선택 신호(SELb)가 게이트에 인가되며, 제 2 전압 온 신호(VRON)가 출력되는 제 3 노드(N3)에 드레인이 연결된다.
P형의 제 6 모스트랜지스터(PM24)는 전원 전압(VDD)이 소스와 벌크에 인가되고, 선택 신호(SEL)가 게이트에 인가되며, 제 2 전압 오프 신호(VROFF)가 출력되는 제 4 노드(N4)에 드레인이 연결된다.
N형의 제 7 모스트랜지스터(NM23)는 제 2 네거티브 전압 신호(VN2)가 소스와 벌크에 인가되며, 제 4 노드(N4)에 게이트가 연결되고, 제 3 노드(N3)에 드레인이 연결된다.
N형의 제 8 모스트랜지스터(NM24)는 제 2 네거티브 전압 신호(VN2)가 소스와 벌크에 인가되며, 제 3 노드(N3)에 게이트가 연결되며, 제 4 노드(N4)에 드레인이 연결된다.
제 1 스위칭부(110) 및 제 2 스위칭부(120)의 동작을 위해서는 선택 신호(SEL)가 필요하며, 선택 신호(SEL)를 반전시킨 반전 선택 신호(SELb)도 필요하다. 이를 위해, 제 1 스위칭부(110) 또는 제 2 스위칭부(120) 중에서 어느 하나는 선택 신호(SEL)를 반전시켜 반전 선택 신호(SELb)를 출력하는 인버터(INV0)를 포함할 수 있다. 또는 제 1 스위칭부(110)와 제 2 스위칭부(120)는 선택 신호(SEL)처럼 반전 선택 신호(SELb)를 외부에서 인가받아야 한다. 도 3의 실시 예에서는 제 1 스위칭부(110)가 인버터(INV0)를 포함하는 경우를 예시하였다.
구동부(130)의 회로 구성을 좀 더 자세히 살펴보면 다음과 같다.
N형의 제 9 모스트랜지스터(NM25)는 제 1 전압 온 신호(VEEON)가 게이트에 인가되며, 제 1 네거티브 전압 신호(VN1)와 제 2 네거티브 전압 신호(VN2) 중 상대적으로 낮은 전압 신호가 인가되는 제 5 노드(SUBN)에 벌크가 연결되고, 제 1 네거티브 전압 신호(VN1)가 소스에 인가되며, 제 10 모스트랜지스터(NM26)의 소스에 드레인이 연결된다.
N형의 제 10 모스트랜지스터(NM26)는 제 2 전압 오프 신호(VROFF)가 게이트에 인가되며, 제 1 네거티브 전압 신호(VN1)와 제 2 네거티브 전압 신호(VN2) 중 상대적으로 낮은 전압 신호가 인가되는 제 5 노드(SUBN)에 벌크가 연결되고, 출력단(OUT)에 드레인이 연결된다.
N형의 제 11 모스트랜지스터(NM27)는 제 2 전압 온 신호(VRON)가 게이트에 인가되며, 제 1 네거티브 전압 신호(VN1)와 제 2 네거티브 전압 신호(VN2) 중 상대적으로 낮은 전압 신호가 인가되는 제 5 노드(SUBN)에 벌크가 연결되고, 출력단(OUT)에 소스가 연결되며, 제 12 모스트랜지스터(NM28)의 소스에 드레인이 연결된다.
N형의 제 12 모스트랜지스터(NM28)는 제 1 전압 오프 신호(VEEOFF)가 게이트에 인가되며, 제 1 네거티브 전압 신호(VN1)와 제 2 네거티브 전압 신호(VN2) 중 상대적으로 낮은 전압 신호가 인가되는 제 5 노드(SUBN)에 벌크가 연결되고, 제 2 네거티브 전압 신호(VN2)가 드레인에 인가된다.
N형의 제 13 모스트랜지스터(NM29)는 제 1 네거티브 전압 신호(VN1)가 소스에 인가되며, 제 2 네거티브 전압 신호(VN2)가 게이트에 인가되고, 제 5 노드(SUBN)에 드레인 및 벌크가 연결된다.
N형의 제 14 모스트랜지스터(NM30)는 제 2 네거티브 전압 신호(VN2)가 소스에 인가되며, 제 1 네거티브 전압 신호(VN1)가 게이트에 인가되고, 제 5 노드(SUBN)에 드레인 및 벌크가 연결된다.
이와 같이 구성된 본 발명의 실시 예에 따른 네거티브 전압 선택 출력 장치의 동작 과정을 살펴보면 다음과 같다.
먼저, 제 1 네거티브 전압 신호(VN1)가 제 2 네거티브 전압 신호(VN2)보다 낮은 경우라면, 제 1 네거티브 전압 신호(VN1)를 소스로 인가 받는 제 13 모스트랜지스터(NM29)가 턴-온되며, 제 2 네거티브 전압 신호(VN2)를 소스로 인가 받는 제 14 모스트랜지스터(NM30)가 턴-오프되며, 제 5 노드(SUBN)에 제 2 네거티브 전압 신호(VN2)보다 낮은 제 1 네거티브 전압 신호(VN1)가 인가된다.
다음으로, 제 1 네거티브 전압 신호(VN1)가 제 2 네거티브 전압 신호(VN2)보다 높은 경우라면, 제 2 네거티브 전압 신호(VN2)를 소스로 인가 받는 제 14 모스트랜지스터(NM30)가 턴-온되어 제 5 노드(SUBN)에 제 1 네거티브 전압 신호(VN1)보다 낮은 제 2 네거티브 전압 신호(VN2)가 인가되며, 제 1 네거티브 전압 신호(VN1)를 소스로 인가 받는 제 13 모스트랜지스터(NM29)는 턴-오프된다.
이러한 제 13 모스트랜지스터(NM29)와 제 14 모스트랜지스터(NM30)의 동작에 의하여 제 5 노드(SUBN)에는 항상 제 1 네거티브 전압 신호(VN1)와 제 2 네거티브 전압 신호(VN2) 중 낮은 전원이 인가된다.
만약, 선택 신호(SEL)가 로직 로우인 접지 전압(VSS)이면 제 2 모스트랜지스터(PM22)의 게이트에 접지 전압(VSS)이 입력되어 제 2 모스트랜지스터(PM22)가 턴-온되며, 제 2 노드(N2)에는 전원 전압(VDD)이 출력된다.
인버터(INV0)는 선택 신호(SEL)를 반전시켜서 로직 하이인 전원 전압(VDD)를 반전 선택 신호(SELb)로 출력하며, 반전 선택 신호(SELb)인 전원 전압(VDD)이 제 1 모스트랜지스터(PM21)의 게이트에 입력되어 제 1 모스트랜지스터(PM21)가 턴-오프된다.
제 2 노드(N2)의 전원 전압(VDD)은 제 3 모스트랜지스터(NM21)의 게이트에 입력되어 제 3 모스트랜지스터(NM21)를 턴-온시켜 제 1 노드(N1)에 제 1 네거티브 전압 신호(VN1)를 출력하게 한다.
제 1 노드(N1)의 제 1 네거티브 전압 신호(VN1)는 제 4 모스트랜지스터(NM22)의 게이트에 인가되어 제 4 모스트랜지스터(NM22)를 턴-오프시킨다.
그리고, 로직 로우인 선택 신호(SEL)가 제 6 모스트랜지스터(PM24)의 게이트에 입력되면 제 6 모스트랜지스터(PM24)가 턴-온되어 제 4 노드(N4)에 전원 전압(VDD)이 출력된다.
로직 하이인 반전 선택 신호(SELb)가 제 5 모스트랜지스터(PM23)의 게이트에 입력되면 제 5 모스트랜지스터(PM23)가 턴-오프된다.
제 4 노드(N4)의 전원 전압(VDD)이 제 7 모스트랜지스터(NM23)의 게이트에 입력되면 제 7 모스트랜지스터(NM23)가 턴-온되어 제 3 노드(N3)에 제 2 네거티브 전압 신호(VN2)가 출력된다.
제 3 노드(N3)의 제 2 네거티브 전압 신호(VN2)는 제 8 모스트랜지스터(NM24)의 게이트에 인가되어 제 8 모스트랜지스터(NM24)를 턴-오프시킨다.
이로써, 제 1 전압 온 신호(VEEON)인 제 2 노드(N2)의 전원 전압(VDD)을 게이트로 입력받는 제 9 모스트랜지스터(NM25)는 턴-온되며, 제 2 전압 오프 신호(VROFF)인 제 4 노드(N4)의 전원 전압(VDD)을 게이트로 입력받는 제 10 모스트랜지스터(NM26)는 턴-온된다.
제 1 전압 오프 신호(VEEOFF)인 제 1 노드(N1)의 제 1 네거티브 전압 신호(VN1)를 게이트로 입력받는 제 12 모스트랜지스터(NM28)는 턴-오프되며, 제 2 전압 온 신호(VRON)인 제 3 노드(N3)의 제 2 네거티브 전압 신호(VN2)를 게이트로 입력받는 제 11 모스트랜지스터(NM27)는 턴-오프된다.
이러한 제 9 모스트랜지스터(NM25), 제 10 모스트랜지스터(NM26), 제 11 모스트랜지스터(NM27) 및 제 12 모스트랜지스터(NM28)의 동작에 의하여 출력단(0UT)에는 제 1 네거티브 전압 신호(VN1)가 출력된다.
다음으로, 선택 신호(SEL)가 로직 하이인 전원 전압(VDD)이면 제 2 모스트랜지스터(PM22)의 게이트에 전원 전압(VDD)이 입력되어 제 2 모스트랜지스터(PM22)이 턴-오프된다.
인버터(INV0)는 선택 신호(SEL)를 반전시켜서 로직 로우인 접지 전압(VSS)를 반전 선택 신호(SELb)로 출력하며, 반전 선택 신호(SELb)인 전원 전압(VSS)가 제 1 모스트랜지스터(PM21)의 게이트에 입력되어 제 1 모스트랜지스터(PM21)는 턴-온되며, 제 1 노드(N1)에 전원 전압(VDD)을 출력한다.
제 1 노드(N1)의 전원 전압(VDD)은 제 4 모스트랜지스터(NM22)의 게이트에 입력되어 제 4 모스트랜지스터(NM22)를 턴-온시켜 제 2 노드(N2)에 제 1 네거티브 전압 신호(VN1)를 출력하게 한다.
제 2 노드(N2)의 제 1 네거티브 전압 신호(VN1)는 제 3 모스트랜지스터(NM21)의 게이트에 인가되어 제 3 모스트랜지스터(NM21)를 턴-오프시킨다.
그리고, 로직 하이인 선택 신호(SEL)가 제 6 모스트랜지스터(PM24)의 게이트에 입력되면 제 6 모스트랜지스터(PM24)는 턴-오프된다.
로직 로우인 반전 선택 신호(SELb)가 제 5 모스트랜지스터(PM23)의 게이트에 입력되면 제 5 모스트랜지스터(PM23)는 턴-온되어 제 3 노드(N3)에 전원 전압(VDD)을 출력한다.
제 3 노드(N3)의 전원 전압(VDD)은 제 8 모스트랜지스터(NM24)의 게이트에 입력되어 제 8 모스트랜지스터(NM24)를 턴-온시켜 제 4 노드(N4)에는 제 2 네거티브 전압 신호(VN2)가 출력된다.
제 4 노드(N4)의 제 2 네거티브 전압 신호(VN2)는 제 7 모스트랜지스터(NM23)의 게이트에 인가되어 제 7 모스트랜지스터(NM23)를 턴-오프시킨다.
이로써, 제 1 전압 오프 신호(VEEOFF)인 제 1 노드(N1)의 전원 전압(VDD)을 게이트로 입력받는 제 12 모스트랜지스터(NM28)는 턴-온되며, 제 2 전압 온 신호(VRON)인 제 3 노드(N3)의 전원 전압(VDD)을 게이트로 입력받는 제 11 모스트랜지스터(NM27)는 턴-온된다.
제 1 전압 온 신호(VEEON)인 제 2 노드(N2)의 제 1 네거티브 전압 신호(VN1)를 게이트로 입력받는 제 9 모스트랜지스터(NM25)는 턴-오프되며, 제 2 전압 오프 신호(VROFF)인 제 4 노드(N4)의 제 2 네거티브 전압 신호(VN2)를 게이트로 입력받는 제 10 모스트랜지스터(NM26)는 턴-오프된다.
이러한 제 9 모스트랜지스터(NM25), 제 10 모스트랜지스터(NM26), 제 11 모스트랜지스터(NM27) 및 제 12 모스트랜지스터(NM28)의 동작에 의하여 출력단(0UT)에는 제 2 네거티브 전압 신호(VN2)가 출력된다.
본 발명의 다른 실시 예에 의하면 도 2에 나타낸 네거티브 전압 출력 장치 중에서 구동부(130)를 개별적으로 구현하면 어느 한 스위칭 모드에서 특정 전압 신호를 출력할 수 있는 전압 출력 회로로 이용할 수 있다. 이러한 예를 도 3 및 도 4에 나타내었다.
도 3 및 도 4는 본 발명의 다른 실시 예에 따른 네거티브 전압 출력 장치의 회로도이다.
먼저 도 3의 실시 예를 살펴보면, 신호 선택부(210)와 신호 출력부(220) 등을 포함한다.
신호 선택부(210)는 제 1 네거티브 전압 신호(VN1)와 제 2 네거티브 전압 신호(VN2)에 따라 스위칭하여 제 1 네거티브 전압 신호(VN1)와 제 2 네거티브 전압 신호(VN2) 중에서 상대적으로 더 낮은 전압 신호를 중간 노드(SUBN)로 출력한다.
신호 출력부(220)는 제 1 네거티브 전압 신호(VN1), 제 2 네거티브 전압 신호(VN2), 전원 전압(VDD) 및 중간 노드(SUBN)의 전압 신호에 따라 스위칭하여 어느 한 스위칭 모드에서 제 1 네거티브 전압 신호(VN1)를 출력단(OUT)으로 출력한다.
여기서, 신호 출력부(220)를 구성하는 복수의 트랜지스터(NM25, NM26, NM27, NM28)는 벌크가 중간 노드(SUBN)에 공통으로 연결되고, 트랜지스터(NM25, NM26)의 게이트에 전원 전압(VDD)이 연결되며, 트랜지스터(NM27)의 게이트에 제 2 네거티브 전압 신호(VN2)가 인가되고, 트랜지스터(NM28)의 게이트에 제 1 네거티브 전압 신호(VN1)가 인가된다.
이처럼 도 3에 나타낸 전압 출력 회로의 구성 및 동작은 도 2에 나타낸 네거티브 전압 선택 출력 회로에서 선택 신호(SEL)가 로직 로우인 접지 전압(VSS)이 입력되어 출력단(OUT)으로 제 1 네거티브 전압 신호(VN1)를 출력하는 경우로부터 이해할 수 있다.
도 4의 실시 예를 살펴보면, 신호 선택부(310)와 신호 출력부(320) 등을 포함한다.
신호 선택부(310)는 제 1 네거티브 전압 신호(VN1)와 제 2 네거티브 전압 신호(VN2)에 따라 스위칭하여 제 1 네거티브 전압 신호(VN1)와 제 2 네거티브 전압 신호(VN2) 중에서 상대적으로 더 낮은 전압 신호를 중간 노드(SUBN)로 출력한다.
신호 출력부(320)는 제 1 네거티브 전압 신호(VN1), 제 2 네거티브 전압 신호(VN2), 전원 전압(VDD) 및 중간 노드(SUBN)의 전압 신호에 따라 스위칭하여 어느 한 스위칭 모드에서 제 2 네거티브 전압 신호(VN2)를 출력단(OUT)으로 출력한다.
여기서, 신호 출력부(320)를 구성하는 복수의 트랜지스터(NM25, NM26, NM27, NM28)는 벌크가 중간 노드(SUBN)에 공통으로 연결되고, 트랜지스터(NM25)의 게이트에 제 1 네거티브 전압 신호(VN1)가 인가되며, 트랜지스터(NM26)의 게이트에 제 2 네거티브 전압 신호(VN2)가 인가되고, 트랜지스터(NM27, NM28)의 게이트에 전원 전압(VDD)이 연결된다.
이처럼 도 4에 나타낸 전압 출력 회로의 구성 및 동작은 도 2에 나타낸 네거티브 전압 선택 출력 회로에서 선택 신호(SEL)가 로직 하이인 전원 전압(VDD)이 입력되어 출력단(OUT)으로 제 2 네거티브 전압 신호(VN2)를 출력하는 경우로부터 이해할 수 있다.
앞서 도 3 및 도 4를 참조하여 설명한 바와 같이, 신호 출력부(220)는 제 1 네거티브 전압 신호(VN1)를 출력단(OUT)으로 출력할 수 있으며, 신호 출력부(320)는 제 2 네거티브 전압 신호(VN2)를 출력단(OUT)으로 출력할 수 있다. 만약 신호 출력부(220)로 입력되는 제 1 네거티브 전압 신호(VN1)와 제 2 네거티브 전압 신호(VN2)가 상호 치환되어 입력되면 신호 출력부(220)는 제 2 네거티브 전압 신호(VN2)를 출력단(OUT)으로 출력할 수 있으며, 신호 출력부(320)는 제 1 네거티브 전압 신호(VN1)를 출력단(OUT)으로 출력할 수 있다. 여기서, 제 1 네거티브 전압 신호(VN1)와 제 2 네거티브 전압 신호(VN2)가 가지는 명칭적 의미는 서로 동일하지 않은 전압 레벨을 가지는 두 개의 전압 신호를 구분하기 위한 것에 불과하며, 제 1 네거티브 전압 신호(VN1)가 제 2 네거티브 전압 신호(VN2)보다 상대적으로 전압 레벨이 더 높을 수 있으며, 또는 반대로 제 1 네거티브 전압 신호(VN1)가 제 2 네거티브 전압 신호(VN2)보다 상대적으로 전압 레벨이 더 낮을 수 있다. 따라서, 신호 출력부(220)가 출력단(OUT)으로 제 1 네거티브 전압 신호(VN1)를 출력한다는 것은 복수의 네거티브 전압 신호 중에서 특정 네거티브 전압 신호를 출력한다는 것을 의미하는 것이다. 즉 신호 출력부(320)가 출력단(OUT)으로 제 2 네거티브 전압 신호(VN2)를 출력하는 실시 예까지 포괄하는 의미로 해석하여야 한다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
110 : 제 1 스위칭부 120 : 제 2 스위칭부
130 : 구동부 210, 310 : 신호 선택부
220, 320 : 신호 출력부

Claims (11)

  1. 선택 신호와 제 1 네거티브 전압 신호에 따라 스위칭하여 제 1 전압 온 신호 및 제 1 전압 오프 신호를 출력하는 제 1 스위칭부와,
    상기 선택 신호와 제 2 네거티브 전압 신호에 따라 스위칭하여 제 2 전압 온 신호 및 제 2 전압 오프 신호를 출력하는 제 2 스위칭부와,
    상기 제 1 네거티브 전압 신호, 상기 제 2 네거티브 전압 신호, 상기 제 1 전압 온 신호, 상기 제 1 전압 오프 신호, 상기 제 2 전압 온 신호 및 상기 제 2 전압 오프 신호에 따라 상기 제 1 네거티브 전압 신호와 상기 제 2 네거티브 전압 중에서 어느 하나를 선택하여 출력하는 구동부를 포함하는
    네거티브 전압 선택 출력 장치.
  2. 제 1 항에 있어서,
    상기 제 1 스위칭부는 복수의 제 1 형 모스트랜지스터 및 복수의 제 2 형 모스트랜지스터를 포함하며, 상기 제 2 스위칭부는 복수의 상기 제 1 형 모스트랜지스터 및 복수의 상기 제 2 형 모스트랜지스터를 포함하고, 상기 구동부는 복수의 상기 제 2 형 모스트랜지스터를 포함하는
    네거티브 전압 선택 출력 장치.
  3. 제 1 항에 있어서,
    상기 제 1 스위칭부는, 전원 전압이 제 1 단과 제 2 단에 인가되고, 상기 선택 신호가 반전된 반전 선택 신호가 제 3 단에 인가되며, 상기 제 1 전압 오프 신호가 출력되는 제 1 노드에 제 4 단이 연결된 제 1 모스트랜지스터와,
    상기 전원 전압이 제 1 단과 제 2 단에 인가되고, 상기 선택 신호가 제 3 단에 인가되며, 상기 제 1 전압 온 신호가 출력되는 제 2 노드에 제 4 단이 연결된 제 2 모스트랜지스터와,
    상기 제 1 네거티브 전압 신호가 제 1 단과 제 2 단에 인가되며, 상기 제 2 노드에 제 3 단이 연결되고, 상기 제 1 노드에 제 4 단이 연결된 제 3 모스트랜지스터와,
    상기 제 1 네거티브 전압 신호가 제 1 단과 제 2 단에 인가되며, 상기 제 1 노드에 제 3 단이 연결되며, 상기 제 2 노드에 제 4 단이 연결된 제 4 모스트랜지스터를 포함하는
    네거티브 전압 선택 출력 장치.
  4. 제 1 항에 있어서,
    상기 제 2 스위칭부는, 전원 전압이 제 1 단과 제 2 단에 인가되고, 상기 선택 신호가 반전된 반전 선택 신호가 제 3 단에 인가되며, 상기 제 2 전압 온 신호가 출력되는 제 3 노드에 제 4 단이 연결된 제 5 모스트랜지스터와,
    상기 전원 전압이 제 1 단과 제 2 단에 인가되고, 상기 선택 신호가 제 3 단에 인가되며, 상기 제 2 전압 오프 신호가 출력되는 제 4 노드에 제 4 단이 연결된 제 6 모스트랜지스터와,
    상기 제 2 네거티브 전압 신호가 제 1 단과 제 2 단에 인가되며, 상기 제 4 노드에 제 3 단이 연결되고, 상기 제 3 노드에 제 4 단이 연결된 제 7 모스트랜지스터와,
    상기 제 2 네거티브 전압 신호가 제 1 단과 제 2 단에 인가되며, 상기 제 3 노드에 제 3 단이 연결되며, 상기 제 4 노드에 제 4 단이 연결된 제 8 모스트랜지스터를 포함하는
    네거티브 전압 선택 출력 장치.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 제 1 스위칭부 또는 상기 제 2 스위칭부는, 상기 선택 신호를 반전시켜 상기 반전 선택 신호를 출력하는 인버터를 더 포함하는
    네거티브 전압 선택 출력 장치.
  6. 제 1 항에 있어서,
    상기 구동부는, 상기 제 1 전압 온 신호가 제 3 단에 인가되는 제 9 모스트랜지스터, 상기 제 2 전압 오프 신호가 제 3 단에 인가되는 제 10 모스트랜지스터, 상기 제 2 전압 온 신호가 제 3 단에 인가되는 제 11 모스트랜지스터 및 상기 제 1 전압 오프 신호가 제 3 단에 인가되는 제 12 모스트랜지스터를 포함하는
    네거티브 전압 선택 출력 장치.
  7. 제 6 항에 있어서,
    상기 제 9 모스트랜지스터 내지 상기 제 12 모스트랜지스터는, 상기 제 1 네거티브 전압 신호와 상기 제 2 네거티브 전압 신호 중 상대적으로 낮은 전압 신호가 인가되는 제 5 노드에 제 2 단이 공통으로 연결된
    네거티브 전압 선택 출력 장치.
  8. 제 7 항에 있어서,
    상기 구동부는, 상기 제 1 네거티브 전압 신호가 제 1 단에 인가되며, 상기 제 2 네거티브 전압 신호가 제 3 단에 인가되고, 상기 제 5 노드에 제 4 단 및 제 2 단이 연결된 제 13 모스트랜지스터와,
    상기 제 2 네거티브 전압 신호가 제 1 단에 인가되며, 상기 제 1 네거티브 전압 신호가 제 3 단에 인가되고, 상기 제 5 노드에 제 4 단 및 제 2 단이 연결된 제 14 모스트랜지스터를 포함하는
    네거티브 전압 선택 출력 장치.
  9. 제 7 항에 있어서,
    상기 제 9 모스트랜지스터는, 상기 제 1 네거티브 전압 신호가 제 1 단에 인가되며, 상기 제 10 모스트랜지스터의 제 1 단에 제 4 단이 연결되고,
    상기 제 10 모스트랜지스터는, 출력단에 제 4 단이 연결되며,
    상기 제 11 모스트랜지스터는, 상기 출력단에 제 1 단이 연결되고, 상기 제 12 모스트랜지스터의 제 1 단에 제 4 단이 연결되며,
    상기 제 12 모스트랜지스터는, 상기 제 2 네거티브 전압 신호가 제 4 단에 인가되는
    네거티브 전압 선택 출력 장치.
  10. 제 1 네거티브 전압 신호와 제 2 네거티브 전압 신호에 따라 스위칭하여 제 1 네거티브 전압 신호와 제 2 네거티브 전압 신호 중에서 상대적으로 더 낮은 전압 신호를 중간 노드로 출력하는 신호 선택부와,
    상기 제 1 네거티브 전압 신호, 상기 제 2 네거티브 전압 신호, 전원 전압 및 상기 중간 노드의 전압 신호에 따라 스위칭하여 어느 한 스위칭 모드에서 상기 제 1 네거티브 전압 신호를 출력단으로 출력하는 신호 출력부를 포함하는
    전압 출력 회로.
  11. 제 10 항에 있어서,
    상기 신호 출력부는, 복수의 트랜지스터를 포함하며,
    상기 복수의 트랜지스터는, 벌크가 상기 중간 노드에 공통으로 연결되고, 게이트에 상기 제 1 네거티브 전압 신호, 상기 제 2 네거티브 전압 신호 또는 상기 전원 전압이 연결된
    전압 출력 회로.
KR1020120086359A 2012-08-07 2012-08-07 전압 출력 회로 및 이를 이용한 네거티브 전압 선택 출력 장치 KR101334843B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120086359A KR101334843B1 (ko) 2012-08-07 2012-08-07 전압 출력 회로 및 이를 이용한 네거티브 전압 선택 출력 장치
US13/686,736 US8779842B2 (en) 2012-08-07 2012-11-27 Voltage output circuit and apparatus for selectively outputting negative voltage using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120086359A KR101334843B1 (ko) 2012-08-07 2012-08-07 전압 출력 회로 및 이를 이용한 네거티브 전압 선택 출력 장치

Publications (1)

Publication Number Publication Date
KR101334843B1 true KR101334843B1 (ko) 2013-12-02

Family

ID=49986851

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120086359A KR101334843B1 (ko) 2012-08-07 2012-08-07 전압 출력 회로 및 이를 이용한 네거티브 전압 선택 출력 장치

Country Status (2)

Country Link
US (1) US8779842B2 (ko)
KR (1) KR101334843B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9847133B2 (en) * 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation
US10608538B1 (en) * 2019-01-25 2020-03-31 Texas Instruments Incorporated Detection of low output voltages for power converters

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990022544A (ko) * 1995-06-07 1999-03-25 피터 엔. 데트킨 음의 전압 스위칭회로
KR20000019342U (ko) * 1999-04-09 2000-11-15 김영환 씨모스 회로
KR20090110687A (ko) * 2008-04-18 2009-10-22 주식회사 하이닉스반도체 네거티브 전압 생성 장치
KR20100076762A (ko) * 2008-12-26 2010-07-06 주식회사 하이닉스반도체 워드라인 구동회로

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1239781B (it) * 1990-05-08 1993-11-15 Texas Instruments Italia Spa Circuito e metodo per commutare selettivamente tensioni negative in circuiti integrati cmos
US6233177B1 (en) * 2000-06-22 2001-05-15 Xilinx, Inc. Bitline latch switching circuit for floating gate memory device requiring zero volt programming voltage
JP4010513B2 (ja) * 2003-04-17 2007-11-21 スパンション エルエルシー 不揮発性半導体記憶装置
US7495960B2 (en) * 2006-09-20 2009-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Program methods for split-gate memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990022544A (ko) * 1995-06-07 1999-03-25 피터 엔. 데트킨 음의 전압 스위칭회로
KR20000019342U (ko) * 1999-04-09 2000-11-15 김영환 씨모스 회로
KR20090110687A (ko) * 2008-04-18 2009-10-22 주식회사 하이닉스반도체 네거티브 전압 생성 장치
KR20100076762A (ko) * 2008-12-26 2010-07-06 주식회사 하이닉스반도체 워드라인 구동회로

Also Published As

Publication number Publication date
US20140043091A1 (en) 2014-02-13
US8779842B2 (en) 2014-07-15

Similar Documents

Publication Publication Date Title
US9224490B1 (en) Voltage switch circuit
CN106981304B (zh) 非易失性存储器的驱动电路
EP2680441B1 (en) Output driver for high voltage and wide range voltage operation and data output driving circuit using the same
KR101931408B1 (ko) 레벨 시프트 회로, 반도체 장치
US8044683B2 (en) Logic circuit capable of level shifting
JP5395203B2 (ja) レベルシフト回路及びそれを用いた半導体デバイス
JP6643157B2 (ja) 半導体装置
KR100319612B1 (ko) 데이터 입력 버퍼 회로
KR102177433B1 (ko) 레벨시프터 및 이를 포함하는 비휘발성 메모리 장치
US8258853B2 (en) Power switch circuit for tracing a higher supply voltage without a voltage drop
KR101369249B1 (ko) 비휘발성 메모리의 센스 앰프 회로 장치
US7468916B2 (en) Non-volatile memory having a row driving circuit with shared level shift circuits
KR20180012911A (ko) 전원 스위치 회로
KR101334843B1 (ko) 전압 출력 회로 및 이를 이용한 네거티브 전압 선택 출력 장치
CN109801653B (zh) 非挥发存储器的区块解码器与位准移位器
US20120161813A1 (en) Switch apparatus for field programmable gate array
US20130063198A1 (en) Buffer circuit having switch circuit capable of outputting two and more different high voltage potentials
CN107086045B (zh) 产生施加给非易失性存储单元的电压的电压供应器件
CN104008774A (zh) 字线驱动器及相关方法
JP6282124B2 (ja) レベルシフト回路及び半導体装置
US8723581B1 (en) Input buffers
CN112929015B (zh) 开关电路
KR20070076112A (ko) 레벨 쉬프터
US7768335B2 (en) Voltage level shifter circuit
CN107481760B (zh) 负压输出电路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161013

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181011

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190923

Year of fee payment: 7