KR20020057294A - 스위칭 노이즈를 감소시킨 씨모스 드라이버 - Google Patents

Abstract

본 발명은 고속으로 동작하는 CMOS 드라이버에 관한 것으로, 특히 CMOS 드라이버를 구성하는 FET의 스위칭 동작시 발생하는 노이즈를 감소시키기 위해 인버터 연결된 제1 PMOS와 제1 NMOS; 및 상기 제1 NMOS의 게이트에 접속되어 상기 제1 PMOS와 제1 NMOS가 동시에 활성화 되지 않도록 하는 딜레이 버퍼를 구비한 것을 특징으로 한다.

또한, 본 발명의 스위칭 노이즈를 감소시키기 위한 CMOS드라이버는,

인버터 연결된 제1 PMOS와 제1 NMOS; 및 상기 제1 NMOS의 게이트에 접속되어 상기 제1 PMOS와 제1 NMOS가 동시에 활성화 되지 않도록 하는 제1 PMOS의 게이트에 딜레이 버퍼를 구비한 것을 특징으로 한다.

Description

스위칭 노이즈를 감소시킨 씨모스 드라이버{CMOS driver with low switching noise}

본 발명은 고속으로 동작하는 CMOS 드라이버에 관한 것으로, 특히 CMOS 드라이버를 구성하는 FET의 스위칭 동작시 발생하는 노이즈를 감소시키는 CMOS 드라이버 회로에 관한 것이다.

일반적으로, 고속으로 동작하는 CMOS 드라이버는 대전류를 소모하며 구동하게 되는 특성이 있으며, 상기 CMOS 드라이버를 구성하는 FET의 스위칭 동작시 전원전압의 양(+)전압과 음(-)전압사이에 노이즈가 발생하게 되어, 전체 회로의 입출력 레벨에 악영향을 주어 오동작의 원인이 되어왔다.

상기한 종래의 CMOS 드라이버의 문제점을 도 1a과 도 1b를 참조하여 살펴보도록 한다.

도 1a은 종래의 CMOS 드라이버 회로를 도시한 것으로, 종래의 CMOS 드라이버 회로는, 인버터로 구성된 제1 PMOS, 제1 NMOS로 구성되어 있다.

도 1a에 따른 동작특성을 살펴보면, 상기 인버터로 동작하는 FET의 입력단에 신호가 인가되지 않는 간격동안 제1 PMOS와 제1 NMOS의 게이트는 비 결정 전위상태를 갖고 있으며, 이는 제1 PMOS와 제1 NMOS가 일종의 미약한 쇼트 상태가 됨을 의미한다.

이때 입력단에 로우 또는 하이레벨의 신호가 인가되면 아주 짧은 순간동안 제1 PMOS와 제1 NMOS가 동시에 활성화 되어 전원전압의 양(+)단자와 음(-)단자간에 순간 전류가 흐르게 되며 도 1b에 도시된 바와 같이 입력신호의 기울어진 슬루(slew)에서, 즉 입력 레벨이 하이 또는 로우로 확정되지 않은 짧은 순간에 도 1b에 도시된 바와 같은 순간적인 전류출력이 도 1a의 출력단자(Output)에 나타나게 된다.

따라서 상기 도 1b에 도시된 전류출력에 의해 출력전압이 영향을 받게되어 출력전압이 오실레이션(Oscilation)을 일으키게 되며, 상기 출력전압이 Voh(하이로 출력되는 최소전압)과 Vol(로우로 출력되는 최소전압)의 한계치를 넘게되면 이는상기 CMOS 드라이버가 오동작을 하게 되는 원인이 된다.

상기 도 1b에 도시된 순간전류는 전원전압의 양(+)전압과 음(-)전압간의 전위 차이를 변화시킬수 있으며, 상기 CMOS 드라이버의 입출력간의 딜레이(delay)시간에도 영향을 미치게 된다.

따라서 상기 CMOS 드라이버를 집적회로화 할 경우, 집적회로 설계시 상기한 바와 같은 노이즈에 대한 마진(margine)을 주어야 하므로 집적회로의 크기가 커지게 되며, 상기 집적회로 내의 드라이버들이 순간전류를 발생시킴으로 인해 칩 전체의 입력과 출력사이의 딜레이 시간이 커지는 문제가 있다.

상기한바와 같은 종래의 문제점을 해결하기 위해 제안된 본 발명은 고속으로 동작하는 CMOS 드라이버에 있어서 스위칭시 상기 순간전류에 따른 노이즈를 감소시키는 CMOS 드라이버를 제공함에 그 목적이 있다.

도 1a은 종래의 CMOS 드라이버의 상세회로도.

도 1b는 종래의 CMOS 드라이버의 입출력 특성을 나타내는 파형도.

도 2a는 본 발명에 따른 CMOS 드라이버의 상세 회로도.

도 2b는 본 발명의 노이즈를 감소시킨 CMOS 드라이버의 입출력 특성을 나타내는 파형도.

도 3은 본 발명에 따른 다른 실시예에 따른 상세 회로도.

상기의 목적을 달성하기 위하여 본 발명은 인버터 연결된 제1 PMOS와 제1 NMOS; 및 상기 제1 NMOS의 게이트에 접속되어 상기 제1 PMOS와 제1 NMOS가 동시에 활성화 되지 않도록 하는 딜레이 버퍼를 포함하여 이루어진 것을 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도 2a는 본 발명의 바람직한 실시예에 따른 스위칭 노이즈를 감소시킨 CMOS 드라이버를 나타낸다.

도 2a를 참조하면, 본 발명의 스위칭 노이즈를 감소시킨 CMOS 드라이버는 인버터 연결된 제1 PMOS(100)와 제1 NMOS(200); 상기 제1 NMOS(200)의 게이트에 접속되어 상기 제1 PMOS(100)와 제1 NMOS(200)가 동시에 활성화 되지 않도록 하는 딜레이 버퍼(300)로 이루어진 것을 특징으로 한다.

도 2a와 도2b를 통하여 본 발명의 동작에 대해 상세히 설명하기로 한다.

먼저, 입력신호가 제1 PMOS(100)와 제1 NMOS(200)의 게이트로 인가되는데 있어서, 종래의 CMOS 드라이버와는 달리 제1 NMOS(200)의 게이트 단자에 버퍼가 하나 연결되어 있음을 볼수있다.

상기 버퍼는 상기 제1 NMOS(200)에 입력되는 신호를 딜레이 시키는 역할을 하는것으로, 상기 제1 PMOS(100)와 제1 NMOS(200)가 동시에 활성화되는 것을 막기위한 것이다.

상기의 딜레이 버퍼(300)에 의한 입력신호 지연에 의해서 도 2b에 도시된 바와같이 입력신호를 제1 PMOS(100)가 먼저 인가받고, 그다음에 제1 NMOS(200)가 딜레이된 입력신호를 받게되어 제1 PMOS(100)와 제1 NMOS(200)가 동시에 활성화 할수 없게 된다.

따라서 전원전압의 양(+)단자와 음(-)단자간에 순간전류가 발생하지 않게 되어 도 2b에 도시된 바와 같이 출력전압에 oscilation이 나타나지 않게되고, 출력전류도 일정하게 된다.

덧붙여서 상기 제안된 회로를 전류구동 능력이 큰 PAD cell에 적용한다면 스위칭 노이즈 특성이 더 향상된 회로를 구성할수도 있을것이다.

본 발명에 따른 또다른 실시예로서 도 3에 도시된 회로를 생각해 볼수 있다.

도 3을 참조하면 본 실시예는 인버터 연결된 제1 PMOS(100)와 제1 NMOS(200); 상기 제1 PMOS(100)의 게이트에 접속되어 상기 제1 PMOS(100)와 제1 NMOS(200)가 동시에 활성화 되지 않도록 하는 딜레이 버퍼(300)로 이루어진 것을 특징으로 한다.

상기의 도 3에 도시된 회로는 딜레이 버퍼가 제1 PMOS(100)에 연결된 것이 특징으로 제1 PMOS(100)와 제1 NMOS(200)가 동시에 동작하지 않도록 한것은 상기 도 2a에 도시된 회로의 동작과 같다.

그러나 상기 도 3에 도시된 CMOS 드라이버 회로는, 제1 PMOS(100)의 모빌러티(mobility)가 상기 제1 NMOS(200)에 비해 작기 때문에 상기 CMOS 드라이버의 프로퍼게이션 딜레이(Propagation delay)를 좋게 하기 위해서는 딜레이 버퍼를 제1 NMOS에 연결하는 것이 좀더 좋을수 있을 것이다.

이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.

전술한 바와 같이 구성 및 동작되는 본 발명은, CMOS 드라이버의 출력단에 순간적인 전류의 흐름을 막아 일정한 전류가 흐르도록 함으로서 출력단의 전위레벨이 영향을 받지 않도록 하여, CMOS 드라이버의 오동작을 방지하고 안정된 동작을 이루도록 하는 효과를 갖는다.

Claims (2)

1. 인버터 연결된 제1 PMOS와 제1 NMOS; 및

   상기 제1 NMOS의 게이트에 접속되어 상기 제1 PMOS와 제1 NMOS가 동시에 활성화 되지 않도록 하는 딜레이 버퍼를 포함하는 스위칭 노이즈를 감소시키는 CMOS 드라이버.
2. 인버터 연결된 제1 PMOS와 제1 NMOS; 및

   상기 제1 PMOS의 게이트에 접속되어 상기 제1 PMOS와 제1 NMOS가 동시에 활성화 되지 않도록 하는 딜레이 버퍼를 포함하는 스위칭 노이즈를 감소시키는 CMOS 드라이버.