KR19980058191A - 저전력 소비 입력 버퍼 - Google Patents

저전력 소비 입력 버퍼 Download PDF

Info

Publication number
KR19980058191A
KR19980058191A KR1019960077503A KR19960077503A KR19980058191A KR 19980058191 A KR19980058191 A KR 19980058191A KR 1019960077503 A KR1019960077503 A KR 1019960077503A KR 19960077503 A KR19960077503 A KR 19960077503A KR 19980058191 A KR19980058191 A KR 19980058191A
Authority
KR
South Korea
Prior art keywords
nmos transistor
input
pmos transistor
low power
power consumption
Prior art date
Application number
KR1019960077503A
Other languages
English (en)
Other versions
KR100242997B1 (ko
Inventor
정덕주
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019960077503A priority Critical patent/KR100242997B1/ko
Priority to US08/891,634 priority patent/US5986443A/en
Priority to JP9360985A priority patent/JPH10209843A/ja
Publication of KR19980058191A publication Critical patent/KR19980058191A/ko
Application granted granted Critical
Publication of KR100242997B1 publication Critical patent/KR100242997B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 입력 버퍼에 관한 것으로, 특히 전력 소비와 피코전류를 줄여 칩이 안정된 상태에서 동작하도록 하기 위해, 스위칭부를 사용하여 전류 통로를 차단하여 소비전류를 줄이고, 외부전압에 연결되어 항상 턴온되어 있는 트랜지스터를 사용하므로 입력신호가 천이할 때 생기는 피크전류에 의해 발생하는 노이즈를 줄이므로 칩이 안정된 상태에서 동작할 수 있게 한 저전력 소비 입력 버퍼이다.

Description

저전력 소비 입력 버퍼
본 발명은 입력 버퍼에 관한 것으로, 특히 전력 소비와 피크전류를 줄여 칩이 안정된 상태에서 동작하도록 한 저전력 소비 입력 버퍼에 관한 것이다.
제 1 도에 도시된 바와 같이 종래 기술의 입력 버퍼는 소스가 외부전압(VCC)에, 게이트는 인버터(IN1)의 출력에 연결된 제 2 피모스 트랜지스터(P2)와, 소스는 상기 제 2 피모스 트랜지스터(P2)의 드레인에, 드레인은 출력단자(OUT)에, 게이트는 입력단자(IN)에 연결된 제 1 피모스 트랜지스터(P1)와, 드레인은 출력단자(OUT)에, 소스는 접지전압(VSS)에, 게이트는 입력단자(IN)에 연결된 제 1 엔모스 트랜지스터(NI)와, 입력으로 칩인에이블신호(CE)가 입 력되는 인버 터(IN1)와, 드레인은 출력단자(OUT)에, 게이트는 상기 인버터(IN1)의 출력에, 소스는 접지전압(VSS)에 연결된 제 2 엔모스 트랜지스터(N2)로 구성된다.
먼저, 칩인에이블신호(CE)가 고전위 상태일 때, 상기 인버터(IN1)의 출력이 저전위 상태가 되므로 제 2 피모스 트랜지스터(P2)는 턴온, 제 2 엔모스 트랜지스터(N2)는 턴오프된다.
제 4 도에 도시된 바와 같이 입력신호(AI)에 논리 문턱전압(Logic Threshold Voltage;1.5 volts) 정도가 인가될 때, 제 1 피모스 트랜지스터(P1)와 제 1 엔모스 트랜지스터(N1) 모두 턴온된다. 따라서, 구동전류(ISS)가 많이 흐르게 되어 전력 소비가 증가하는 문제점이 발생된다.
이와 같은 목적을 달성하기 위해 본 발명의 저전력 소비 입력 버퍼는 전류통로를 차단하는 스위칭부(10)와, 입력신호(AI)를 받아 입력신호(AI)와 반전된 출력신호(A0)를 내보내는 버퍼부(20)와, 칩인에이블신호(CE)를 받아 출력을 제어하는 구동부(30)로 구성된다.
제 1 도는 종래 기술의 입력 버퍼 회로도.
제 6 도는 제 5 도에 있어서, 시간에 따른 입력신호(AI)와 출력신호(A0)의 관계를 나타낸 그래프.
제 10 도는 제 9 도에 있어서, 시간에 따른 입력신호(AI)와 출력신호(AI)의 관계를 나타낸 그래프.
제 12 도는 제 9 도에 있어서, 입력신호(AI)에 대한 구동전류(ISS)의 변화를 나타낸 그래프.
제 5 도에 도시된 바와 같은 본 발명의 제 1 실시예인 저전력 소비 입력 버퍼는 구동전류(ISS)의 통로를 차단하는 스위칭부(10)와, 입력신호(AI)를 받아 입력신호(AI)와 반전된 출력신호(A0)를 내보내는 버퍼부(20)와, 칩인에이블신호(CE)를 받아출력을 제어하는 구동부(30)로 구성된다.에, 소스는 외부전압(VCC)에, 드레인은 상기 버퍼부(20)에 연결된 엔모스 트랜지스터(N3)로 구성된다.
먼저, 칩인에이블신호(CE)가 고전위일 때, 엔모스 트랜지스터(N6)는 턴온되고, 엔모스 트랜지스터(N7)는 턴오프된다. 이때, 엔모스 트랜지스터(N5)는 항상 턴온되어 있다.트랜지스터(P4)는 턴오프, 엔모스 트랜지스터(N4)는 턴온되어 출력신호(A0)는 저전위가 된다.
다음으로, 칩인에이블신호(CE)가 저전위일 때, 엔모스 트랜지스터(N6)는 턴오프, 엔모스 트랜지스터(N7)는 턴온된다. 따라서, 출력신호(A0)는 입력신호(AI)의 레벨에 관계없이 항상 저전위가 된다.
제 9 도에 도시된 바와 같은 본 발명의 제 2 실시예인 저전력 소비 입력 버퍼는 제 7 도에 도시된 본 발명의 제 1 실시예에서, 스위칭부(10)가 게이트는 상기 칩인에이블부(30)의 인버터(IN2)의 출력에, 소스는 외부전압(VCC)에 연결된 피모스 트랜지스터(P6)와, 게이트는 입력단자(IN)에, 드레인은 상기 피모스 트랜지스터(P6)의 드레인에, 소스는 상기 버퍼부(20)에 연결된 피모스 트랜지스터(P3)와, 게이트는출력단자(OUT)에, 소스는 상기 피모스 트랜지스터(P6)의 드레인에, 드레인은 상기버퍼부(20)에 연결된 엔모스 트랜지스터(N3)로 구성된다.
먼저, 칩인에이블신호(CE)가 고전위일 때, 엔모스 트랜지스터(N6)는 턴온, 엔모스 트랜지스터(N7)는 턴오프, 그리고, 피모스 트랜지스터(P6)는 턴온된다.
여기서, 상기 피모스 트랜지스터(P6)는 준비상태(Stand by)에서 입력신호(AI)가 고전위로 트리거될 때, 중간(Middle) 신호가 들어오게 되면 상기 스위칭부(10)의 병렬 연결된 피모스 트랜지스터(P3)와 엔모스 트랜지스터(N3)를 통해 전류가 흐를 수 있는데, 이를 차단하는 스위치 역할을 한다. 이때, 엔모스 트랜지스터(N5)는 항상 턴온되어 있다.
다음으로, 칩인에이블신호(CE)가 저전위일 때, 엔모스 트랜지스터(N6)는 턴오프, 엔모스 트랜지스터(N7)는 턴온, 그리고, 피모스 트랜지스터(P6)는 턴오프된다. 따라서, 출력신호(A0)는 입력신호(AI)에 관계없이 항상 저전위가 된다.
그러므로, 출력신호(A0)가 저전위로 되면, 엔모스 트랜지스터(N3)는 턴오프되고, 입력신호(AI)가 고전위이므로 피모스 트랜지스터(P3)도 턴오프 된다.
따라서, 외부전압(VCC)에서 접지전압(VSS)으로의 전류통로(Current Path)가 차단되어 전류 소모가 줄어들게 된다.
반대로, 출력신호(A0)가 고전위로 되면, 엔모스 트랜지스터(N3)는 턴온되고, 입력신호(AI)가 저전위이므로 피모스 트랜지스터(P3)도 턴온된다.
또한, 입력신호(AI)가 저전위이므로 엔모스 트랜지스터(N4)가 턴오프된다.
그러나, 엔모스 트랜지스터(N5)는 길이(Length)와 넓이(Width)의 비가 작으므로 저항이 크기 때문에 결과적으로 전류의 소모가 줄어들게 된다.
따라서, 제 6 도와 제 9 도에 도시된 바와 같이 본 발명의 저전력 소비 입력 버퍼가 동작하는데 소모되는 구동전류(ISS)가 스위칭부(10)의 전류통로 차단과 저항이 큰 엔모스 트랜지스터(N5)에 의해 종래 기술의 구동전류(ISS) 보다 크게 줄어드는 효과가 있다.

Claims (18)

  1. 입력신호(AI) 및 출력신호에 따라 온/오프 동작하는 스위칭부(10)와, 상기 입력신호(AI)를 받아 반전하여 출력하는 버퍼부(20)와, 칩인에이블신호(CE)를 받아 출력을 제어하는 구동부(30)를 포함하여 구성된 것을 특징으로 하는 저전력 소비 입력버퍼.
  2. 제 1 항에 있어서, 스위칭부(10)는 피모스 트랜지스터(P3)와 엔모스 트랜지스터(N3)를 병렬로 구성하여 이루어지는 것을 특징으로 하는 저전력 소비 입력 버퍼.
  3. 제 2 항에 있어서, 상기 엔모스 트랜지스터(N3)는 상기 입력신호(AI)를 받아 온/오프 동작하고, 상기 피모스 트랜지스터(P3)는 상기 출력신호(A0)에 따라 온/오프 동작하도록 구성된 것을 특징으로 하는 저전력 소비 입력 버퍼.
  4. 상기 버퍼부(20)는 상기 입력신호(AI)를 받아 제 1 피모스 트랜지스터(P4)와, 상기 스위칭부(10)의 출력단(OUT)과 상기 구동부(30) 사이에 직렬로 연결되도록 구성된 제 2 피모스 트랜지스터(P5), 제 1 엔모스 트랜지스터(N4)로 구성된 것을 특징으로 하는 저전력 소비 입력 버퍼.
  5. 제 4 항에 있어서, 상기 제 1 피모스 트랜지스터(P4)의 드레인 단자는 상기 제 2 피모스 트랜지스터(P5)의 게이트에 연결되고, 상기 제 1 피모스 트랜지스터(P4)는 상기 입력신호(AI)를 받도록 연결되고, 상기 제 1 피모스 트랜지스터(P4)와 제 1 엔모스 트랜지스터(N4)의 소스 단자는 공통으로 상기 구동부(30)에 연결되는 것을 특징으로 하는 저전력 소비 입력 버퍼
  6. 제 1 항에 있어서, 상기 출력신호(A0)는 상기 제 2 피모스 트랜지스터(P5)의 소스 단자와 상기 제 1 엔모스 트랜지스터(N4)의 드레인 단자에 공통으로 연결되어 출력 되는 것을 특징으로 하는 저전력 소비 입력 버퍼.
  7. 제 4 항에 있어서, 상기 스위칭부(10)의 출력단과 상기 구동부(30) 사이에 직렬로 연결되도록 구성된 제 2 피모스 트랜지스터(P5)와 제 1 엔모스 트랜지스터(N4)에서, 상기 제 1 엔모스 트랜지스터(N4)에 직렬로 연결된 제 2 엔모스 트랜지스터(N5)를 포함하여 구성된 것을 특징으로 하는 저전력 소비 입력 버퍼.
  8. 제 7 항에 있어서, 상기 제 2 엔모스 트랜지스터(N5)는 항상 온 동작이 이루어지도록 입력단에 외부전압(VCC)이 인가되는 것을 특징으로 하는 저전력 소비 입력 버퍼.
  9. 제 1 항에 있어서, 상기 구동부(30)는 칩인에이블신호(CE)를 입력으로 받고, 버퍼부(20)와 접지 사이에 연결된 제 3 엔모스 트랜지스터(N6)와, 상기 칩인에이블신호(CE)를 입력으로 받는 인버터(IN2)와 상기 인버터(IN2)의 출력을 입력으로 받고 출력신호단(OUT)과 접지사이에 연결된 제 4 엔모스 트랜지스터(N7)를 포함하여 구성되는 것을 특징으로 하는 저전력 소비 입력 버퍼.
  10. 입력신호(AI) 및 출력신호(A0)에 따라 온/오프 동작하는 스위칭부(10)와, 상기 입력신호(AI)를 받아 반전하여 출력하는 버퍼부(20)와, 칩인에이블신호(CE)를 받아 출력을 제어하는 구동부(30)와, 외부전압(VCC)과 상기 스위칭부(10) 사이에 연결되고, 인버터(IN2)의 출력을 입력으로 받는 제 3 피모스 트랜지스터(P6)를 포함하여 구성된 것을 특징으로 하는 저전력 소비 입력 버퍼.
  11. 제 10 항에 있어서, 상기 스위칭부(10)는 엔모스 트랜지스터(N3)와 피모스 트랜지스터(P3)를 병렬로 구성하여 이루어지는 것을 특징으로 하는 저전력 소비 입력 버퍼.
  12. 제 11 항에 있어서, 상기 엔모스 트랜지스터(N3)는 상기 입력신호(AI)를 받아 온/오프 동작하고, 상기 피모스 트랜지스터(P3)는 상기 출력신호(A0)에 따라 온/오프 동작하도록 구성된 것을 특징으로 하는 저전력 소비 입력 버퍼.
  13. 제 10 항에 있어서, 상기 버퍼부(20)는 상기 입력신호(AI)를 받는 제 1 피모스 트랜지스터(P4)와, 상기 스위칭부(10)의 출력단과 상기 구동부(30) 사이에 직렬로 연결되도록 구성된 제 2 피모스 트랜지스터(P5)와, 제 1 엔모스 트랜지스터(N4)로 구성된 것을 특징으로 하는 저전력 소비 입력 버퍼.
  14. 제 13 항에 있어서, 상기 제 1 피모스 트랜지스터(P4)의 드레인 단자는 상기 제 2피모스 트랜지스터(P5)의 게이트에 연결되고, 상기 제 1 엔모스 트랜지스터(N4)는상기 입력신호(AI)를 받도록 연결되고, 상기 제 1 피모스 트랜지스터(P4)와 제 1엔모스 트랜지스터(N4)의 소스 단자는 공통으로 상기 구동부(30)에 연결되는 것을특징으로 하는 저전력 소비 입력 버퍼.
  15. 제 10 항에 있어서, 상기 출력신호(A0)는 상기 제 2 피모스 트랜지스터(P5)의 소스단자와 상기 제 1 엔모스 트랜지스터(N4)의 드레인 단자에 공통으로 연결되어 출력되는 것을 특징으로 하는 저전력 소비 입력 버퍼.
  16. 제 13 항에 있어서, 상기 스위칭부(10)의 출력단과 상기 구동부(30) 사이에 직렬로 연결되도록 구성된 제 2 피모스 트랜지스터(P5)와, 제 1 엔모스 트랜지스터(N4)에서, 상기 제 1 엔모스 트랜지스터(N4)에 직렬로 연결된 제 2 엔모스 트랜지스터(N5)를 포함하여 구성된 것을 특징으로 하는 저전력 소비 입력 버퍼.
  17. 제 16 항에 있어서, 상기 제 2 엔모스 트랜지스터(N5)는 항상 온동작이 이루어지도록 입력단에 외부전압(VCC)이 인가되는 것을 특징으로 하는 저전력 소비 입력 버퍼.
  18. 제 10 항에 있어서, 상기 구동부(30)는 칩인에이블 신호(CE)를 입력으로 받고 버퍼부(20)와 접지 사이에 연결된 제 3 엔모스 트랜지스터(N6)와, 상기 칩인에이블 신호(CE)를 입력으로 받는 상기 인버터(IN2)와, 상기 인버터(IN2)의 출력을 입력으로 받는 제 3 피모스 트랜지스터(P6)와 상기 인버터(IN2)의 출력을 입력으로 받고 출력신호단(OUT)과 접지 사이에 연결된 제 4 엔모스 트랜지스터(N7)를 포함하여 구성되는 것을 특징으로 하는 저전력 소비 입력 버퍼.
KR1019960077503A 1996-12-30 1996-12-30 저전력 소비 입력 버퍼 KR100242997B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960077503A KR100242997B1 (ko) 1996-12-30 1996-12-30 저전력 소비 입력 버퍼
US08/891,634 US5986443A (en) 1996-12-30 1997-07-11 Low power required input buffer
JP9360985A JPH10209843A (ja) 1996-12-30 1997-12-26 低消費電力型入力バッファー

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960077503A KR100242997B1 (ko) 1996-12-30 1996-12-30 저전력 소비 입력 버퍼

Publications (2)

Publication Number Publication Date
KR19980058191A true KR19980058191A (ko) 1998-09-25
KR100242997B1 KR100242997B1 (ko) 2000-02-01

Family

ID=19492541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960077503A KR100242997B1 (ko) 1996-12-30 1996-12-30 저전력 소비 입력 버퍼

Country Status (3)

Country Link
US (1) US5986443A (ko)
JP (1) JPH10209843A (ko)
KR (1) KR100242997B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100380025B1 (ko) * 2001-04-18 2003-04-18 삼성전자주식회사 반도체 메모리 장치에 적용되는 입력 버퍼의 노이즈면역성 향상장치
KR100741888B1 (ko) * 2001-07-31 2007-07-23 매그나칩 반도체 유한회사 입출력 버퍼 회로
KR100825015B1 (ko) * 2007-03-29 2008-04-24 주식회사 하이닉스반도체 반도체 플래시 메모리 장치 및 그 구동방법
KR20160107626A (ko) * 2015-03-04 2016-09-19 임만재 게이트 드라이버

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100308208B1 (ko) * 1998-09-21 2001-11-30 윤종용 반도체집적회로장치의입력회로
US6225852B1 (en) * 1999-10-01 2001-05-01 Advanced Micro Devices, Inc. Use of biased high threshold voltage transistor to eliminate standby current in low voltage integrated circuits
JP2004504751A (ja) * 2000-07-14 2004-02-12 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 高速スイッチング入力バッファ
EP1217662A1 (en) * 2000-12-21 2002-06-26 Universite Catholique De Louvain Ultra-low power basic blocks and their uses
KR100613058B1 (ko) * 2004-04-20 2006-08-16 주식회사 하이닉스반도체 지연 고정 루프 제어 회로
US7259610B1 (en) * 2004-09-24 2007-08-21 National Semiconductor Corporation Static CMOS logic level shift circuit with a low logic input count high switching speed and low power dissipation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5304867A (en) * 1991-12-12 1994-04-19 At&T Bell Laboratories CMOS input buffer with high speed and low power
US5331224A (en) * 1992-08-19 1994-07-19 National Semiconductor Corporation Icct leakage current interrupter
US5442304A (en) * 1993-10-15 1995-08-15 Advanced Micro Devices, Inc. CMOS logic gate clamping circuit
JP3205185B2 (ja) * 1994-08-16 2001-09-04 株式会社 沖マイクロデザイン レベル変換回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100380025B1 (ko) * 2001-04-18 2003-04-18 삼성전자주식회사 반도체 메모리 장치에 적용되는 입력 버퍼의 노이즈면역성 향상장치
KR100741888B1 (ko) * 2001-07-31 2007-07-23 매그나칩 반도체 유한회사 입출력 버퍼 회로
KR100825015B1 (ko) * 2007-03-29 2008-04-24 주식회사 하이닉스반도체 반도체 플래시 메모리 장치 및 그 구동방법
US7684260B2 (en) 2007-03-29 2010-03-23 Hynix Semiconductor, Inc. Flash memory device and method for driving the same
KR20160107626A (ko) * 2015-03-04 2016-09-19 임만재 게이트 드라이버

Also Published As

Publication number Publication date
US5986443A (en) 1999-11-16
KR100242997B1 (ko) 2000-02-01
JPH10209843A (ja) 1998-08-07

Similar Documents

Publication Publication Date Title
JP2616142B2 (ja) 出力回路
US7724045B2 (en) Output buffer circuit
KR0163775B1 (ko) 출력 트랜지스터에 연결된 게이트 전류제어 트랜지스터의 게이트 전압 제어 회로를 갖는 출력 버퍼 회로
US4996449A (en) Output circuit having high speed operation and low power dissipation
KR19980058191A (ko) 저전력 소비 입력 버퍼
US20040207450A1 (en) Voltage level shifter and system mounting voltage level shifter therein
US5864245A (en) Output circuit with overvoltage protection
US5786723A (en) Voltage switching circuit for a semiconductor memory device
JP3490045B2 (ja) ローノイズバッファ回路
US6501298B1 (en) Level-shifting circuitry having “low” output during disable mode
JP2871551B2 (ja) 信号レベル変換回路
KR100361901B1 (ko) 출력드라이버의스위칭으로인한방해를감소시키는회로
KR0159221B1 (ko) 전류구동 능력이 큰 게이트 드라이버회로
JP3299071B2 (ja) 出力バッファ回路
US6459300B1 (en) Level-shifting circuitry having “high” output during disable mode
JP7361474B2 (ja) 入力回路
KR20020057294A (ko) 스위칭 노이즈를 감소시킨 씨모스 드라이버
KR960013857B1 (ko) 데이타 출력버퍼
JP3485314B2 (ja) 放電制御回路
KR940005875Y1 (ko) 씨모스 출력 버퍼회로
KR100280402B1 (ko) 어드레스 입력버퍼
KR200266020Y1 (ko) 저잡음출력버퍼
KR100281146B1 (ko) 씨모스 낸드회로
KR100399438B1 (ko) 메모리 소자의 고전압 출력 장치
KR100311039B1 (ko) 스위칭 스큐를 최소화 할 수 있는 버퍼 회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19961230

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19961230

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19990331

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19991011

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19991115

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19991116

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20021018

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20031017

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20041018

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20051019

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20061026

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20071025

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20081027

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20091028

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20101025

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20111024

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20121022

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20131023

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20131023

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20141021

Start annual number: 16

End annual number: 16

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee