KR100280402B1

KR100280402B1 - 어드레스 입력버퍼

Info

Publication number: KR100280402B1
Application number: KR1019970062390A
Authority: KR
Inventors: 정덕주
Original assignee: 김영환; 현대반도체주식회사
Priority date: 1997-11-24
Filing date: 1997-11-24
Publication date: 2001-02-01
Also published as: KR19990041737A

Abstract

본 발명은 어드레스 입력버퍼에 관한 것으로, 종래에는 입력패드에 인가되는 어드레스신호의 상승에지와 하강에지의 지연시간을 5ns로 규정하는 슬로우 에스램에서 논리 문턱전압값인 1.5V정도의 전압이 인가되면 입력패드로부터 어드레스신호를 입력받는 피모스트랜지스터와 엔모스트랜지스터가 동시에 턴온되어 전류소모가 많아짐으로써, 큰 동작전류를 소비하는 문제점이 있었다. 이와같은 문제점을 감안한 본 발명은 게이트에 각각 입력패드로부터 어드레스신호를 입력받고, 드레인이 접지된 제1피모스트랜지스터 및 소스가 접지된 제1엔모스트랜지스터와; 게이트에 각각 전원전압을 입력받고, 소스가 상기 제1피모스트랜지스터의 소스에 접속된 제2엔모스트랜지스터 및 소스가 상기 제1엔모스트랜지스터의 드레인에 접속되고, 드레인을 통해 출력신호가 출력되는 제3엔모스트랜지스터와; 게이트가 접지되고, 전원전압과 상기 제3엔모스트랜지스터의 드레인사이에 접속된 제2피모스트랜지스터와; 드레인이 상기 제2엔모스트랜지스터의 드레인에 접속되고, 게이트가 상기 제3엔모스트랜지스터의 드레인에 접속된 제3피모스트랜지스터 및 드레인이 상기 제3엔모스트랜지스터의 드레인에 접속되고, 게이트가 상기 제2엔모스트랜지스터의 드레인에 접속된 제4피모스트랜지스터와; 게이트에 칩구동신호를 인버터를 통해 입력받고, 드레인이 상기 제3피모스트랜지스터의 소스에 접속됨과 아울러 소스가 전원전압에 접속된 제5피모스트랜지스터 및 게이트에 칩구동신호를 인버터를 통해 입력받고, 드레인이 상기 제4피모스트랜지스터의 소스에 접속됨과 아울러 소스가 전원전압에 접속된 제6피모스트랜지스터로 구성되는 어드레스 입력버퍼를 통해 입력 어드레스신호의 전압에 따른 전류소모를 줄임으로써, 칩을 동작시키는 동작전류를 줄일 수 있는 효과가 있다.

Description

어드레스 입력버퍼

본 발명은 어드레스 입력버퍼에 관한 것으로, 특히 입력버퍼의 전류소모를 줄여 저전력소비에 적당하도록 한 어드레스 입력버퍼에 관한 것이다.

종래 어드레스 입력버퍼를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도1은 종래의 어드레스 입력버퍼를 보인 회로도로서, 이에 도시한 바와같이 게이트에 입력패드(INPAD)로부터 어드레스신호를 입력받고, 전원전압(VCC)에 소스가 접속된 피모스트랜지스터(PM1)와; 게이트에 칩구동신호(CE)를 인버터(INV1)를 통해 입력받고, 그 피모스트랜지스터(PM1)의 드레인에 소스가 접속된 피모스트랜지스터(PM2)와; 그 피모스트랜지스터(PM2)의 드레인과 접지(VSS)사이에 병렬접속되고, 게이트에 입력패드(INPAD)로부터 어드레스신호를 입력받는 엔모스트랜지스터(NM1) 및 게이트에 칩구동신호(CE)를 인버터(INV1)를 통해 입력받는 엔모스트랜지스터(NM2)로 구성되며, 입력된 어드레스신호의 코딩을 위해 디코더로 출력되는 출력신호(INPB)는 상기 피모스트랜지스터(PM2)와 엔모스트랜지스터(NM1,NM2)의 드레인접속점으로부터 출력된다. 이하, 상기한 바와같은 종래 어드레스 입력버퍼의 동작을 입출력파형도인 도2 내지 도4를 참조하여 설명한다.

먼저, 스탠바이(stand-by)상태에서 칩구동신호(CE)는 저전위로 인가된다. 이 저전위는 인버터(INV1)를 통해 저전위로 반전되고, 피모스트랜지스터(PM2) 및 엔모스트랜지스터(NM2)의 게이트에 인가되므로, 피모스트랜지스터(PM2)는 턴오프되고, 엔모스트랜지스터(NM2)는 턴온된다. 따라서, 엔모스트랜지스터(NM2)의 드레인은 접지전위(VSS)에 따른 저전위가 나타나므로, 출력신호(INPB)는 저전위를 유지한다.

그리고, 칩을 구동하기 위해 칩구동신호(CE)가 고전위로 인가되면, 이 고전위는 인버터(INV1)를 통해 저전위로 반전되고, 피모스트랜지스터(PM2) 및 엔모스트랜지스터(NM2)의 게이트에 인가되므로, 피모스트랜지스터(PM2)는 턴온되고, 엔모스트랜지스터(NM2)는 턴오프된다. 따라서, 출력신호(INPB)는 입력패드(INPAD)로부터 피모스트랜지스터(PM1) 및 엔모스트랜지스터(NM1)의 게이트에 입력되는 어드레스신호에 따른 신호가 반전되어 도2의 입력패드(INPAD)로부터 입력되는 어드레스신호에 대한 출력신호(INPB)의 파형을 도시한 그래프도에 도시한 바와같이 출력되며, 도3은 입력패드(INPAD)로부터 입력되는 어드레스신호가 천이할때의 전류변화를 도시한 그래프도이다.

한편, 도4는 입력패드(INPAD)에 입력되는 어드레스신호의 전압을 0V에서 4V까지 변화시켰을때의 전류변화를 도시한 그래프도이다.

그러나, 상기한 바와같은 종래 어드레스 입력버퍼는 입력패드에 인가되는 어드레스신호의 상승에지와 하강에지의 지연시간을 5ns로 규정하는 슬로우 에스램(slow SLAM)에서 논리 문턱전압값인 1.5V정도의 전압이 인가되면 입력패드로부터 어드레스신호를 입력받는 피모스트랜지스터와 엔모스트랜지스터가 동시에 턴온되어 전류소모가 많아짐으로써, 큰 동작전류를 소비하는 문제점이 있었다.

본 발명은 상기한 바와같은 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 입력 어드레스신호의 전압변화에 따른 전류변화를 줄임으로써, 동작전류를 최소화할 수 있는 어드레스 입력버퍼를 제공하는데 있다.

도1은 종래의 어드레스 입력버퍼를 보인 회로도.

도2는 도1에 있어서, 어드레스신호에 대한 출력신호의 파형을 도시한 그래프도.

도3은 도1에 있어서, 어드레스신호가 천이할때의 전류변화를 도시한 그래프도.

도4는 도1에 있어서, 어드레스신호의 전압을 0V에서 4V까지 변화시켰을때의 전류변화를 도시한 그래프도.

도5는 본 발명의 일 실시예를 보인 회로도.

도6은 도5에 있어서, 어드레스신호에 대한 출력신호의 파형을 도시한 그래프도.

도7은 도5에 있어서, 어드레스신호가 천이할때의 전류변화를 도시한 그래프도,

도8은 도5에 있어서, 어드레스신호의 전압을 0V에서 4V까지 변화시켰을때의 전류변화를 도시한 그래프도.

*도면의 주요 부분에 대한 부호의 설명*

PM11∼PM16:피모스트랜지스터 NM11∼NM13:엔모스트랜지스터

INV11:인버터 INPAD:입력패드

CE:칩구동신호 INPB:출력신호

VCC:전원전압 VSS:접지

상기한 바와같은 본 발명의 목적은 게이트에 각각 입력패드로부터 어드레스신호를 입력받고, 드레인이 접지된 제1피모스트랜지스터 및 소스가 접지된 제1엔모스트랜지스터와; 게이트에 각각 전원전압을 입력받고, 소스가 상기 제1피모스트랜지스터의 소스에 접속된 제2엔모스트랜지스터 및 소스가 상기 제1엔모스트랜지스터의 드레인에 접속되고, 드레인을 통해 출력신호가 출력되는 제3엔모스트랜지스터와; 게이트가 접지되고, 전원전압과 상기 제3엔모스트랜지스터의 드레인사이에 접속된 제2피모스트랜지스터와; 드레인이 상기 제2엔모스트랜지스터의 드레인에 접속되고, 게이트가 상기 제3엔모스트랜지스터의 드레인에 접속된 제3피모스트랜지스터 및 드레인이 상기 제3엔모스트랜지스터의 드레인에 접속되고, 게이트가 상기 제2엔모스트랜지스터의 드레인에 접속된 제4피모스트랜지스터와; 게이트에 칩구동신호를 인버터를 통해 입력받고, 드레인이 상기 제3피모스트랜지스터의 소스에 접속됨과 아울러 소스가 전원전압에 접속된 제5피모스트랜지스터 및 게이트에 칩구동신호를 인버터를 통해 입력받고, 드레인이 상기 제4피모스트랜지스터의 소스에 접속됨과 아울러 소스가 전원전압에 접속된 제6피모스트랜지스터로 구성함으로써 달성되는 것으로, 본 발명에 의한 어드레스 입력버퍼를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도5는 본 발명의 일 실시예를 보인 회로도로서, 이에 도시한 바와같이 게이트에 각각 입력패드(INPAD)로부터 어드레스신호를 입력받고, 드레인이 접지된 피모스트랜지스터(PM11) 및 소스가 접지(VSS)된 엔모스트랜지스터(NM11)와; 게이트가 각각 전원전압(VDD)에 접속되고, 소스가 피모스트랜지스터(PM11)의 소스에 접속된 엔모스트랜지스터(NM12) 및 소스가 엔모스트랜지스터(NM11)의 드레인에 접속된 엔모스트랜지스터(NM13)와; 게이트가 접지(VSS)되고, 전원전압(VCC)과 엔모스트랜지스터(NM13)의 드레인사이에 접속된 피모스트랜지스터(PM12)와; 드레인이 엔모스트랜지스터(NM12)의 드레인에 접속되고, 게이트가 엔모스트랜지스터(NM13)의 드레인에 접속된 피모스트랜지스터(PM13) 및 드레인이 엔모스트랜지스터(NM13)의 드레인에 접속되고, 게이트가 엔모스트랜지스터(NM12)의 드레인에 접속된 피모스트랜지스터(PM14)와; 게이트에 칩구동신호(CE)를 인버터(INV11)를 통해 입력받고, 드레인이 피모스트랜지스터(PM13)의 소스에 접속됨과 아울러 소스가 전원전압(VCC)에 접속된 피모스트랜지스터(PM15) 및 게이트에 칩구동신호(CE)를 인버터(INV11)를 통해 입력받고, 드레인이 피모스트랜지스터(PM14)의 소스에 접속됨과 아울러 소스가 전원전압(VCC)에 접속된 피모스트랜지스터(PM16)로 구성되며, 상기 엔모스트랜지스터(NM13)의 드레인에서 출력신호(INPB)가 출력된다. 이하, 상기한 바와같은 본 발명의 실시예에 대한 동작을 입출력파형도인 도6 내지 도8을 참조하여 설명한다.

먼저, 게이트에 입력되는 전원전압(VCC)에 따라 항상 턴온상태인 엔모스트랜지스터(NM12,NM13)는 채널의 길이 대 폭의 비를 크게하여 일종의 저항으로 동작하여 피크전류가 발생하는 것을 방지하고, 게이트가 접지(VSS)되어 항상 턴온상태인 피모스트랜지스터(PM12)도 채널의 길이 대 폭의 비를 크게하여 일종의 저항으로 동작하여 초기 출력신호(INPB)가 고전위를 유지하도록 한다.

이와같은 상태에서 칩을 구동하는 칩구동신호(CE)가 고전위로 인가되면, 이 고전위는 인버터(INV11)를 통해 저전위로 반전되어 피모스트랜지스터(PM15,PM16)의 게이트에 입력되므로, 그 피모스트랜지스터(PM15,PM16)는 턴온된다.

이때, 입력패드(INPAD)로부터 어드레스신호가 고전위로 인가되면 엔모스트랜지스터(NM11)는 턴온되고, 피모스트랜지스터(PM11)는 턴오프된다. 따라서, 엔모스트랜지스터(NM11)를 통한 접지(VSS)에 따른 저전위가 상기 엔모스트랜지스터(NM13)의 드레인에 나타나며, 이 저전위가 출력신호(INPB)로 출력된다. 또한 이 저전위는 피모스트랜지스터(PM13)를 턴온시키므로, 그 피모스트랜지스터(PM13)의 드레인에는 피모스트랜지스터(PM15)를 통한 전원전압(VCC)에 따른 고전위가 나타나고, 이 고전위는 피모스트랜지스터(PM14)의 게이트에 입력되어 그 피모스트랜지스터(PM14)를 턴오프시킴으로써, 전원전압(VCC)에서 접지(VSS)로 형성되는 전류패스를 차단한다.

한편, 입력패드(INPAD)로부터 어드레스신호가 저전위로 인가되면 엔모스트랜지스터(NM11)는 턴오프되고, 피모스트랜지스터(PM11)는 턴온된다. 따라서, 피모스트랜지스터(PM11)를 통한 접지(VSS)에 따른 저전위가 상기 엔모스트랜지스터(NM12)의 드레인에 나타나며, 이 저전위는 상기 피모스트랜지스터(PM14)의 게이트에 입력되어 그 피모스트랜지스터(PM14)를 턴온시키므로, 그 피모스트랜지스터(PM14)의 드레인에는 피모스트랜지스터(PM16)를 통한 전원전압(VSS)에 따른 고전위가 나타나며, 이 고전위가 출력신호(INPB)로 출력된다. 또한, 이 고전위는 피모스트랜지스터(PM13)의 게이트에 입력되어 그 피모스트랜지스터(PM13)를 턴오프시킴으로써, 전원전압(VCC)에서 접지(VSS)로 형성되는 전류패스를 차단한다.

상기에서 설명한 바와같은 입출력특성은 도6의 입력패드(INPAD)로부터 입력되는 어드레스신호에 대한 출력신호(INPB)의 파형을 도시한 그래프도에 도시하였다.

한편, 도7은 입력패드(INPAD)로부터 입력되는 어드레스신호가 천이할때의 전류변화를 도시한 그래프도이고, 도8은 입력패드(INPAD)에 입력되는 어드레스신호의 전압을 0V에서 4V까지 변화시켰을때의 전류변화를 도시한 그래프도이다.

상기한 바와같은 본 발명에 의한 어드레스 입력버퍼는 입력 어드레스신호의 전압에 따른 전류소모를 줄임으로써, 칩을 동작시키는 동작전류를 줄일 수 있는 효과가 있다.

Claims

게이트에 각각 입력패드로부터 어드레스신호를 입력받고, 드레인이 접지된 제1피모스트랜지스터 및 소스가 접지된 제1엔모스트랜지스터와; 게이트에 각각 전원전압을 입력받고, 소스가 상기 제1피모스트랜지스터의 소스에 접속된 제2엔모스트랜지스터 및 소스가 상기 제1엔모스트랜지스터의 드레인에 접속되고, 드레인을 통해 출력신호가 출력되는 제3엔모스트랜지스터와; 게이트가 접지되고, 전원전압과 상기 제3엔모스트랜지스터의 드레인사이에 접속된 제2피모스트랜지스터와; 드레인이 상기 제2엔모스트랜지스터의 드레인에 접속되고, 게이트가 상기 제3엔모스트랜지스터의 드레인에 접속된 제3피모스트랜지스터 및 드레인이 상기 제3엔모스트랜지스터의 드레인에 접속되고, 게이트가 상기 제2엔모스트랜지스터의 드레인에 접속된 제4피모스트랜지스터와; 게이트에 칩구동신호를 인버터를 통해 입력받고, 드레인이 상기 제3피모스트랜지스터의 소스에 접속됨과 아울러 소스가 전원전압에 접속된 제5피모스트랜지스터 및 게이트에 칩구동신호를 인버터를 통해 입력받고, 드레인이 상기 제4피모스트랜지스터의 소스에 접속됨과 아울러 소스가 전원전압에 접속된 제6피모스트랜지스터로 구성된 것을 특징으로 하는 어드레스 입력버퍼.
제 1항에 있어서, 상기 제2,제3엔모스트랜지스터 및 제2피모스트랜지스터는 채널의 길이 대 폭의 비가 큰 엔모스트랜지스터 및 피모스트랜지스터로 구성하여 된 것을 특징으로 하는 어드레스 입력버퍼.