KR100246357B1 - 어드레스버퍼 - Google Patents

어드레스버퍼 Download PDF

Info

Publication number
KR100246357B1
KR100246357B1 KR1019970046500A KR19970046500A KR100246357B1 KR 100246357 B1 KR100246357 B1 KR 100246357B1 KR 1019970046500 A KR1019970046500 A KR 1019970046500A KR 19970046500 A KR19970046500 A KR 19970046500A KR 100246357 B1 KR100246357 B1 KR 100246357B1
Authority
KR
South Korea
Prior art keywords
address buffer
gate
power supply
voltage
drain
Prior art date
Application number
KR1019970046500A
Other languages
English (en)
Other versions
KR19990025054A (ko
Inventor
황태선
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970046500A priority Critical patent/KR100246357B1/ko
Publication of KR19990025054A publication Critical patent/KR19990025054A/ko
Application granted granted Critical
Publication of KR100246357B1 publication Critical patent/KR100246357B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits

Abstract

본 발명은 어드레스버퍼에 관한 것으로, 종래 인버터의 천이영역을 이용한 어드레스버퍼는 전원전압의 변화에 따라 천이영역이 변화함으로써, 오동작이 발생하는 문제점이 있었고, 종래 차동증폭기의 비교를 이용한 어드레스버퍼도 역시 전원전압의 변화에 따라 기준전압이 변화함으로써, 오동작이 발생하는 문제점과 아울러 기준전압 발생회로의 필요에 따라 회로가 복잡해지는 문제점이 있었다. 이와같은 문제점을 감안한 본 발명은 칩구동신호가 인가되면 인버터로 동작하는 인버터의 천이영역을 이용한 어드레스버퍼에 있어서, 상기 어드레스버퍼에 인가되는 전원전압을 강하시키는 전압강하수단을 더 포함하여 전원전압을 강하시켜 폭넓은 전원전압범위에서도 동작이 가능하게 함으로써, 사용효율이 증가하는 효과가 있다.

Description

어드레스버퍼
본 발명은 어드레스버퍼에 관한 것으로, 특히 폭넓은 전원전압에서 동작하기에 적당하도록 한 어드레스버퍼에 관한 것이다.
종래의 어드레스버퍼를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1은 종래 인버터의 천이영역을 이용한 어드레스버퍼의 회로도로서, 이에 도시한 바와같이 전원전압(VCC)과 접지(VSS)사이에 직렬로 접속되어 게이트에 칩구동신호(CE)를 입력받는 피모스트랜지스터(PM1), 게이트에 어드레스신호(AS)를 입력받는 피모스트랜지스터(PM2) 및 엔모스트랜지스터(NM2)와; 그 피모스트랜지스터(PM2) 및 엔모스트랜지스터(NM2)의 접속점과 접지(VSS)사이에 접속되어 게이트에 칩구동신호(CE)를 입력받는 엔모스트랜지스터(NM1)로 구성되고, 그 피모스트랜지스터(PM2) 및 엔모스트랜지스터(NM1),(NM2)의 공통접속점에서 출력신호(OUT)가 출력된다. 이하, 이와같이 구성된 인버터의 천이영역을 이용한 어드레스버퍼의 동작을 설명한다.
어드레스버퍼를 구동하기 위한 칩구동신호(CE)가 고전위에서 저전위로 천이하면, 피모스트랜지스터(PM1)는 턴온되고, 엔모스트랜지스터(NM1)는 턴오프된다. 따라서, 피모스트랜지스터(PM2) 및 엔모스트랜지스터(NM2)는 인버터로 동작되므로 이후, 어드레스신호(AS)가 피모스트랜지스터(PM2) 및 엔모스트랜지스터(NM2)의 게이트에 인가되면, 반전된 어드레스신호(AS)에 따른 전원전압(VCC) 또는 접지전위(VSS)가 출력신호(OUT)로 나타난다. 이때, 피모스트랜지스터(PM2) 및 엔모스트랜지스터(NM2)로 이루어진 인버터는 3V 이내로 입력되는 어드레스신호(AS)를 반전하기 위해서 그 천이영역이 0.8V∼2.2V 사이에 존재하여야 한다.
그리고, 도2는 종래 차동증폭기의 비교를 이용한 어드레스버퍼의 회로도로서, 이에 도시한 바와같이 전원전압(VCC)에 소스가 접속되고, 드레인과 게이트가 공통접속된 피모스트랜지스터(PM3) 및 전원전압(VCC)에 소스가 접속되고, 게이트가 그 피모스트랜지스터(PM3)의 게이트에 접속된 피모스트랜지스터(PM4)와; 피모스트랜지스터(PM3)의 드레인과 접지(VSS)사이에 직렬접속되어 게이트에 기준전압(Vr)을 입력받는 엔모스트랜지스터(NM3) 및 게이트에 제어전압(Vc)을 입력받는 엔모스트랜지스터(NM4)와; 피모스트랜지스터(PM4)의 드레인과 엔모스트랜지스터(NM3),(NM4)의 공통접속점사이에 접속되어 게이트에 어드레스신호(AS)를 입력받는 엔모스트랜지스터(NM5)로 구성되고, 그 피모스트랜지스터(PM4) 및 엔모스트랜지스터(NM5)의 공통접속점에서 출력신호(OUT)가 출력된다. 이하, 이와같이 구성된 종래 차동증폭기의 비교를 이용한 어드레스버퍼의 동작을 설명한다.
어드레스버퍼를 구동하기 위한 제어전압(Vc)이
Figure 1019970046500_B1_M0001
의 레벨로 엔모스트랜지스터(NM4)의 게이트에 인가되어 그 엔모스트랜지스터(NM4)를 턴온시키고, 기준전압(Vr)이 1.5V의 레벨로 엔모스트랜지스터(NM3)의 게이트에 인가됨과 아울러 어드레스신호(AS)가 3V 이내의 레벨로 엔모스트랜지스터(NM5)의 게이트에 인가된다. 따라서, 기준신호(Vr)의 레벨이 어드레스신호(AS)보다 작을 경우는 엔모스트랜지스터(NM5)가 턴온되어 접지전위(VSS)에 따른 저전위가 출력신호(OUT)로 출력되고, 반대로 기준신호(Vr)의 레벨이 어드레스신호(AS)보다 클 경우는 엔모스트랜지스터(NM3)가 턴온되어 피모스트랜지스터(PM3),(PM4)의 게이트에 접지전위(VSS)에 따른 저전위가 나타나므로, 그 피모스트랜지스터(PM3),(PM4)가 턴온되어 전원전압(VCC)에 따른 고전위가 출력신호(OUT)로 출력된다.
그러나, 상기한 바와같이 동작되는 종래 인버터의 천이영역을 이용한 어드레스버퍼는 전원전압의 변화에 따라 천이영역이 변화함으로써, 오동작이 발생하는 문제점이 있었고, 종래 차동증폭기의 비교를 이용한 어드레스버퍼는 전원전압의 변화에 따라 기준전압이 변화함으로써, 오동작이 발생하는 문제점과 아울러 기준전압 발생회로의 필요에 따라 회로가 복잡해지는 문제점이 있었다.
본 발명은 상기한 바와같은 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 폭넓은 전원전압에서도 안정된 동작을 수행할 수 있는 어드레스버퍼를 제공하는데 있다.
도1은 종래 인버터의 천이영역을 이용한 어드레스버퍼의 회로도.
도2는 종래 차동증폭기의 비교를 이용한 어드레스버퍼의 회로도.
도3은 본 발명의 일실시 예시도.
***도면의 주요 부분에 대한 부호의 설명***
100:전압강하수단 R1,R2:저항
NM10,NM11:엔모스트랜지스터 PM10,PM11:피모스트랜지스터
상기한 바와같은 본 발명의 목적은 칩구동신호가 인가되면 인버터로 동작하는 어드레스버퍼에 있어서, 상기 어드레스버퍼에 인가되는 전원전압을 강하시키는 전압강하수단을 더 포함하여 구성함으로써 달성되는 것으로, 본 발명에 의한 어드레스버퍼를 실시예를 들어 상세히 설명하면 다음과 같다.
도3은 본 발명의 일 실시예시도로서, 이에 도시한 바와같이 칩구동신호(CE)가 인가되면 인버터로 동작하는 어드레스버퍼에 있어서, 상기 어드레스버퍼에 인가되는 전원전압(VCC)을 강하시키는 전압강하수단(100)을 더 포함하여 구성되며, 그 전압강하수단(100)은 전원전압(VCC)을 저항(R1)을 통해 드레인에 인가받고, 드레인과 게이트가 공통접속된 엔모스트랜지스터(NM10) 및 전원전압(VCC)을 드레인에 인가받고, 게이트가 그 엔모스트랜지스터(NM10)의 게이트에 접속된 엔모스트랜지스터(NM11)와; 소스가 상기 엔모스트랜지스터(NM10)의 소스에 접속되고, 드레인이 저항(R2)을 통해 접지(VSS)에 접속되며, 게이트와 드레인이 공통접속된 피모스트랜지스터(PM10) 및 소스가 상기 엔모스트랜지스터(NM11)의 소스에 접속되고, 드레인이 접지(VSS)에 접속되며, 게이트가 그 피모스트랜지스터(PM10)의 게이트에 접속된 피모스트랜지스터(PM11)로 구성된다. 이때, 상기 저항(R1),(R2)은 동일한 값을 갖는다. 이하, 상기한 바와같이 구성된 본 발명에 따른 실시예의 동작을 설명한다.
엔모스트랜지스터(NM10)의 드레인과 게이트에 전원전압(VCC)이 저항(R1)을 통해 강하되어
Figure 1019970046500_B1_M0002
의 전압값으로 인가되고, 이때 피모스트랜지스터(PM10)의 드레인과 게이트에 저항(R2)을 통한 접지전위(VSS)가 나타난다. 따라서, 그 엔모스트랜지스터(NM10)는 도통되어, 공통접속된 엔모스트랜지스터(NM10) 및 피모스트랜지스터(PM10)의 소스에는
Figure 1019970046500_B1_M0001
의 전압값이 나타나고, 그 피모스트랜지스터(PM10)는 도통되어, 피모스트랜지스터(PM11)의 드레인에는
Figure 1019970046500_B1_M0004
의 전압값이 나타난다. 여기서 Vt는 모스트랜지스터의 문턱전압(threshold voltage)값이다.
이때, 엔모스트랜지스터(NM11)의 게이트는 엔모스트랜지스터(NM10)의 게이트에 접속되어 있으므로, 그 엔모스트랜지스터(NM11)는 도통되고, 또한 피모스트랜지스터(PM11)의 게이트도 피모스트랜지스터(PM10)의 게이트에 접속되어 있으므로, 그 피모스트랜지스터(PM11)도 도통된다. 따라서, 공통접속된 엔모스트랜지스터(NM11) 및 피모스트랜지스터(PM11)의 소스에는 엔모스트랜지스터(NM11) 및 피모스트랜지스터(PM11)에 의해 분압된 전압값
Figure 1019970046500_B1_M0005
이 나타난다. 이 분압된 전압값
Figure 1019970046500_B1_M0005
은 종래 인버터의 천이영역을 이용한 어드레스버퍼의 피모스트랜지스터(PM1)의 소스에 인가된다. 따라서, 칩구동신호(CE)가 고전위에서 저전위로 천이하면 피모스트랜지스터(PM2) 및 엔모스트랜지스터(NM2)는 인버터로 동작되므로, 이후, 어드레스신호(AS)가 피모스트랜지스터(PM2) 및 엔모스트랜지스터(NM2)의 게이트에 인가되면, 반전된 어드레스신호(AS)에 따른 분압된 전압값
Figure 1019970046500_B1_M0005
또는 접지전위(VSS)가 출력신호(OUT)로 나타난다. 이때, 상기 피모스트랜지스터(PM1)의 소스에 인가되는 분압된 전압값
Figure 1019970046500_B1_M0005
은 저항(R1),(R2)의 저항값을 변화시키거나 혹은 엔모스트랜지스터(NM11) 및 피모스트랜지스터(PM11)의 채널길이를 변화시킴으로써, 그 레벨을 조정할 수 있고, 또한 저전압발진기(Low Voltage Generator)를 사용해서도 상기 피모스트랜지스터(PM1)의 소스에 인가되는 전압값의 레벨을 조정할 수 있다.
상기한 바와같은 본 발명에 의한 어드레스버퍼는 폭넓은 전원전압범위에서도 동작이 가능함으로써, 사용효율이 증가하는 효과가 있다.

Claims (3)

  1. 칩구동신호가 인가되면 인버터로 동작하는 어드레스버퍼에 있어서, 상기 어드레스버퍼에 인가되는 전원전압을 강하시키는 전압강하수단을 더 포함하여 구성된 것을 특징으로 하는 어드레스버퍼.
  2. 제 1항에 있어서, 상기 전압강하수단은 저전압발진기(Low Voltage Generator)임을 특징으로 하는 어드레스버퍼.
  3. 제 1항에 있어서, 상기 전압강하수단은 전원전압을 제1저항을 통해 드레인에 인가받고, 드레인과 게이트가 공통접속된 제1엔모스트랜지스터 및 전원전압을 드레인에 인가받고, 게이트가 그 제1엔모스트랜지스터의 게이트에 접속된 제2엔모스트랜지스터와; 소스가 상기 제1엔모스트랜지스터의 소스에 접속되고, 드레인이 제2저항을 통해 접지에 접속되며, 게이트와 드레인이 공통접속된 제1피모스트랜지스터 및 소스가 상기 제2엔모스트랜지스터의 소스에 접속되고, 드레인이 접지에 접속되며, 게이트가 그 제1피모스트랜지스터의 게이트에 접속된 제2피모스트랜지스터로 구성된 것을 특징으로 하는 어드레스버퍼.
KR1019970046500A 1997-09-10 1997-09-10 어드레스버퍼 KR100246357B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970046500A KR100246357B1 (ko) 1997-09-10 1997-09-10 어드레스버퍼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970046500A KR100246357B1 (ko) 1997-09-10 1997-09-10 어드레스버퍼

Publications (2)

Publication Number Publication Date
KR19990025054A KR19990025054A (ko) 1999-04-06
KR100246357B1 true KR100246357B1 (ko) 2000-03-15

Family

ID=19521092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970046500A KR100246357B1 (ko) 1997-09-10 1997-09-10 어드레스버퍼

Country Status (1)

Country Link
KR (1) KR100246357B1 (ko)

Also Published As

Publication number Publication date
KR19990025054A (ko) 1999-04-06

Similar Documents

Publication Publication Date Title
KR0130037B1 (ko) 동작전압의 변동에 대응 가능한 반도체집적회로의 입력버퍼회로
KR100242782B1 (ko) 반도체장치및그제어회로
KR930008859A (ko) 직류 전류를 제거한 데이타 출력 버퍼
JP3512763B2 (ja) 薄膜トランジスタ液晶表示装置のゲートドライバに用いられるシングルエンド型高電圧レベルシフタ
KR100352767B1 (ko) 고속 반도체 디바이스에 적합한 인터페이스 회로 및인터페이싱 방법
KR930001654B1 (ko) 반도체 메모리 집적회로
KR19980028353A (ko) 반도체 장치의 저소비 전력 입력 버퍼
KR0147712B1 (ko) 에스램의 저전압 동작용 비트 라인 회로
KR19980050807A (ko) 고출력 전압 생성용 반도체 회로
KR100246357B1 (ko) 어드레스버퍼
KR100432573B1 (ko) 임피던스 조절이 가능한 출력 구동 회로를 갖는 반도체 장치
KR940025178A (ko) 데이터 출력회로
KR100223849B1 (ko) 반도체 메모리장치
EP0320779B1 (en) Sense amplifier
JPH097381A (ja) 半導体装置
KR20000041373A (ko) 출력 버퍼
KR100359854B1 (ko) 센스 앰프
JPH0799437A (ja) 半導体装置の入出力回路
KR100280402B1 (ko) 어드레스 입력버퍼
KR100302610B1 (ko) 고전압 구동 회로
KR100424957B1 (ko) 반도체 집적회로 장치
KR200205171Y1 (ko) 데이터 출력 버퍼회로
KR100280416B1 (ko) 파워스위칭회로
JP2690212B2 (ja) 半導体メモリ装置用電流検出型データバス増幅器
JP3841573B2 (ja) トランジスタ回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071120

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee