KR100280416B1

KR100280416B1 - 파워스위칭회로

Info

Publication number: KR100280416B1
Application number: KR1019970075303A
Authority: KR
Inventors: 정홍석
Original assignee: 김영환; 현대반도체주식회사
Priority date: 1997-12-27
Filing date: 1997-12-27
Publication date: 2001-02-01
Also published as: KR19990055370A

Abstract

본 발명은 파워 스위칭 회로에 관한 것으로, 종래의 기술에 있어서는 프로그램 모드일 때 이피롬 셀의 워드라인에 걸리는 전압(이하, VCON전압)을 높이기 위해 제2 피-모스 트랜지스터의 전압을 높일수록 제3 피-모스 트랜지스터의 출력이 낮아져 사용자 모드에서 이피롬의 프로그램 전압(V_PP)을 0V로 하는 경우에는 VCON전압이 전원전압보다 낮아지게 되어 결국 전체적인 동작전압을 낮게함으로써, 저전압 이득을 줄이게 되는 문제점이 있었다.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 모드별로 피-모스 트랜지스터의 게이트에 인가되는 구동전압을 따로 공급하게 함으로써, 사용자 모드에서의 동작전압이 낮아지는 문제점이 없어지고, 프로그램 전압을 임의로 조정할 수 있어 프로그램 속도를 향상시키는 효과가 있다.

Description

파워 스위칭 회로{POWER SWITCHING CIRCUIT}

본 발명은 파워 스위칭 회로에 관한 것으로, 특히 프로그램 모드시에 이피롬 셀의 워드라인에 걸리는 전압을 높이고자 할 때 사용자 모드에서 워드라인의 전압이 드롭되는 현상을 방지하는 파워 스위칭 회로에 관한 것이다.

도 1은 종래 파워 스위칭 회로의 구성을 보인 회로도이고, 도 2는 도 1에서 각 모드별로 이피롬의 프로그램 전압과 이피롬 셀의 워드라인에 걸리는 전압의 파형을 보인 모의실험 파형도로서, 이에 도시된 바와 같이 인버터부의 출력 V_A는 제1 피-모스 트랜지스터(PM1)의 게이트에 인가되는 전원전압(V_DD)과 소오스에 인가되는 이피롬의 프로그램 전압(Vpp)에 의해 하이레벨을 유지하는 프로그램 모드와 검증 모드(Verify Mode : Vpp = 12.5V)에서는 그 출력값이 '하이'레벨을 가지며, 판독 모드(Vpp = V_DD)와 사용자 모드(Vpp = 0V)일 때는 '로우'레벨을 갖는다.

이피롬(EPROM) 셀의 워드라인 전압이 되는 이피롬 셀의 워드라인에 걸리는 전압(이하, VCON전압)의 레벨은 제4 피-모스 트랜지스터(PM4)와 제5 피-모스 트랜지스터(PM5)의 저항값의 비에 의해 결정되고, 이 저항비는 상기 제4,제5 피-모스 트랜지스터(PM4, PM5)의 W/L비 및 그 게이트의 전압인 제2,제3 피-모스 트랜지스터(PM2, PM3)의 출력전압(V1, V2)에 의해 결정된다.

저항 (R1∼R3)은 고전위 전압(Vpp)과 전원전압(VDD)을 양단자로 하는 전압분배를 결정하며, 상기 제2,제3 피-모스 트랜지스터(PM2, PM3)의 출력전압(V1, V2)의 레벨을 조정하는 역할을 하고, 상기 제4,제5 피-모스 트랜지스터(PM4, PM5)와 제2,제3 엔-모스 트랜지스터(NM2, NM3) 및 인버터(I1)는 프로그램 모드와 그 외의 검증, 판독, 사용자 모드에서의 상기 제2,제3 피-모스 트랜지스터(PM2, PM3)의 출력전압(V1, V2) 레벨을 결정하여 상기 저항 R1∼R3에 의해 배분된 전압을 상기 제2,제3 피-모스 트랜지스터(PM2, PM3)의 게이트로 얼마만큼의 인가할지를 결정하게 하며, 이피롬 셀에서 입력되는 쓰기인에이블 신호(이하, WTEPROM 신호)가 '하이'이고, 이피롬의 프로그램 전압(V_PP)이 12.5V일 때 제3 피-모스 트랜지스터(PM3)의 출력전압(V2)이 '로우'가 되어 제5 피-모스 트랜지스터(PM5)는 턴-온되며, 상기 제2 피-모스 트랜지스터(PM2)의 출력전압(V1)은 상기 저항 (R1∼R3)에 의해 배분된 특정 전압을 가지게 되고, 따라서 제4 피-모스 트랜지스터(PM4)는 게이트에 인가되는 전압이 문턱전압을 Vtp라 할 때 V_PP- Vtp보다 낮아져 리니어(Liner) 영역에 있게 되며, 이로인해 상기 제4 피-모스 트랜지스터(PM4)의 저항이 높아지고, 상기 제5 피-모스 트랜지스터(PM5)는 포화(Saturation) 영역에 있기 때문에 VCON전압은 하이전압 레벨이 된다.

그러므로, 검증 모드 일때는 WTEPROM 신호가 '로우'이고, 제2 피-모스 트랜지스터(PM2)의 출력(V1)은 0V이며, 따라서 제4 피-모스 트랜지스터(PM4)는 포화영역에 있고, 제5 피-모스 트랜지스터(PM5)는 리니어 영역에 있게되어 높은 저항값을 가지며, 이로 인해 VCON전압은 전원전압 레벨에 근사한 값을 갖게된다.

판독 모드일 때에는 이피롬의 프로그램 전압(V_PP)은 5V이고, WTEPROM 신호는 0V이므로 제2 피-모스 트랜지스터(PM2)의 출력(V1)은 0V이며, 제3 피-모스 트랜지스터(PM3)의 출력(V2)은 5V가 되어 제5 피-모스 트랜지스터(PM5)는 턴-오프되고, VCON전압은 전원전압 레벨의 값을 갖게된다.

그러나, 사용자 모드일때는 이피롬의 프로그램 전압(V_PP)은 0V이고, WTEPROM 신호는 0V이므로 제2 피-모스 트랜지스터(PM2)의 출력(V1)은 0V이며, 제3 피-모스 트랜지스터(PM3)의 출력(V2)은 전원전압과 그라운드를 양단전압으로 하고, 저항 (R1∼R3)에 의해 배분된 전압 레벨을 가지며, 이때 제4 피-모스 트랜지스터(PM4)는 제3 피-모스 트랜지스터(PM3)의 출력(V2)이 V_DD- Vtp보다 작으면 리니어 영역에 들게되어 VCON전압은 제5 피-모스 트랜지스터(PM5)의 전압분배에 의해 전원전압보다 낮은 전압 레벨을 갖게된다.

상기와 같이 종래의 기술에 있어서는 도 1에서와 같이 프로그램 모드일 때 이피롬 셀의 워드라인에 걸리는 전압(이하, VCON전압)을 높이기 위해 제2 피-모스 트랜지스터의 전압을 높일수록 제3 피-모스 트랜지스터의 출력이 낮아져 사용자 모드에서 이피롬의 프로그램 전압(V_PP)을 0V로 하는 경우에는 VCON전압이 전원전압보다 낮아지게 되어 결국 전체적인 동작전압을 낮게함으로써, 저전압 이득을 줄이게 되는 문제점이 있었다.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 모드별로 피-모스 트랜지스터의 게이트에 인가되는 구동전압을 따로 공급하게 함으로써, 사용자 모드에서의 동작전압이 낮아지는 문제점이 없어지고, 프로그램 전압을 임의로 조정할 수 있어 프로그램 속도를 향상시키는 회로를 제공함에 그 목적이 있다.

도 1은 종래 파워 스위칭 회로의 구성을 보인 회로도.

도 2는 도 1에서 각 모드별로 이피롬의 프로그램 전압과 이피롬 셀의 워드라인에 걸리는 전압의 파형을 보인 모의실험 파형도.

도 3은 본 발명 파워 스위칭 회로의 구성을 보인 회로도.

도 4는 도 3에서 전송게이트의 구성을 보인 구성도.

도 5는 도 3에서 각 모드별로 이피롬의 프로그램 전압과 이피롬 셀의 워드라인에 걸리는 전압의 파형을 보인 모의실험 파형도.

*도면의 주요 부분에 대한 부호의 설명*

10 : 인버터부 20 : 모드선택부

NAND1,NAND2 : 낸드게이트 R1∼R3 : 저항

I1∼I3 : 인버터 PM1∼PM6 : 피-모스 트랜지스터

NM1∼NM4 : 엔-모스 트랜지스터 TG1 : 전송게이트

이와 같은 목적을 달성하기 위한 본 발명 파워 스위칭 회로의 구성은, 인버터부와 전류반복기 및 복수의 피-모스 트랜지스터로 이루어진 스위칭 회로에 있어서, 모드별로 피-모스 트랜지스터의 게이트에 인가되는 구동전압을 따로 공급하는 모드선택부를 구비함을 특징으로 한다.

상기 모드선택부는 입력되는 두 신호를 낸드조합하는 제1,제2 낸드게이트와; 상기 제1,2 낸드게이트의 출력을 반전하는 제2, 제3 인버터와; 상기 제1 낸드게이트의 출력과 상기 제1 인버터의 출력에 의해 전류반복기의 출력을 인가 또는 차단하는 전송게이트와; 게이트에 인가되는 상기 인버터부의 출력에 의해 전원전압을 출력 또는 차단하는 피-모스 트랜지스터와; 게이트에 입력되는 상기 제3 인버터의 출력에 의해 온/오프되는 엔-모스 트랜지스터로 구성함을 특징으로 한다.

이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도 3은 본 발명 파워 스위칭 회로의 구성을 보인 회로도로서, 이에 도시한 바와 같이 제1 인버터(I1)에서 반전된 이피롬 셀에서 입력되는 쓰기인에이블 신호(WTEPROMB)와 인버터부(10)의 출력(V_A)을 입력 받아 낸드조합하여 출력하는 제1 낸드게이트(NAND1)와; 이피롬 셀에서 입력되는 쓰기인에이블 신호(WTEPROM)와 인버터부(10)의 출력(V_A)을 입력받아 낸드조합하는 제2 낸드게이트(NAND2)와; 상기 제1 낸드게이트(NAND1)의 출력을 반전하는 제2 인버터(I2)와; 상기 제2 낸드게이트(NAND2)의 출력을 반전하는 제3 인버터(I3)와; 상기 제2 인버터(I2)의 출력과 상기 제1 낸드게이트(NAND1)의 출력에 의해 제3 피-모스 트랜지스터(PM3)의 출력(V2)을 제5 피-모스 트랜지스터(PM5)의 인가 또는 차단하는 전송게이트(TG1)와; 게이트에 인가되는 상기 인버터부(10)의 출력에 의해 전원전압을 상기 제5 피-모스 트랜지스터(PM5)의 게이트에 출력 또는 차단하는 제6 피-모스 트랜지스터(PM6)와; 게이트에 입력되는 상기 제3 인버터(I3)의 출력에 의해 상기 제5 피-모스 트랜지스터(PM5)의 게이트에 접지전위가 인가 또는 차단되는 제4 엔-모스 트랜지스터(NM4)로 구성한다.

이와 같이 구성한 본 발명에 따른 일실시예를 첨부한 도 5를 참조하여 설명하면 다음과 같다.

도 5는 도 3에서 각 모드별로 이피롬의 프로그램 전압과 이피롬 셀의 워드라인에 걸리는 전압의 파형을 보인 모의실험 파형도로서, 이에 도시한 바와 같이 사용자 모드에서 피-모스 트랜지스터(NM5)의 게이트에 인가되는 이피롬의 프로그램 전압(V_PP)의 영향을 받는 것을 방지하기 위해 상기 피-모스 트랜지스터(PM5)의 게이트에 인가되는 전압을 각 프로그램 모드, 검증 모드, 판독 모드 및 사용자 모드로 나누어 각각 따로 구동하게 하였는데, 이를 각 모드별로 설명하면 다음과 같다.

먼저, 프로그램 모드일 때 이피롬 셀에서 입력되는 쓰기인에이블 신호(이하, WTEPROM 신호)는 '하이'이고, 인버터부(10)의 출력전압(V_A)은 '하이'이므로 모드선택부(20)의 엔-모스 트랜지스터(NM4)는 포화영역에 있게되며, 이에따라 피-모스 트랜지스터(NM5)의 게이트에 인가되는 전압은 0V로 된다.

검증 모드일때는 WTEPROM 신호는 '로우'이고, 인버터(10)의 출력전압(V_A)은 '하이'이므로 낸드게이트 도 4에서와 같이 낸드게이트(NAND1)에서 '로우'가 출력되어, 전송게이트(TG1)의 클럭단(CK)은 '하이'가 입력되고, 클럭바단(CKB)에는 '로우'가 입력되며, 결국 피-모스 트랜지스터(PM5)의 게이트에 인가되는 전압은 전류반복기의 출력전압(V2)이 되어 종래에 입력되던 게이트 전압과 동일하지만 전송게이트(TG1)의 피-모스 트랜지스터(PM7)는 기판(Substrate)이 플로팅(floating)되어 있으며, 이는 전류반복기의 출력전압(V2)의 레벨이 전원전압보다 높기 때문이다.

판독 모드 및 사용자 모드일때는 인버터부(10)의 출력전압(V_A)은 0V가 되고, 모드선택부(20)의 피-모스 트랜지스터(PM6)는 포화영역에 들게되어 피-모스 트랜지스터(PM5)의 게이트에 인가되는 전압은 전원전압이 되며, 이로 인하여 이 피-모스 트랜지스터(PM5)는 턴-오프되어 이피롬 셀의 워드라인에 걸리는 전압(VCON전압)은 포화영역이 되는 피-모스 트랜지스터(PM4)에 의해 전원전압과 같은 레벨이 된다.

이상에서 설명한 바와 같이 본 발명 파워 스위칭 회로는 프로그램 모드에서 이피롬 셀의 프로그램 시간을 줄이고자 또는 이피롬 셀의 워드라인에 걸리는 전압을 높이고자 할 때 사용자 모드에서의 동작전압이 낮아지는 문제점이 없어지고, 프로그램 전압을 임의로 조정할 수 있어 프로그램 속도를 향상시키며, 또한 이피롬의 프로그램 전압 단자를 하이나 로우의 어떤 레벨로 사용해도 됨으로써, 단자의 활용도를 높이는 효과가 있다.

Claims

프로그램 전압에 따른 전원전압을 반전하여 출력하는 인버터부, 쓰기 인에이블 신호에 따라 제1, 제2출력전압을 출력하는 전류반복기 및 그 제1, 제2 출력전압에 따라 전원전압 또는 상기 프로그램 전압을 워드라인에 출력하는 제4, 제5 피-모스 트랜지스터로 이루어진 파워 스위칭 회로에 있어서, 상기 쓰기 인에이블 신호의 반전 신호 및 상기 인버터부의 출력 신호를 낸드조합하는 제1 낸드게이트 및 그 제1 낸드게이트의 출력을 반전하는 제2 인버터와, 상기 제1 낸드게이트 및 상기 제2 인버터의 출력신호에 의해 전류반복기의 제2 출력전압을 상기 제5 피-모스 트랜지스터의 게이트에 인가하는 전송게이트와, 상기 인버터부의 출력신호에 의해 전원전압을 상기 제5피-모스 트랜지스터의 게이트에 인가하는 제6 피-모스 트랜지스터와, 상기 쓰기 인에이블 신호 및 상기 인버터부의 출력신호를 낸드조합하는 제2낸드게이트 및 그 제2낸드게이트의 출력신호를 반전하는 제3인버터와, 그 제3인버터의 출력신호에 의해 상기 제5피-모스 트랜지스터의 게이트에 접지전위를 인가하는 엔-모스 트랜지스터로 구비하여 구성된 것을 특징으로 하는 파워 스위칭 회로.