KR200205171Y1 - 데이터 출력 버퍼회로 - Google Patents

데이터 출력 버퍼회로 Download PDF

Info

Publication number
KR200205171Y1
KR200205171Y1 KR2019980012702U KR19980012702U KR200205171Y1 KR 200205171 Y1 KR200205171 Y1 KR 200205171Y1 KR 2019980012702 U KR2019980012702 U KR 2019980012702U KR 19980012702 U KR19980012702 U KR 19980012702U KR 200205171 Y1 KR200205171 Y1 KR 200205171Y1
Authority
KR
South Korea
Prior art keywords
data
data output
voltage
output
buffer circuit
Prior art date
Application number
KR2019980012702U
Other languages
English (en)
Other versions
KR20000002769U (ko
Inventor
최홍석
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR2019980012702U priority Critical patent/KR200205171Y1/ko
Publication of KR20000002769U publication Critical patent/KR20000002769U/ko
Application granted granted Critical
Publication of KR200205171Y1 publication Critical patent/KR200205171Y1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

본 고안은 데이터 출력 버퍼회로에 관한것으로서, 데이터와 데이터 구동신호가 입력되어 입력데이터를 구동하는 데이터 드라이버부와; 상기 데이터 드라이버부에 연결되며 전압 및 온도변화를 감지하여 전원전압의 상승 또는 강하를 상쇄시키는 역할을 하는 감지부와; 상기 데이터 드라이버부 및 감지부의 작용에따라 데이터를 출력하는 데이터 출력부로 구성한것이다.

Description

데이터 출력 버퍼회로
본 고안은 여러 비트메모리 소자 등에 이용되는 데이터 출력 버퍼회로에 관한 것으로, 특히 여러 데이터가 동시에 출력될 때 전원전압의 강하를 억제 할수 있도록 한 데이터 출력 버퍼회로에 관한 것이다.
도 1은 종래기술에 의한 데이터 출력 버퍼회로도로서, 데이터 입력과 데이터 구동신호가 입력되는 서로다른 2개의 낸드게이트 (D1,D2)와; 입력 데이터를 반전시켜 상기 낸드게이트(D2)에 인가하는 반전기(N1)와; 상기 낸드게이트(D2)의 출력신호를 반전시키는 반전기(N2)등으로 이루어진 드라이버부(101)와: 상기 낸드게이트(N1,N2)에 각각 연결되어 데이터를 출력하는 데이터 출력부(102)로 구성되었다.
이하 첨부한 도 1 및 도 2를 참조하여 종래의 기술에 의한 데이터 출력 버퍼회로의 작용을 상세히 설명하면 다음과 같다.
입력 데이터가 0에서 1로 천이하는 경우와 1에서 0으로 천이하는 경우로 구분할수 있으며 먼저 0에서 1로 천이하는 경우를 설명하면, 데이터가 0에서 1로 천이하면 데이터 구동 입력이 인에이블되어 낸드게이트(D1)의 출력이 로우(Low)전위가 되고 낸드게이트(D2)의 출력은 하이(High)전위가 되어 다시 반전기(N2)를 거쳐 로우전위가 된다.
즉, 드라이버부(101)의 출력 A와 B는 모두 로우전위가 되어 데이터 출력부(102)의 피모스 트랜지스터(PM1)가 구동되어 이를 통해 Vcc전원이 출력단(I/O)을 충전시킨다.
입력 데이터가 1에서 0으로 천이하는 경우는 드라이버부(101)의 출력A와B는 모두 하이전위가 되어 데이터 출력부(102)의 엔모스 트랜지스터(NM2)가 구동되어 출력단(I/O)의 콘덴서 C1에 충전된 전압이 엔모스 트랜지스터(NM2)를 통해 Vss측으로 방전한다.
한편, 시스템상의 큰 부하를 구동하기 위해 출력단의 출력 트랜지스터를 크게하여 짧은 시간내에 출력단(I/O)을 충전 및 방전시킬 때 패키지납(Package Lead)의 기생적인 인덕턴스 성분에 의해 전원 전압의 강하가 발생한다.
예를 들어 데이터가 모두 0에서 1로 천이하는 경우 출력 피모스 트랜지스터(PM1)를 통해 출력단(I/O)을 충전하게 되는데 여러 비트 메모리 소자의 경우 한꺼번에 천이하는 데이터 수가 많아 기생 인덕턴스 (L1)를 지나 흐르는 전류가 크고 데이터 천이 시간이 짧으면 짧을수록 인덕턴스 성분에 의해 도 2의(A)에 도시한 바와 같이 Vcc전압의 강하가 생긴다.
반대로 데이터가 모두 1에서 0으로 천이하는 경우 출력 엔모스 트랜지스터(NM2)를 통해 역시 상기와 같은 이유로 도 2(b)에 도시한 바와 같이 Vcc전압의 상승이 생긴다.
상기와 같은 문제점을 방지하기 위해 드라이버부(101)와 데이터 출력부(102)사이에 저항소자(R1,R2)를 삽입하여 출력단(102) 트랜지스터의 온 타이밍을 완만히 하여 출력 트랜지스터를 통해 급격히 전류가 흐르는 것을 막아 전원전압의 강하 및 상승을 억제하여 안정화 시킨다.
그러나 종래와 같은 데이터 출력 버퍼회로에 있어서는, 정상적인 Vcc범위 및 동작온도 범위내에서 추가로 삽입한 저항소자로 인해 RC지연이 생겨 데이터 출력 스피드의 저하를 가져오게 된다.
따라서 본 고안에서는 전원전압의 변동 및 주변동작조건을 감지하는 감지부를 이용하여 종래와 같은 저항소자 삽입에 따른 데이터 출력 스피드 저하를 방지하도록한 데이터 출력 버퍼회로를 제공하는데 있다.
도 1은 종래의 기술에 의한 데이터 출력 버퍼회로.
도 2의(A)는 데이터 입력이 0에서 1로 천이시 도 1의 데이터 출력부 파형도.
도 2의(B)는 데이터 입력이 1에서 0으로 천이시 도 1의 데이터 출력부 파형도.
도 3은 본 고안에 의한 데이터 출력 버퍼회로.
도 4의(A)는 정상동작범위일 때 "A","B" 점 전압 파형도.
도 4의(B)는 고전압,저온 동작시 데이터가 0에서 1로 천이할때"A"점 전압 파형도.
도 4의(C)는 고전압,저온 동작시 데이터가 1에서 0으로 천이할 때"B"점 전압 파형도.
***도면의 주요 부분에 대한 부호의 설명***
101,201 : 드라이버부 102,202 : 데이터 출력부
203,204 : 감지부
도 3은 본 고안에 의한 데이터 출력 버퍼회로로서, 데이터 입력과 데이터 구동신호가 입력되는 서로다른 2개의 낸드게이트 (D3,D4)와; 입력 데이터를 반전시켜 상기 낸드게이트(D4)에 인가하는 반전기(N3)와; 상기 낸드 게이트(D4)의 일측에 코일(L3)및 트랜지스터(NM3)를 거쳐 연결된 감지부(203)와; 상기 낸드게이트(D4)의 출력에 연결된 반전기(N4)의 일측에 코일(L4) 및 트랜지스터(PM3)를 거쳐 연결된 감지부(204) 등으로 이루어진 드라이버부(201)와: 상기 낸드게이트(N1,N2)에 각각 연결되어 데이터를 출력하는 데이터 출력부(102)로 구성한 것이다.
이하 첨부한 도 3 및 도 4를 참조하여 본 고안에 의한 데이터 출력 버퍼회로의 작용 및 효과를 상세히 설명하면 다음과 같다.
입력 데이터가 0에서 1로 천이하는 경우와 1에서 0으로 천이하는 경우로 구분할수 있으며 먼저 0에서 1로 천이하는 경우를 설명하면, 데이터가 0에서 1로 천이하면 데이터 구동 입력이 인에이블되어 낸드게이트(D3)의 출력이 로우(Low)전위가 되고 낸드게이트(D4)의 출력은 하이(High)전위가 되어 다시 반전기(N4)를 거쳐 로우전위가 된다.
주변환경이 정상적인 Vcc 및 온도일 경우, 감지부(203) 및 감지부(204)는 각각 하이전위 및 로우전위를 출력하여 엔모스 트랜지스터(NM3)와 피모스 트랜지스터(PM3)를 온시켜 낸드게이트(D3)에 정상적인 Vss전원이 공급되어 데이터 출력부(202)의 피모스 트랜지스터(PM2)를 통해 Vcc전원이 출력단(I/O)측으로 충전하게 된다.
주변환경이 정상적이지 못할경우,예를들어 고전압 및 저온일 경우에 감지부(203,204)의 출력은 로우전위가 되며 엔모스 트랜지스터(NM3)는 오프되어 낸드게이트(D3)의 Vss전원선에 인덕터(L3)를 통해 전원이 공급되어 드라이버부(201)의 출력단 A에는 도 4(b)에 도시한 바와 같이 출력전압이 약간 상승하게 된다.
상승된 전압레벨만큼 데이터 출력부(202)의 피모스 트랜지스터(PM2)를 통해 많은 전류가 흐르는 것을 제한하며, 또한 Vcc전원과 Vss전원 사이의 콘덴서(C2)를 통해 Vcc전원의 인덕턴스(L5)에 의한 전압강하를 상쇄시켜 주므로 데이터 출력이 느려지는 것을 방지한다.
데이터가 1에서 0으로 천이될 경우, 주변환경이 정상적일 때는 감지부(203)과 감지부(204)의 출력은 각각 하이전위 및 로우전위가 되고 데이터 출력부의 피모스 트랜지스터(PM2)는 오프되고 반전기(N4)의 일측에는 정상적인 Vcc전원이 인가되며 엔모스 트랜지스터(NM4)는 온되어 출력단(I/O)에 충전된 전원이 엔모스 트랜지스터 (NM4)를 통해 방전하게 된다.
주변환경이 정상적이지 못할 경우, 예를들어 고전압 및 저온일 경우 감지부(203) 및 감지부(204)는 각각 로우전위 및 하이전위를 출력하여 엔모스 트랜지스터(NM3)와 피모스 트랜지스터(PM3)를 오프시키게 되고 반전기(N4)의 일측에는 코일(L4)의 인덕턴스 성분에 의한 상승된 전압이 가해져서 반전되어 드라이버부(201)의 출력단 B에는 도 4(c)에 도시한 바와 같이 약간 강하된 전압이 인가된다.
강하된 전압 레벨만큼, 데이터 출력부(202)의 엔모스 트랜지스터(NM4)를 통해 전류가 많이 흐르는 것을 제한하며 또한 Vss전원의 인덕턴스(L6)성분에 의한 전압 상승을 상쇄시켜 주므로 데이터 출력이 느려지는 것을 방지한다
시스템의 주변조건이 정상적이지 못할 경우, 예를 들어 고전압이나 저온일 경우에 출력 트랜지스터의 전원전압 상승 및 강하를 상쇄시켜 줌으로써 데이터 출력 스피드가 저하되는 것을 방지하는 효과가 있다.

Claims (2)

  1. 데이터와 데이터 구동신호가 각각 입력되어 데이터를 구동시키는 데이터 드라이버부와 상기 데이터 드라이버부로부터 구동된 데이터를 선택적으로 출력하는 데이터 출력부로 구성된 데이터 출력회로에 있어서, 전압 및 온도변화를 감지하는 감지부 를 상기 데이터 드라이버부에 연결하여 전원전압의 인덕턴스 성분에 기인한 전압상승 및 강하를 상쇄시키도록 구성한 데이터 출력 버퍼회로.
  2. 제 1항에 있어서, 감지부는 전압 및 온도 변화에 따라 온 또는 오프로 제어되는 트랜지스터와; 상기 트랜지스터에 병렬로 연결된 코일로 구성된 것을 특징으로하는 데이터 출력 버퍼회로.
KR2019980012702U 1998-07-10 1998-07-10 데이터 출력 버퍼회로 KR200205171Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019980012702U KR200205171Y1 (ko) 1998-07-10 1998-07-10 데이터 출력 버퍼회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019980012702U KR200205171Y1 (ko) 1998-07-10 1998-07-10 데이터 출력 버퍼회로

Publications (2)

Publication Number Publication Date
KR20000002769U KR20000002769U (ko) 2000-02-07
KR200205171Y1 true KR200205171Y1 (ko) 2000-12-01

Family

ID=19536063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019980012702U KR200205171Y1 (ko) 1998-07-10 1998-07-10 데이터 출력 버퍼회로

Country Status (1)

Country Link
KR (1) KR200205171Y1 (ko)

Also Published As

Publication number Publication date
KR20000002769U (ko) 2000-02-07

Similar Documents

Publication Publication Date Title
KR0130037B1 (ko) 동작전압의 변동에 대응 가능한 반도체집적회로의 입력버퍼회로
JP4926275B2 (ja) トランジスタスナップバック保護を組み込むレベルシフタ回路
KR960011964B1 (ko) 출력버퍼장치
US20060220704A1 (en) High-speed, low-power input buffer for integrated circuit devices
US20070205819A1 (en) Delay circuit with constant delay time regardless of process condition or voltage variation and pulse generator using the same
US5751160A (en) Output buffer with improved operational speed and transitional current
KR920010824B1 (ko) 반도체 메모리
US6563351B2 (en) Semiconductor integrated circuit having output buffer
KR100723519B1 (ko) Ｍｏｓ 트랜지스터를 이용한 전압 클램핑 회로 및 이를구비하는 반도체 칩
KR200205171Y1 (ko) 데이터 출력 버퍼회로
KR20030081625A (ko) 전원 전압에 가변되지 않는 지연 회로 및 이를 포함하는반도체 메모리 장치
US8797809B2 (en) Nonvolatile memory device
JP5726828B2 (ja) 出力ドライバ
KR0126254B1 (ko) 반도체 메모리 장치의 데이터 입력 버퍼
JP2851211B2 (ja) 入力バッファ回路
KR100630977B1 (ko) 파워온 리셋 회로
KR100200927B1 (ko) 모드설정회로
KR100234373B1 (ko) 반도체 메모리장치의 입력버퍼
JP2930227B2 (ja) 半導体集積回路の出力バッファ回路
KR100502677B1 (ko) 반도체 메모리 소자의 출력 버퍼
KR20030032178A (ko) 출력 데이터의 전압 레벨을 조절할 수 있는 출력 드라이버
JP4380455B2 (ja) 出力ドライバ回路及び半導体ｉｃ
KR0132369B1 (ko) 반도체집적 장치의 데이타 입력버퍼 및 그 입력 버퍼링 방법
JPH01173387A (ja) 半導体集積回路
KR100224766B1 (ko) 병렬 액티브 드라이버

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee