JP2004248415A - スイッチ回路 - Google Patents
スイッチ回路 Download PDFInfo
- Publication number
- JP2004248415A JP2004248415A JP2003035999A JP2003035999A JP2004248415A JP 2004248415 A JP2004248415 A JP 2004248415A JP 2003035999 A JP2003035999 A JP 2003035999A JP 2003035999 A JP2003035999 A JP 2003035999A JP 2004248415 A JP2004248415 A JP 2004248415A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- circuit
- switch circuit
- load
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Power Conversion In General (AREA)
Abstract
【課題】軽微な異常がある場合に外部接続されている機器側での対応を可能とするスイッチ回路を提供する。
【解決手段】MOSトランジスタQ1と、MOSトランジスタQ1の入力電圧検出回路(抵抗R2及びR3)と、MOSトランジスタQ1の出力電圧検出回路(抵抗R4及びR5)と、MOSトランジスタQ1を流れる電流の検出回路(抵抗R1及び演算増幅器4)と、MOSトランジスタQ1周辺温度の検出回路(温度センサ5)と、各検出回路の検出結果に応じてMOSトランジスタQ1のオン/オフを制御するとともに各検出回路の検出結果をデジタル信号としてデータ出力端子7を介して外部に出力するロジック回路6と、を備えるスイッチ回路。
【選択図】 図1
【解決手段】MOSトランジスタQ1と、MOSトランジスタQ1の入力電圧検出回路(抵抗R2及びR3)と、MOSトランジスタQ1の出力電圧検出回路(抵抗R4及びR5)と、MOSトランジスタQ1を流れる電流の検出回路(抵抗R1及び演算増幅器4)と、MOSトランジスタQ1周辺温度の検出回路(温度センサ5)と、各検出回路の検出結果に応じてMOSトランジスタQ1のオン/オフを制御するとともに各検出回路の検出結果をデジタル信号としてデータ出力端子7を介して外部に出力するロジック回路6と、を備えるスイッチ回路。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、スイッチ回路に関するものである。特に保護機能を有するスイッチ回路に関するものである。
【0002】
【従来の技術】
従来のスイッチ回路の一構成例であって特許文献1に開示されているハイサイドスイッチ回路を図3に示す。図3のハイサイドスイッチ回路は、Pチャネル形MOSトランジスタ31と、ゲート制御回路32と、過電流検出回路33と、D/A変換器34と、入力端子35と、出力端子36とを備えている。
【0003】
入力端子35に電源回路37が接続され、出力端子36に負荷38が接続され、ゲート制御回路32及び過電流検出回路33それぞれにコントローラ39が接続される。MOSトランジスタ31がオンである場合、電源回路37がハイサイドスイッチ回路30を介して負荷38に電力を供給する。一方、MOSトランジスタ31がオフである場合、電源回路37から負荷38への電力供給がハイサイドスイッチ回路30によって遮断される。
【0004】
ゲート制御回路32は、MOSトランジスタ31をオフ状態からオン状態とする際に、D/A変換器34を介してMOSトランジスタ31のゲートに供給する電圧を徐々に変化させて、MOSトランジスタ31のオン抵抗を一旦高抵抗とした後、徐々に小さくする制御を行い(この動作を「スロースタート動作」という)、スロースタート動作時に過電流検出回路33に送出するスロースタート信号をアクティブ状態にする。
【0005】
過電流検出回路33は、出力端子36に流れる電流が所定値を越えると過電流を検出する。そして、スロースタート信号がアクティブ状態のときに過電流状態を検出すると、過電流検出回路33は、過電流検出した旨を外部(コントローラ39)に通知するフラグをオンにする。この通知を受けたコントローラ39は、ゲート制御回路32に送出する制御信号をオフ状態に設定する。ゲート制御回路2は、オフ状態の制御信号を受けてD/A変換器34の出力を入力端子35の電圧レベルに切り替え、MOSトランジスタ31をオフする。これにより、ショートモードのような異常電流発生時には、MOSトランジスタ31をオフすることができる。したがって、ハイサイドスイッチ回路30及び負荷38が異常電流による破損から未然に保護される。
【0006】
一方、スロースタート信号がインアクティブ状態のときに過電流状態を検出した場合には、過電流検出回路33は、ゲート制御回路32に送出する過電流検出信号をアクティブ状態とし、ゲート制御回路32に過電流を検出した旨を通知する。この通知を受けたゲート制御回路32はスロースタート動作を行う。これにより、インラッシュ電流が流れたときは電流制限を行うがMOSトランジスタ31をオフ状態のままとしないことができる。したがって、電流供給を行いながらハイサイドスイッチ回路30及び負荷38をインラッシュ電流による破損から未然に保護することができる。
【0007】
【特許文献1】
特開2002−51449号公報 (段落0032−0054、第1図)
【0008】
【発明が解決しようとする課題】
上述したとおり図3のハイサイドスイッチ回路30では、過電流による破損から未然に保護している。
【0009】
また、MOSトランジスタ31を流れる電流が過電流検出回路33で設定された電流以内であれば、過電流検出回路33は過電流を検出しないので、MOSトランジスタ31を流れる電流が多めであっても正常範囲で有る場合と同様の動作をしていた。すなわち、軽微な異常や異常の前兆があっても何ら対処をしていなかった。
【0010】
なお、過電流検出回路33がフラグを外部(コントローラ39)に通知しているが、そのフラグの内容は過電流であるか否かであるのみであるので、ハイサイドスイッチ回路30は過電流になる前の軽微な異常をコントローラ39に通知することはできなかった。
【0011】
本発明は、上記の問題点に鑑み、軽微な異常がある場合に外部接続されている機器側での対応を可能とするスイッチ回路を提供することを目的とする。
【0012】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るスイッチ回路においては、スイッチ素子と、前記スイッチ素子の入力電圧、前記スイッチ素子の出力電圧、前記スイッチ素子を流れる電流、及び前記スイッチ素子の周辺温度の少なくとも一つを検出する検出手段と、前記検出手段の検出結果に応じて前記スイッチ素子のオン/オフを制御する制御手段と、前記検出手段の検出結果をデジタル信号として外部に出力する外部出力手段と、を備える構成とする。
【0013】
本発明に係るスイッチ回路は、検出手段の検出結果に応じてスイッチ素子のオン/オフを制御する制御手段を有するので、過電圧等の異常が生じた場合にスイッチ素子をオフにして異常による破損を未然に防止することができる。さらに、本発明に係るスイッチ回路は、検出手段の検出結果をデジタル信号として外部に出力する外部出力手段を有するので、軽微な異常がある場合に外部接続されている機器側での対応が可能となる。例えば、外部出力手段から出力されるデジタル信号を外部のマイクロコンピュータが入力し、そのマイクロコンピュータが入力したデジタル信号に応じてスイッチ回路の出力側に接続される負荷の動作モードを制御するようにするとよい。
【0014】
【発明の実施の形態】
以下に本発明の一実施形態について図面を参照して説明する。本発明に係るスイッチ回路の一構成例であるハイサイドスイッチ回路を図1に示す。図1のハイサイドスイッチ回路10は、入力端子1と、出力端子2と、グランド端子3と、演算増幅器4と、温度センサ5と、ロジック回路6と、データ出力端子7と、異常時の各種検出結果を記憶する不揮発性メモリ8と、Pチャネル形MOSトランジスタQ1と、抵抗R1〜R5とを備えている。
【0015】
入力端子1が電流検出用抵抗R1を介してMOSトランジスタQ1のソースに接続され、MOSトランジスタQ1のドレインが出力端子2に接続される。入力端子1と抵抗R1との共通接続点に演算増幅器4の非反転入力端子が接続され、抵抗R1とMOSトランジスタQ1との共通接続点に演算増幅器4の反転入力端子が接続される。また、MOSトランジスタQ1のソースが抵抗R2と抵抗R3とからなる直列接続体を介してグランド端子3に接続され、MOSトランジスタQ1のドレインが抵抗R4と抵抗R5からなる直列接続体を介してグランド端子3に接続される。そして、演算増幅器4の出力信号、温度センサ5の出力信号、抵抗R2と抵抗R3との共通接続点電位の信号、及び抵抗R4と抵抗R5との共通接続点電位の信号が、ロジック回路6に入力される。ロジック回路6は更に、MOSトランジスタQ1のゲート、データ出力端子7、及び不揮発性メモリ8に接続される。
【0016】
入力端子1に電源回路101が接続され、出力端子2に負荷102が接続される。また、データ出力端子7にマイクロコンピュータ103が接続され、グランド端子3が接地される。MOSトランジスタQ1がオンである場合、電源回路101がハイサイドスイッチ回路10を介して負荷102に電力を供給する。一方、MOSトランジスタQ1がオフである場合、電源回路101から負荷102への電力供給がハイサイドスイッチ回路10によって遮断される。
【0017】
抵抗R1及び演算増幅器4によって、MOSトランジスタQ1の入力電流が検出され、その検出結果がロジック回路6に送出される。また、温度センサ5によってMOSトランジスタQ1周辺の温度が検出され、その検出結果がロジック回路6に送出される。また、抵抗R2と抵抗R3からなる直列接続体によってMOSトランジスタQ1の入力電圧が検出され、その検出結果がロジック回路6に送出される。また、抵抗R4と抵抗R5からなる直列接続体によってMOSトランジスタQ1の出力電圧が検出され、その検出結果がロジック回路6に送出される。
【0018】
ロジック回路6は、入力した各種検出結果に基づいてMOSトランジスタQ1を制御するとともに各種検出結果をデジタル信号に変換して、データ出力端子7に出力する。なお、ロジック回路6が出力するデジタル信号は、シリアル信号であってもパラレル信号であっても構わない。更には、1ビットのモード切替信号の集合であっても構わない。
【0019】
マイクロコンピュータ103は、データ出力端子7から出力されるデジタル信号を入力し、そのデジタル信号を解析して、MOSトランジスタQ1の入力電流、入力電圧、出力電圧、及びMOSトランジスタQ1周辺の温度の少なくとも1つが正常範囲より外れている場合、その外れている度合いに応じて負荷102の動作状態を制御する。具体的には、マイクロコンピュータ103が負荷102の動作モードを通常モードから休止モードやセーブモード(軽負荷モード)等に変更する。例えば、負荷102がモータをPWM制御するモータ制御装置である場合は、データ出力端子7から出力されるデジタル信号によってモータ制御用PWM信号のオンデューティが補正されて負荷102の動作モードが切り替わる構成にするとよい。
【0020】
これにより、ハイサイドスイッチ回路10の軽微な異常が負荷102の制御によって解消されるので、電源回路101、ハイサイドスイッチ回路10、負荷102、及びマイクロコンピュータ103からなるシステムの動作が安定する。また、軽微な異常であったものが、ハイサイドスイッチ回路10がオンのままではハイサイドスイッチ回路10及び負荷102が破損するほどの大きな異常に移行することを未然に防止することができる。
【0021】
また、ロジック回路6は、入力した各種検出結果に基づいて過電流、入力電圧の過電圧、入出力間電圧の過電圧、及び温度異常のいずれか一つでも生じた場合、そのときの各種検出結果をデジタル信号として不揮発性メモリ8に格納するとともに、MOSトランジスタQ1をオフにする。なお、ロジック回路6から不揮発性メモリ8に送出されるデジタル信号は、シリアル信号であってもパラレル信号であっても構わない。また、ハイサイドスイッチ回路10がオンのままではハイサイドスイッチ回路10及び負荷102が破損するほどの大きな異常に移行してしまった場合に、MOSトランジスタQ1をオフするので、ハイサイドスイッチ回路10及び負荷102が保護される。また、ハイサイドスイッチ回路10がオンのままではハイサイドスイッチ回路10及び負荷102が破損するほどの大きな異常が発生すると、そのときの各種検出結果がデジタル信号として不揮発性メモリ8に格納されるので、その後不揮発性メモリ8にアクセスすることで異常発生状況の特定に役立てることができる。なお、このような異常が発生したときにデジタル信号を格納するメモリは不揮発性であるので、電力供給が遮断されても格納したデータが消滅することは殆どない。
【0022】
次に、本発明に係るスイッチ回路の他の構成例であるローサイドスイッチ回路を図2に示す。なお、図2において図1と同一の部分には同一の符号を付す。図2のローサイドスイッチ回路20は、出力端子2と、グランド端子3と、演算増幅器4と、温度センサ5と、ロジック回路6と、データ出力端子7と、不揮発性メモリ8と、Nチャネル形MOSトランジスタQ2と、抵抗R1〜R5とを備えている。
【0023】
出力端子2がMOSトランジスタQ2のドレインに接続され、MOSトランジスタQ2のソースが電流検出用抵抗R1を介してグランド端子3に接続される。MOSトランジスタQ2と抵抗R1との共通接続点に演算増幅器4の非反転入力端子が接続され、抵抗R1とグランド端子3との共通接続点に演算増幅器4の反転入力端子が接続される。また、MOSトランジスタQ1のドレインが抵抗R2と抵抗R3からなる直列接続体を介してグランド端子3に接続され、MOSトランジスタQ1のソースが抵抗R4と抵抗R5からなる直列接続体を介してグランド端子3に接続される。そして、演算増幅器4の出力信号、温度センサ5の出力信号、抵抗R2と抵抗R3との共通接続点電位の信号、及び抵抗R4と抵抗R5との共通接続点電位の信号が、ロジック回路6に入力される。ロジック回路6からの出力は、MOSトランジスタQ2のゲート、データ出力端子7、及び不揮発性メモリ8に接続される。なお、マイクロコンピュータ103につながる信号は、不揮発性メモリ8につながる信号を共用するようにしている。
【0024】
出力端子2に負荷102のローサイドが接続される。そして、負荷102のハイサイドに電圧VDが印加されている。また、データ出力端子7にマイクロコンピュータ103が接続され、グランド端子3が接地される。MOSトランジスタQ2がオンである場合、負荷102に電流が流れるので負荷102に電力が供給される。一方、MOSトランジスタQ12がオフである場合、負荷102に電流が流れないので負荷102に電力が供給されない。
【0025】
抵抗R1及び演算増幅器4によって、MOSトランジスタQ2に流れる電流が検出され、その検出結果がロジック回路6に送出される。また、温度センサ5によってMOSトランジスタQ2周辺の温度が検出され、その検出結果がロジック回路6に送出される。また、抵抗R2と抵抗R3からなる直列接続体によってMOSトランジスタQ2の出力電圧(ドレイン電圧)が検出され、その検出結果がロジック回路6に送出される。また、抵抗R4と抵抗R5からなる直列接続体によってMOSトランジスタQ2の入力電圧(ソース電圧)が検出され、その検出結果がロジック回路6に送出される。
【0026】
ロジック回路6は、入力した各種検出結果に基づいてMOSトランジスタQ2を制御するとともに各種検出結果をデジタル信号に変換して、不揮発性メモリ8及びデータ出力端子7に出力する。なお、ロジック回路6が出力するデジタル信号は、シリアル信号であってもパラレル信号であっても構わない。
【0027】
マイクロコンピュータ103は、データ出力端子7から出力されるデジタル信号を入力し、そのデジタル信号を解析して、MOSトランジスタQ2を流れる電流、MOSトランジスタQ2の入力電圧、MOSトランジスタQ2の出力電圧、及びMOSトランジスタQ2周辺の温度の少なくとも1つが正常範囲より外れている場合、そのデータを不揮発性メモリ8に記憶させるとともにその外れている度合いに応じて負荷102の動作状態を制御する。具体的には、マイクロコンピュータ103が負荷102の動作モードを通常モードから休止モードやセーブモード(軽負荷モード)等に変更する。例えば、負荷102がモータをPWM制御するモータ制御装置である場合は、データ出力端子7から出力されるデジタル信号によってモータ制御用PWM信号のオンデューティが補正されて負荷102の動作モードが切り替わる構成にするとよい。
【0028】
これにより、ローサイドスイッチ回路20の軽微な異常が負荷102の制御によって解消されるので、ローサイドスイッチ回路20、負荷102、及びマイクロコンピュータ103からなるシステムの動作が安定する。また、軽微な異常からローサイドスイッチ回路20がオンのままではローサイドスイッチ回路20及び負荷102が破損するほどの大きな異常に移行することを未然に防止することができる。
【0029】
また、ロジック回路6は、入力した各種検出結果に基づいて過電流、入力電圧の過電圧、入出力間電圧の過電圧、及び温度異常のいずれか一つでも生じた場合、そのときの各種検出結果をデジタル信号に変換して不揮発性メモリ8に格納するとともに、MOSトランジスタQ2をオフにする。また、ローサイドスイッチ回路20がオンのままではローサイドスイッチ回路20及び負荷102が破損するほどの大きな異常に移行してしまった場合に、MOSトランジスタQ2をオフするので、ローサイドスイッチ回路20及び負荷102が保護される。また、そのときの各種検出結果がデジタル信号として不揮発性メモリ8に格納されるので、その後不揮発性メモリ8にアクセスすることで、異常発生状況の特定に役立てることができる。なお、このような異常が発生したときにデジタル信号を格納するメモリは不揮発性であるので、電力供給が遮断されても格納したデータが消滅することは殆どない。
【0030】
また、図1のハイサイドスイッチ回路10及び図2のローサイドスイッチ回路20において不揮発性メモリ8と不揮発性メモリ8以外の回路とは一般的に互いに製造プロセスが大きく異なるので、不揮発性メモリ8を具備する第1の半導体チップと不揮発性メモリ8以外の回路を具備する第2の半導体チップをそれぞれ別個に製造し、その第1の半導体チップ1と第2の半導体チップ2とをバンプにより接続するいわゆるチップ・オン・チップの構成にすることが望ましい。
【0031】
なお、上述したローサイドスイッチ回路20では、データ出力端子7を経由してマイクロコンピュータ103につながる信号は不揮発性メモリ8につながる信号を共用するようにしているが、不揮発性メモリ8の出力をデータ出力端子7に接続するようにしてもよい。この場合、不揮発性メモリ8が軽微な異常データでも記憶し、ローサイドスイッチ回路20が不揮発性メモリ8の記憶データをデータ出力端子7から出力することによってマイクロコンピュータ103を制御し、マイクロコンピュータ103は、不揮発性メモリ8の記憶データに応じて、負荷102を制御する。
【0032】
【発明の効果】
本発明によると、軽微な異常がある場合に外部接続されている機器側での対応とするスイッチ回路を実現することができる。
【図面の簡単な説明】
【図1】本発明に係るハイサイドスイッチ回路の一構成例を示す図である。
【図2】本発明に係るローサイドスイッチ回路の一構成例を示す図である。
【図3】従来のハイサイドスイッチ回路の一構成例を示す図である。
【符号の説明】
1 入力端子
2 出力端子
3 グランド端子
4 演算増幅器
5 温度センサ
6 ロジック回路
7 データ出力端子
8 不揮発性メモリ
10 ハイサイドスイッチ回路
20 ローサイドスイッチ回路
Q1 Pチャネル形MOSトランジスタ
Q2 Nチャネル形MOSトランジスタ
R1〜R5 抵抗
【発明の属する技術分野】
本発明は、スイッチ回路に関するものである。特に保護機能を有するスイッチ回路に関するものである。
【0002】
【従来の技術】
従来のスイッチ回路の一構成例であって特許文献1に開示されているハイサイドスイッチ回路を図3に示す。図3のハイサイドスイッチ回路は、Pチャネル形MOSトランジスタ31と、ゲート制御回路32と、過電流検出回路33と、D/A変換器34と、入力端子35と、出力端子36とを備えている。
【0003】
入力端子35に電源回路37が接続され、出力端子36に負荷38が接続され、ゲート制御回路32及び過電流検出回路33それぞれにコントローラ39が接続される。MOSトランジスタ31がオンである場合、電源回路37がハイサイドスイッチ回路30を介して負荷38に電力を供給する。一方、MOSトランジスタ31がオフである場合、電源回路37から負荷38への電力供給がハイサイドスイッチ回路30によって遮断される。
【0004】
ゲート制御回路32は、MOSトランジスタ31をオフ状態からオン状態とする際に、D/A変換器34を介してMOSトランジスタ31のゲートに供給する電圧を徐々に変化させて、MOSトランジスタ31のオン抵抗を一旦高抵抗とした後、徐々に小さくする制御を行い(この動作を「スロースタート動作」という)、スロースタート動作時に過電流検出回路33に送出するスロースタート信号をアクティブ状態にする。
【0005】
過電流検出回路33は、出力端子36に流れる電流が所定値を越えると過電流を検出する。そして、スロースタート信号がアクティブ状態のときに過電流状態を検出すると、過電流検出回路33は、過電流検出した旨を外部(コントローラ39)に通知するフラグをオンにする。この通知を受けたコントローラ39は、ゲート制御回路32に送出する制御信号をオフ状態に設定する。ゲート制御回路2は、オフ状態の制御信号を受けてD/A変換器34の出力を入力端子35の電圧レベルに切り替え、MOSトランジスタ31をオフする。これにより、ショートモードのような異常電流発生時には、MOSトランジスタ31をオフすることができる。したがって、ハイサイドスイッチ回路30及び負荷38が異常電流による破損から未然に保護される。
【0006】
一方、スロースタート信号がインアクティブ状態のときに過電流状態を検出した場合には、過電流検出回路33は、ゲート制御回路32に送出する過電流検出信号をアクティブ状態とし、ゲート制御回路32に過電流を検出した旨を通知する。この通知を受けたゲート制御回路32はスロースタート動作を行う。これにより、インラッシュ電流が流れたときは電流制限を行うがMOSトランジスタ31をオフ状態のままとしないことができる。したがって、電流供給を行いながらハイサイドスイッチ回路30及び負荷38をインラッシュ電流による破損から未然に保護することができる。
【0007】
【特許文献1】
特開2002−51449号公報 (段落0032−0054、第1図)
【0008】
【発明が解決しようとする課題】
上述したとおり図3のハイサイドスイッチ回路30では、過電流による破損から未然に保護している。
【0009】
また、MOSトランジスタ31を流れる電流が過電流検出回路33で設定された電流以内であれば、過電流検出回路33は過電流を検出しないので、MOSトランジスタ31を流れる電流が多めであっても正常範囲で有る場合と同様の動作をしていた。すなわち、軽微な異常や異常の前兆があっても何ら対処をしていなかった。
【0010】
なお、過電流検出回路33がフラグを外部(コントローラ39)に通知しているが、そのフラグの内容は過電流であるか否かであるのみであるので、ハイサイドスイッチ回路30は過電流になる前の軽微な異常をコントローラ39に通知することはできなかった。
【0011】
本発明は、上記の問題点に鑑み、軽微な異常がある場合に外部接続されている機器側での対応を可能とするスイッチ回路を提供することを目的とする。
【0012】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るスイッチ回路においては、スイッチ素子と、前記スイッチ素子の入力電圧、前記スイッチ素子の出力電圧、前記スイッチ素子を流れる電流、及び前記スイッチ素子の周辺温度の少なくとも一つを検出する検出手段と、前記検出手段の検出結果に応じて前記スイッチ素子のオン/オフを制御する制御手段と、前記検出手段の検出結果をデジタル信号として外部に出力する外部出力手段と、を備える構成とする。
【0013】
本発明に係るスイッチ回路は、検出手段の検出結果に応じてスイッチ素子のオン/オフを制御する制御手段を有するので、過電圧等の異常が生じた場合にスイッチ素子をオフにして異常による破損を未然に防止することができる。さらに、本発明に係るスイッチ回路は、検出手段の検出結果をデジタル信号として外部に出力する外部出力手段を有するので、軽微な異常がある場合に外部接続されている機器側での対応が可能となる。例えば、外部出力手段から出力されるデジタル信号を外部のマイクロコンピュータが入力し、そのマイクロコンピュータが入力したデジタル信号に応じてスイッチ回路の出力側に接続される負荷の動作モードを制御するようにするとよい。
【0014】
【発明の実施の形態】
以下に本発明の一実施形態について図面を参照して説明する。本発明に係るスイッチ回路の一構成例であるハイサイドスイッチ回路を図1に示す。図1のハイサイドスイッチ回路10は、入力端子1と、出力端子2と、グランド端子3と、演算増幅器4と、温度センサ5と、ロジック回路6と、データ出力端子7と、異常時の各種検出結果を記憶する不揮発性メモリ8と、Pチャネル形MOSトランジスタQ1と、抵抗R1〜R5とを備えている。
【0015】
入力端子1が電流検出用抵抗R1を介してMOSトランジスタQ1のソースに接続され、MOSトランジスタQ1のドレインが出力端子2に接続される。入力端子1と抵抗R1との共通接続点に演算増幅器4の非反転入力端子が接続され、抵抗R1とMOSトランジスタQ1との共通接続点に演算増幅器4の反転入力端子が接続される。また、MOSトランジスタQ1のソースが抵抗R2と抵抗R3とからなる直列接続体を介してグランド端子3に接続され、MOSトランジスタQ1のドレインが抵抗R4と抵抗R5からなる直列接続体を介してグランド端子3に接続される。そして、演算増幅器4の出力信号、温度センサ5の出力信号、抵抗R2と抵抗R3との共通接続点電位の信号、及び抵抗R4と抵抗R5との共通接続点電位の信号が、ロジック回路6に入力される。ロジック回路6は更に、MOSトランジスタQ1のゲート、データ出力端子7、及び不揮発性メモリ8に接続される。
【0016】
入力端子1に電源回路101が接続され、出力端子2に負荷102が接続される。また、データ出力端子7にマイクロコンピュータ103が接続され、グランド端子3が接地される。MOSトランジスタQ1がオンである場合、電源回路101がハイサイドスイッチ回路10を介して負荷102に電力を供給する。一方、MOSトランジスタQ1がオフである場合、電源回路101から負荷102への電力供給がハイサイドスイッチ回路10によって遮断される。
【0017】
抵抗R1及び演算増幅器4によって、MOSトランジスタQ1の入力電流が検出され、その検出結果がロジック回路6に送出される。また、温度センサ5によってMOSトランジスタQ1周辺の温度が検出され、その検出結果がロジック回路6に送出される。また、抵抗R2と抵抗R3からなる直列接続体によってMOSトランジスタQ1の入力電圧が検出され、その検出結果がロジック回路6に送出される。また、抵抗R4と抵抗R5からなる直列接続体によってMOSトランジスタQ1の出力電圧が検出され、その検出結果がロジック回路6に送出される。
【0018】
ロジック回路6は、入力した各種検出結果に基づいてMOSトランジスタQ1を制御するとともに各種検出結果をデジタル信号に変換して、データ出力端子7に出力する。なお、ロジック回路6が出力するデジタル信号は、シリアル信号であってもパラレル信号であっても構わない。更には、1ビットのモード切替信号の集合であっても構わない。
【0019】
マイクロコンピュータ103は、データ出力端子7から出力されるデジタル信号を入力し、そのデジタル信号を解析して、MOSトランジスタQ1の入力電流、入力電圧、出力電圧、及びMOSトランジスタQ1周辺の温度の少なくとも1つが正常範囲より外れている場合、その外れている度合いに応じて負荷102の動作状態を制御する。具体的には、マイクロコンピュータ103が負荷102の動作モードを通常モードから休止モードやセーブモード(軽負荷モード)等に変更する。例えば、負荷102がモータをPWM制御するモータ制御装置である場合は、データ出力端子7から出力されるデジタル信号によってモータ制御用PWM信号のオンデューティが補正されて負荷102の動作モードが切り替わる構成にするとよい。
【0020】
これにより、ハイサイドスイッチ回路10の軽微な異常が負荷102の制御によって解消されるので、電源回路101、ハイサイドスイッチ回路10、負荷102、及びマイクロコンピュータ103からなるシステムの動作が安定する。また、軽微な異常であったものが、ハイサイドスイッチ回路10がオンのままではハイサイドスイッチ回路10及び負荷102が破損するほどの大きな異常に移行することを未然に防止することができる。
【0021】
また、ロジック回路6は、入力した各種検出結果に基づいて過電流、入力電圧の過電圧、入出力間電圧の過電圧、及び温度異常のいずれか一つでも生じた場合、そのときの各種検出結果をデジタル信号として不揮発性メモリ8に格納するとともに、MOSトランジスタQ1をオフにする。なお、ロジック回路6から不揮発性メモリ8に送出されるデジタル信号は、シリアル信号であってもパラレル信号であっても構わない。また、ハイサイドスイッチ回路10がオンのままではハイサイドスイッチ回路10及び負荷102が破損するほどの大きな異常に移行してしまった場合に、MOSトランジスタQ1をオフするので、ハイサイドスイッチ回路10及び負荷102が保護される。また、ハイサイドスイッチ回路10がオンのままではハイサイドスイッチ回路10及び負荷102が破損するほどの大きな異常が発生すると、そのときの各種検出結果がデジタル信号として不揮発性メモリ8に格納されるので、その後不揮発性メモリ8にアクセスすることで異常発生状況の特定に役立てることができる。なお、このような異常が発生したときにデジタル信号を格納するメモリは不揮発性であるので、電力供給が遮断されても格納したデータが消滅することは殆どない。
【0022】
次に、本発明に係るスイッチ回路の他の構成例であるローサイドスイッチ回路を図2に示す。なお、図2において図1と同一の部分には同一の符号を付す。図2のローサイドスイッチ回路20は、出力端子2と、グランド端子3と、演算増幅器4と、温度センサ5と、ロジック回路6と、データ出力端子7と、不揮発性メモリ8と、Nチャネル形MOSトランジスタQ2と、抵抗R1〜R5とを備えている。
【0023】
出力端子2がMOSトランジスタQ2のドレインに接続され、MOSトランジスタQ2のソースが電流検出用抵抗R1を介してグランド端子3に接続される。MOSトランジスタQ2と抵抗R1との共通接続点に演算増幅器4の非反転入力端子が接続され、抵抗R1とグランド端子3との共通接続点に演算増幅器4の反転入力端子が接続される。また、MOSトランジスタQ1のドレインが抵抗R2と抵抗R3からなる直列接続体を介してグランド端子3に接続され、MOSトランジスタQ1のソースが抵抗R4と抵抗R5からなる直列接続体を介してグランド端子3に接続される。そして、演算増幅器4の出力信号、温度センサ5の出力信号、抵抗R2と抵抗R3との共通接続点電位の信号、及び抵抗R4と抵抗R5との共通接続点電位の信号が、ロジック回路6に入力される。ロジック回路6からの出力は、MOSトランジスタQ2のゲート、データ出力端子7、及び不揮発性メモリ8に接続される。なお、マイクロコンピュータ103につながる信号は、不揮発性メモリ8につながる信号を共用するようにしている。
【0024】
出力端子2に負荷102のローサイドが接続される。そして、負荷102のハイサイドに電圧VDが印加されている。また、データ出力端子7にマイクロコンピュータ103が接続され、グランド端子3が接地される。MOSトランジスタQ2がオンである場合、負荷102に電流が流れるので負荷102に電力が供給される。一方、MOSトランジスタQ12がオフである場合、負荷102に電流が流れないので負荷102に電力が供給されない。
【0025】
抵抗R1及び演算増幅器4によって、MOSトランジスタQ2に流れる電流が検出され、その検出結果がロジック回路6に送出される。また、温度センサ5によってMOSトランジスタQ2周辺の温度が検出され、その検出結果がロジック回路6に送出される。また、抵抗R2と抵抗R3からなる直列接続体によってMOSトランジスタQ2の出力電圧(ドレイン電圧)が検出され、その検出結果がロジック回路6に送出される。また、抵抗R4と抵抗R5からなる直列接続体によってMOSトランジスタQ2の入力電圧(ソース電圧)が検出され、その検出結果がロジック回路6に送出される。
【0026】
ロジック回路6は、入力した各種検出結果に基づいてMOSトランジスタQ2を制御するとともに各種検出結果をデジタル信号に変換して、不揮発性メモリ8及びデータ出力端子7に出力する。なお、ロジック回路6が出力するデジタル信号は、シリアル信号であってもパラレル信号であっても構わない。
【0027】
マイクロコンピュータ103は、データ出力端子7から出力されるデジタル信号を入力し、そのデジタル信号を解析して、MOSトランジスタQ2を流れる電流、MOSトランジスタQ2の入力電圧、MOSトランジスタQ2の出力電圧、及びMOSトランジスタQ2周辺の温度の少なくとも1つが正常範囲より外れている場合、そのデータを不揮発性メモリ8に記憶させるとともにその外れている度合いに応じて負荷102の動作状態を制御する。具体的には、マイクロコンピュータ103が負荷102の動作モードを通常モードから休止モードやセーブモード(軽負荷モード)等に変更する。例えば、負荷102がモータをPWM制御するモータ制御装置である場合は、データ出力端子7から出力されるデジタル信号によってモータ制御用PWM信号のオンデューティが補正されて負荷102の動作モードが切り替わる構成にするとよい。
【0028】
これにより、ローサイドスイッチ回路20の軽微な異常が負荷102の制御によって解消されるので、ローサイドスイッチ回路20、負荷102、及びマイクロコンピュータ103からなるシステムの動作が安定する。また、軽微な異常からローサイドスイッチ回路20がオンのままではローサイドスイッチ回路20及び負荷102が破損するほどの大きな異常に移行することを未然に防止することができる。
【0029】
また、ロジック回路6は、入力した各種検出結果に基づいて過電流、入力電圧の過電圧、入出力間電圧の過電圧、及び温度異常のいずれか一つでも生じた場合、そのときの各種検出結果をデジタル信号に変換して不揮発性メモリ8に格納するとともに、MOSトランジスタQ2をオフにする。また、ローサイドスイッチ回路20がオンのままではローサイドスイッチ回路20及び負荷102が破損するほどの大きな異常に移行してしまった場合に、MOSトランジスタQ2をオフするので、ローサイドスイッチ回路20及び負荷102が保護される。また、そのときの各種検出結果がデジタル信号として不揮発性メモリ8に格納されるので、その後不揮発性メモリ8にアクセスすることで、異常発生状況の特定に役立てることができる。なお、このような異常が発生したときにデジタル信号を格納するメモリは不揮発性であるので、電力供給が遮断されても格納したデータが消滅することは殆どない。
【0030】
また、図1のハイサイドスイッチ回路10及び図2のローサイドスイッチ回路20において不揮発性メモリ8と不揮発性メモリ8以外の回路とは一般的に互いに製造プロセスが大きく異なるので、不揮発性メモリ8を具備する第1の半導体チップと不揮発性メモリ8以外の回路を具備する第2の半導体チップをそれぞれ別個に製造し、その第1の半導体チップ1と第2の半導体チップ2とをバンプにより接続するいわゆるチップ・オン・チップの構成にすることが望ましい。
【0031】
なお、上述したローサイドスイッチ回路20では、データ出力端子7を経由してマイクロコンピュータ103につながる信号は不揮発性メモリ8につながる信号を共用するようにしているが、不揮発性メモリ8の出力をデータ出力端子7に接続するようにしてもよい。この場合、不揮発性メモリ8が軽微な異常データでも記憶し、ローサイドスイッチ回路20が不揮発性メモリ8の記憶データをデータ出力端子7から出力することによってマイクロコンピュータ103を制御し、マイクロコンピュータ103は、不揮発性メモリ8の記憶データに応じて、負荷102を制御する。
【0032】
【発明の効果】
本発明によると、軽微な異常がある場合に外部接続されている機器側での対応とするスイッチ回路を実現することができる。
【図面の簡単な説明】
【図1】本発明に係るハイサイドスイッチ回路の一構成例を示す図である。
【図2】本発明に係るローサイドスイッチ回路の一構成例を示す図である。
【図3】従来のハイサイドスイッチ回路の一構成例を示す図である。
【符号の説明】
1 入力端子
2 出力端子
3 グランド端子
4 演算増幅器
5 温度センサ
6 ロジック回路
7 データ出力端子
8 不揮発性メモリ
10 ハイサイドスイッチ回路
20 ローサイドスイッチ回路
Q1 Pチャネル形MOSトランジスタ
Q2 Nチャネル形MOSトランジスタ
R1〜R5 抵抗
Claims (1)
- スイッチ素子と、
前記スイッチ素子の入力電圧、前記スイッチ素子の出力電圧、前記スイッチ素子を流れる電流、及び前記スイッチ素子の周辺温度の少なくとも一つを検出する検出手段と、
前記検出手段の検出結果に応じて前記スイッチ素子のオン/オフを制御する制御手段と、
前記検出手段の検出結果をデジタル信号として外部に出力する外部出力手段と、
を備えることを特徴とするスイッチ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003035999A JP2004248415A (ja) | 2003-02-14 | 2003-02-14 | スイッチ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003035999A JP2004248415A (ja) | 2003-02-14 | 2003-02-14 | スイッチ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004248415A true JP2004248415A (ja) | 2004-09-02 |
Family
ID=33021214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003035999A Pending JP2004248415A (ja) | 2003-02-14 | 2003-02-14 | スイッチ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004248415A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007336688A (ja) * | 2006-06-14 | 2007-12-27 | Shimadzu Corp | 分析装置の保護回路 |
WO2008004445A1 (fr) * | 2006-07-06 | 2008-01-10 | Panasonic Corporation | Appareil de protection, et procédé de protection, procédé de traitement de signal et procédé de détection de quantité électrique employée par l'appareil de protection |
JP2008009898A (ja) * | 2006-06-30 | 2008-01-17 | Mitsumi Electric Co Ltd | 保護回路及びusb機器 |
JP2012114534A (ja) * | 2010-11-22 | 2012-06-14 | Rohm Co Ltd | 半導体装置及びこれを用いた電子機器 |
JP2013065159A (ja) * | 2011-09-16 | 2013-04-11 | Dainippon Printing Co Ltd | 電子媒体、電子媒体における電力供給方法 |
CN103346527A (zh) * | 2013-06-14 | 2013-10-09 | 成都锐奕信息技术有限公司 | 同时具有过流保护和过热保护的无线接入点 |
KR101355806B1 (ko) * | 2013-04-01 | 2014-01-28 | 디앤아이테크놀러지(주) | 철도차량용 전자식 난방 제어장치 |
-
2003
- 2003-02-14 JP JP2003035999A patent/JP2004248415A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007336688A (ja) * | 2006-06-14 | 2007-12-27 | Shimadzu Corp | 分析装置の保護回路 |
JP2008009898A (ja) * | 2006-06-30 | 2008-01-17 | Mitsumi Electric Co Ltd | 保護回路及びusb機器 |
WO2008004445A1 (fr) * | 2006-07-06 | 2008-01-10 | Panasonic Corporation | Appareil de protection, et procédé de protection, procédé de traitement de signal et procédé de détection de quantité électrique employée par l'appareil de protection |
JPWO2008004445A1 (ja) * | 2006-07-06 | 2009-12-03 | パナソニック株式会社 | 保護装置、その保護方法、その信号処理方法及びその電気量検出方法 |
US8059377B2 (en) | 2006-07-06 | 2011-11-15 | Panasonic Corporation | Protection device, protection method using the same, method for processing signal using the same, and method for detecting quantity of electricity using the same |
JP5362996B2 (ja) * | 2006-07-06 | 2013-12-11 | パナソニック株式会社 | 保護装置及びその電気量検出方法 |
JP2012114534A (ja) * | 2010-11-22 | 2012-06-14 | Rohm Co Ltd | 半導体装置及びこれを用いた電子機器 |
JP2013065159A (ja) * | 2011-09-16 | 2013-04-11 | Dainippon Printing Co Ltd | 電子媒体、電子媒体における電力供給方法 |
KR101355806B1 (ko) * | 2013-04-01 | 2014-01-28 | 디앤아이테크놀러지(주) | 철도차량용 전자식 난방 제어장치 |
CN103346527A (zh) * | 2013-06-14 | 2013-10-09 | 成都锐奕信息技术有限公司 | 同时具有过流保护和过热保护的无线接入点 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1393443B1 (en) | Overcurrent detection and protection apparatus for switching element | |
JP4589966B2 (ja) | 電力供給制御装置及び半導体装置 | |
US7885048B2 (en) | Semiconductor device and an electronic apparatus incorporating the semiconductor device | |
US20110002073A1 (en) | Output buffer circuit and output buffer system | |
JP2010068637A (ja) | 充電制御用半導体集積回路 | |
JP2003318713A (ja) | 負荷駆動装置 | |
JP2008042230A (ja) | 負荷駆動回路、および保護方法 | |
JP2009296367A (ja) | 負荷回路の過電流保護装置 | |
US20110299206A1 (en) | Battery state monitoring circuit and battery device | |
JP2004080346A (ja) | 電流制限回路およびそれを備えた出力回路 | |
JP2008202997A (ja) | 温度検出回路 | |
US9343901B2 (en) | Power system and short-circuit protection circuit thereof | |
JP2008035596A (ja) | 保護回路 | |
JP4479570B2 (ja) | 保護機能付きスイッチング回路および保護回路 | |
JP3585105B2 (ja) | 過熱保護機能付き半導体装置の制御回路 | |
JP2004248093A (ja) | 負荷駆動回路 | |
US20030193819A1 (en) | Power semiconductor device | |
JP2004248415A (ja) | スイッチ回路 | |
US7724047B2 (en) | Semiconductor integrated circuit driving external FET and power supply incorporating the same | |
JP2000308253A (ja) | 電源供給制御装置および電源供給制御方法 | |
JP2005293067A (ja) | ボルテージレギュレータ | |
JP2008067292A (ja) | 過熱遮断回路 | |
JP2007097333A (ja) | 電源ショート保護回路 | |
JP2004248452A (ja) | 過電流保護回路 | |
JP2006039812A (ja) | 直流安定化電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070925 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080415 |