JP5180510B2

JP5180510B2 - Ｌｅｄ表示装置

Info

Publication number: JP5180510B2
Application number: JP2007106977A
Authority: JP
Inventors: 博之酒井; 剛宏小山; 秀樹村松; 俊明小林
Original assignee: Nagano Keiki Co Ltd
Current assignee: Nagano Keiki Co Ltd
Priority date: 2007-04-16
Filing date: 2007-04-16
Publication date: 2013-04-10
Anticipated expiration: 2027-04-16
Also published as: US8044898B2; JP2008268263A; US20080252574A1

Description

本発明は、直列接続された複数のＬＥＤにそれぞれ並列接続したスイッチ素子をＯＮ／ＯＦＦ制御して数字等の表示を行うＬＥＤ表示装置に関する。

複数のＬＥＤを用いて数字等の表示を行うＬＥＤ表示装置は知られているが、常時点灯させるなどの用途におけるＬＥＤ表示装置では、一般的な要求である小型化・低価格化・表示の高品質化等をはじめ、特に、消費電力が少ないこと、低電圧電源により駆動できることなどの性能が要求される。

従来、この種のＬＥＤ表示装置としては、特許文献１〜５が知られている。特許文献１には、定電流源と、この定電流源と直列に接続された複数の、直列に接続された発光素子と、各発光素子に対応して設けられた、対応する発光素子に並列に接続されたバイパス回路とを有し、バイパス回路は、供給される制御信号に応じて、対応する発光素子の両端を、対応する発光素子の抵抗値に比べ十分に小さな抵抗値をもって短絡するようにした表示回路が開示され、特許文献２には、順方向に直列接続された発光素子群と、この発光素子群に定電流を供給する定電流電源と、この発光素子群の各発光素子に対してそれぞれ並列に接続され、外部からの制御信号に基づいて対応する発光素子を点灯又は消灯させるスイッチ素子群とを備えたＬＥＤ駆動回路が開示され、特許文献３には、多数のＬＥＤを並設してなるＬＥＤアレイ及び各ＬＥＤの導通を個別に制御する回路を備えるＬＥＤアレイ装置であって、各ＬＥＤを直列接続してなるＬＥＤアレイと、各ＬＥＤに並列接続されたスイッチング素子と、ＬＥＤアレイに給電する定電流装置とを具備するＬＥＤアレイ装置が開示され、特許文献４には、ＬＥＤを複数直列接続した直列要素からなる光源を備えた表示装置であって、直列要素と直列に定電流素子が接続された表示装置が開示され、特許文献５には、複数本の走査電極と複数本の信号電極とをマトリクス状に交差配置し、マトリクスの各交差点で表示素子を走査電極と信号電極との間の電圧によって駆動するドットマトリクス表示装置であって、走査電極と所定の基準電位を与える基準電圧端子との間に整流素子を所定の電極の向きで電気的に接続し、走査電極上の電荷を整流素子を介して基準電圧端子側に放電するドットマトリクス表示装置が開示されている。
特開平９−８１２１１号公報特開平５−１２９６６５号公報特開平５−１３１６８１号公報特開平８−１９４４４８号公報特開２００１−１０９４３３号公報

しかし、上述した従来のＬＥＤ表示装置は、次のような問題点があった。

特許文献１，２及び３のタイプは、必要数量のＬＥＤを直列接続するタイプである。したがって、いずれの特許文献１，２及び３もＬＥＤの使用数量に対応して必要とする駆動電圧が高くなり、電源の大型化及びコストアップを招くとともに、駆動電圧を高くできない場合は、ＬＥＤの使用数量が制限されたり或いは発光輝度の低下を招く難点がある。なお、ＬＥＤを並列接続するタイプでは、発光輝度のバラツキを招くとともに、消費電力が大きくなる問題を生じる。

特許文献４及び５のタイプは、必要数量のＬＥＤを直列接続と並列接続の組合わせにより接続したタイプ、即ち、マトリクス配列に接続するタイプである。マトリクス接続した場合、直列接続と並列接続の欠点をある程度排除できる利点はあるものの、並列回路（行）又は直列回路（列）をそれぞれ一グループとして制御するため、各ＬＥＤに対する個々の制御ができず、表示用途が制限される難点がある。

本発明は、このような背景技術に存在する課題を解決したＬＥＤ表示装置の提供を目的とするものである。

本発明は、上述した課題を解決するため、定電流電源を有する電源回路部に、少なくとも、複数のＬＥＤを直列接続するとともに、各ＬＥＤにスイッチ素子をそれぞれ並列接続し、制御回路部によりスイッチ素子を選択的にＯＮ／ＯＦＦ制御してＬＥＤにより所定の表示を行うＬＥＤ表示装置１を構成するに際して、少なくとも一又は二以上の数字Ｎａ，Ｎｂ…のセグメントｎａａ，ｎａｂ，ｎａｃ…，ｎｂａ，ｎｂｂ，ｎｂｃ…を構成するとともに、数字，文字，画像等の各種表示を行う複数のＬＥＤ２…と単一の第一スイッチ素子３ａ，３ｂ，３ｃ…を直列接続し、かつ各ＬＥＤ２…にそれぞれ第二スイッチ素子４…を並列接続した複数の列を構成するＬＥＤ回路７ａ，７ｂ，７ｃ…を電源回路部８に並列接続してなる表示マトリクス回路部９と、各第一スイッチ素子３ａ…を所定時間（Ｔｓ）ＯＮにする制御を順番に行うとともに、表示マトリクス回路部９の各ＬＥＤ回路７ａ…に跨がることにより行Ｌａ，Ｌｂ，Ｌｃ…を構成する複数の第二スイッチ素子４…を第一スイッチ素子３ａ…のＯＮに対応してＯＮ／ＯＦＦ制御し、かつ定電流電源８ｐとグランド間に接続した第四スイッチ素子６を、第一スイッチ素子３ａ…のＯＦＦ期間Ｔｏ…を含む所定時間Ｔｍ…にわたってＯＮ制御する機能を有する制御回路部１０とを備えることを特徴とする。

この場合、発明の好適な態様により、ＬＥＤ回路７ａ…の一又は二以上は、複数の桁（数字Ｎａ，Ｎｂ…）に跨がって配するＬＥＤ２…を備えることができる。また、電源回路部８には、ツェナダイオードＤｚを用いた定電圧回路１１を設けることができるとともに、電源回路部８には、定電流電源８ｐと表示マトリクス回路部９間に接続した抵抗Ｒｐ及びこの抵抗Ｒｐの電流出力側とグランド間に接続したコンデンサＣｐにより構成する積分回路１２を設けることができる。一方、ＬＥＤ表示装置１には、表示マトリクス回路部９の各ＬＥＤ回路７ａ，７ｂ，７ｃ…に跨がる各行Ｌａ，Ｌｂ，Ｌｃ…を構成する複数の第二スイッチ素子４…をそれぞれ同時にＯＮ／ＯＦＦ制御する複数の第三スイッチ素子５ａ，５ｂ，５ｃ…を備えるとともに、各第三スイッチ素子５ａ，５ｂ，５ｃ…はそれぞれ電流制限抵抗Ｒａ，Ｒｂ，Ｒｃ…を介して定電流電源８ｐに接続することができる。

このような構成を有する本発明に係るＬＥＤ表示装置１によれば、次のような顕著な効果を奏する。

（１）ＬＥＤ２…の使用数量が増加しても駆動電圧を低く設定できるため、電源回路部８の小型化及びコストダウンを図れるとともに、ＬＥＤ２…の使用数量が制限されたり或いは発光輝度の低下を招く不具合を回避できる。しかも、発光輝度の均一化を図れるとともに、消費電力を小さくできるなど、特に、従来の相反する問題点を解消できる。

（２）表示マトリクス回路部９を採用する場合であっても、各ＬＥＤ２…に対する個々の制御を行うことができるため、表示用途が制限される不具合を回避でき、汎用性を高めることができるとともに、表示の多様性を高めることができる。

（３）ＬＥＤ２…により、少なくとも一又は二以上の数字Ｎａ，Ｎｂ…のセグメントｎａａ，ｎａｂ，ｎａｃ…，ｎｂａ，ｎｂｂ，ｎｂｃ…を構成するようにしたため、このような数字Ｎａ，Ｎｂ…によるデジタル表示に用いて最適となる。

（４）制御回路部１０に、定電流電源８ｐとグランド間に接続した第四スイッチ素子６を、第一スイッチ素子３ａ，３ｂ…のＯＦＦ期間Ｔｏ…を含む所定時間Ｔｍ…にわたってＯＮ制御する機能を設けたため、供給電流の大きさを一定（連続）にでき、第一スイッチ素子３ａ…のＯＮ／ＯＦＦ制御時に発生するスイッチングノイズを軽減することができる。

（５）好適な態様により、ＬＥＤ回路７ａ…の一又は二以上に、複数の桁（数字Ｎａ，Ｎｂ…）に跨がって配するＬＥＤ２…を設ければ、各ＬＥＤ回路７ａ…に対する制御電圧の均一化を容易に行うことができ、発光輝度の更なる均一化に寄与できる。

（６）好適な態様により、電源回路部８に、ツェナダイオードＤｚを用いた定電圧回路１１を設ければ、第一スイッチ素子３ａ…のＯＮ／ＯＦＦ時に発生する虞れがある過大な逆電圧に対して第二スイッチ素子４…を保護することができる。

（７）好適な態様により、電源回路部８に、定電流電源８ｐと表示マトリクス回路部９間に接続した抵抗Ｒｐ及びこの抵抗Ｒｐの電流出力側とグランド間に接続したコンデンサＣｐにより構成する積分回路１２を設ければ、定電流電源８ｐの供給電流を強制的に遅延させることができ、第二スイッチ素子４…のＯＮ／ＯＦＦ制御が不安定になる不具合を回避することができる。

（８）好適な態様により、ＬＥＤ表示装置１に、表示マトリクス回路部９の各ＬＥＤ回路７ａ，７ｂ，７ｃ…に跨がる各行Ｌａ，Ｌｂ，Ｌｃ…を構成する複数の第二スイッチ素子４…をそれぞれ同時にＯＮ／ＯＦＦ制御する複数の第三スイッチ素子５ａ，５ｂ，５ｃ…を設けるとともに、各第三スイッチ素子５ａ，５ｂ，５ｃ…を、それぞれ電流制限抵抗Ｒａ，Ｒｂ，Ｒｃ…を介して定電流電源８ｐに接続するようにすれば、各ＬＥＤ回路７ａ…におけるＬＥＤ２…の数量に左右されることなく、第二スイッチ素子４…を安定（確実）にＯＮ／ＯＦＦ制御することができる。

次に、本発明に係る最良の実施形態を挙げ、図面に基づき詳細に説明する。

まず、本実施形態に係るＬＥＤ表示装置１を用いて好適な圧力計Ｍの概要について、図３〜図６を参照して説明する。

図３及び図４に圧力計Ｍの外観を示す。圧力計Ｍは、図６に示す検出対象物Ａに取付ける取付部３１と、この取付部３１に一体に設けた検出本体部３２と、この検出本体部３２に取付けた処理本体部３３を備える。

検出本体部３２は、外観を円柱形に形成し、金属ダイアフラム上にＰＣＶＤプロセスにより歪ゲージを形成した圧力センサ４３（図５）を内蔵する。一方、検出本体部３２の上端面には、外観を円柱形に形成した処理本体部３３を取付ける。処理本体部３３の上端面には、図４に示す表示部３５及び操作部３６を配設する。表示部３５はＬＥＤ表示パネル３５ｐを使用し、この表示部３５が本実施形態に係るＬＥＤ表示装置１により構成される。また、操作部３６は、モードの切換を行うモードキー３７と、アップキー３８ｕ及びダウンキー３８ｄからなるアップダウンキー３８を備える。なお、処理本体部３３は、検出本体部３２の軸線を支点にして回動変位させることができ、これにより、表示部３５の向き（角度）を変えることができる。

図５には、圧力計Ｍに内蔵する電気系回路のブロック回路図を示す。４１は各種演算処理等を実行する処理部であり、ＣＰＵを含むマイクロコンピュータ（マイコン）を備える。この処理部４１には各種データを記憶するメモリ４２が付属する。４３は検出対象物Ａの圧力（付加圧力）Ｐを検出する圧力センサであり、印加圧力Ｐに対応した検出信号Ｓｉを出力する。この検出信号Ｓｉは、入力データ変換部４４を介して処理部４１に付与される。入力データ変換部４４では、アナログ信号である検出信号Ｓｉを増幅回路により所定レベルに増幅し、アナログ−デジタル変換（Ａ／Ｄ）処理機能により、例えば、１０〔ｍｓ〕間隔の入力信号（デジタル信号）Ｄｉに変換する。

一方、処理部４１には、本実施形態に係るＬＥＤ表示装置１を接続する。ＬＥＤ表示装置１は、処理部４１に接続した表示ドライバ４５と、この表示ドライバ４５に接続した表示部３５により構成する。処理部４１では入力信号Ｄｉが付加圧力Ｐに対応する圧力値に変換される。これにより、表示ドライバ４５には、圧力値に対応する処理信号Ｄｄが付与され、表示部３５に圧力値が表示される。また、処理部４１には前述したモードキー３７及びアップダウンキー３８を含む操作部３６を接続する。

さらに、処理部４１には出力データ変換部４７を接続する。出力データ変換部４７には、処理部４１から圧力値に対応する１０〔ｍｓ〕毎の出力信号（デジタル信号）Ｄｏが付与される。出力データ変換部４７では、出力信号Ｄｏがデジタル−アナログ変換（Ｄ／Ａ）処理機能によりアナログ信号の出力信号Ｓｏに変換される。この出力信号Ｓｏは、出力切換部４８を介して信号出力部４９に付与される。また、出力切換部４８には、圧力センサ４３から得る検出信号Ｓｉも付与される。これにより、信号出力部４９には、出力切換部４８の切換により、出力信号Ｓｏ又は検出信号Ｓｉが選択的に付与可能となる。信号出力部４９では、ＤＣ４〜２０〔ｍＡ〕，ＤＣ１〜５〔Ｖ〕などの出力信号に変換され、後述する接続ケーブル５２を介して外部に出力する。このような信号出力部４９を設ければ、より多様な信号を外部に出力できる利点がある。なお、出力方法としてはトランジスタやリレー等のスイッチ手段を処理部４１によりＯＮ／ＯＦＦ制御（スイッチング制御）し、オープンコレクタや接点出力を用いたデジタル信号として外部に出力することも可能である。

図６は、圧力計Ｍの使用態様の一例を示す。圧力計Ｍは、例えば、検出対象物Ａであるガス或いはオイル等の流体が流通する配管Ａｐに、取付部３１を介して取付けることができる。また、圧力計Ｍは、接続ケーブル５２を介してＤＣ電源（直流電源）５３とレシーバ５４の直列回路に対して二線伝送方式により接続することができる。

次に、本実施形態に係るＬＥＤ表示装置１の構成について、図１及び図２を参照して説明する。

ＬＥＤ表示装置１は、表示部３５及びこの表示部３５に接続する表示ドライバ４５を備える。表示部３５は、図４に示すように、ＬＥＤ表示パネル３５ｐを使用し、少なくとも３．５桁の７セグメント数字Ｎａ，Ｎｂ，Ｎｃ，Ｎｄを表示できる。そして、この数字Ｎａ，Ｎｂ，Ｎｃ…のセグメントｎａａ，ｎａｂ，ｎａｃ…，ｎｂａ，ｎｂｂ，ｎｂｃ…，ｎｃａ…，ｎｄａ…及びドットｄａ…はＬＥＤ（発光ダイオード）２…により構成する。したがって、ＬＥＤ表示装置１におけるＬＥＤ２…を除いた構成部分が表示ドライバ４５となる。

一方、表示ドライバ４５は、図１及び図２に示すように、電源回路部８，表示マトリクス回路部９及び制御回路部１０からなる主要構成を備える。図１はこれらの基本構成を示すとともに、図２は図１に対してより具体化した回路を示す。

電源回路部８は、図２に示すように、定電流電源８ｐを備える。定電流電源８ｐは、直流のホットライン２１に接続した定電流ダイオード（定電流素子）２２により構成する。また、電源回路部８は、定電流電源８ｐに接続した積分回路１２を備える。積分回路１２は、定電流ダイオード２２のカソード側と後述する表示マトリクス回路部９間に接続した抵抗Ｒｐ及びこの抵抗Ｒｐの電流出力側とグランド間に接続したコンデンサＣｐにより構成する。また、電源回路部８には、定電流ダイオード２２のカソードとグランド間に接続したツェナダイオードＤｚを用いた定電圧回路１１を備える。

表示マトリクス回路部９は、図１に示すように、六つのＬＥＤ回路７ａ，７ｂ，７ｃ…７ｆを備え、各ＬＥＤ回路７ａ，７ｂ，７ｃ…７ｆを並列接続して構成する。これにより、各ＬＥＤ２…はマトリクス配列となる。表示マトリクス回路部９は、ホットライン接続部を電源回路部８に接続するとともに、グランド接続部はグランドに接続する。ＬＥＤ回路７ａは、五個のＬＥＤ２…と単一の第一スイッチ素子３ａを直列接続し、かつ各ＬＥＤ２…にそれぞれ第二スイッチ素子４…を並列接続して構成する。この場合、第一スイッチ素子３ａには、ｎ形のＦＥＴ３ａｑを使用するとともに、第二スイッチ素子４…には、ｎ形のＦＥＴ４ｑ…を使用する。図中、２３は各ＦＥＴ４ｑ…のゲート−ソース間に接続した双方向性ツェナダイオードを示す。また、ＬＥＤ回路７ｅを除く他のＬＥＤ回路７ｂ，７ｃ，７ｄ，７ｆもＬＥＤ回路７ａと同一に構成するとともに、ＬＥＤ回路７ｅはＬＥＤ２…を四個とした点を除いてＬＥＤ回路７ａと同一に構成する。なお、図１において、各ＬＥＤ回路７ｂ，７ｃ，７ｄ…７ｆ中、３ｂ，３ｃ，３ｄ…３ｆは第一スイッチ素子を示すとともに、第二スイッチ素子４…は略記した。したがって、ＬＥＤ回路７ａ以外のＬＥＤ回路７ｂ…における二点鎖線により囲った回路Ｘｓは、ＬＥＤ回路７ａにおける二点鎖線により囲った回路Ｘｓと同一である。

さらに、ＬＥＤ回路７ａ…の一又は二以上において、ＬＥＤ２…は、図２に示すように、複数の桁（数字Ｎａ，Ｎｂ…）に跨がって配置する。例えば、ＬＥＤ回路７ｂでは、最下位の桁（数字Ｎａ）に二つのＬＥＤ２…を配し、次の桁（数字Ｎｂ）に二つのＬＥＤ２…を配し、最上位の桁（数字Ｎｄ）に一つのＬＥＤ２を配置する。なお、図２において、ＬＥＤ回路７ａにおける二点鎖線により囲った回路Ｘｏと略記したブロックＸｏは同一である。このようなＬＥＤ２…の配置構成により、各ＬＥＤ回路７ａ…に対する制御電圧の均一化を容易に行うことができ、発光輝度の更なる均一化に寄与できる利点がある。

制御回路部１０は、表示マトリクス回路部９における列側の制御を行う列制御回路１０ｖと行側の制御を行う行制御回路１０ｈを備える。一方の列制御回路１０ｖは、表示マトリクス回路部９における第一スイッチ素子３ａをＯＮ／ＯＦＦする機能、即ち、各第一スイッチ素子３ａ…を所定時間（Ｔｓ）ＯＮにする制御を順番に行う機能を備える。したがって、各ＦＥＴ３ａｑ…のゲートは列制御回路１０ｖに接続する。

他方、行制御回路１０ｈは、各ＬＥＤ回路７ａ，７ｂ，７ｃ…７ｆに跨がる各行Ｌａ，Ｌｂ，Ｌｃ…Ｌｅを構成する六つの第二スイッチ素子４…をそれぞれ同時にＯＮ／ＯＦＦ制御する機能、即ち、各行Ｌａ，Ｌｂ，Ｌｃ…Ｌｅを構成する六つの第二スイッチ素子４…を第一スイッチ素子３ａ…のＯＮに対応してＯＮ／ＯＦＦ制御する機能を備える。このため、行制御回路１０ｈは、図２に示すように、各ＬＥＤ回路７ａ，７ｂ，７ｃ…７ｆに跨がる各行Ｌａ，Ｌｂ，Ｌｃ…Ｌｅを構成する六つの第二スイッチ素子４…をそれぞれ同時にＯＮ／ＯＦＦ制御する五つの第三スイッチ素子５ａ，５ｂ，５ｃ…５ｅを有するとともに、各第三スイッチ素子５ａ，５ｂ…はそれぞれ電流制限抵抗Ｒａ，Ｒｂ，Ｒｃ…Ｒｅを介して定電流電源８ｐ（定電流ダイオード２２のカソード側）に接続する。この場合、各第三スイッチ素子５ａ，５ｂ…５ｅには、ｎ形のＦＥＴ５ａｑ，５ｂｑ…を使用する。なお、２４…は各ＦＥＴ５ａｑ…のゲート−ソース間に接続した双方向性ツェナダイオードを示す。したがって、各ＦＥＴ４ｑ…のゲートは、対応するＦＥＴ５ａｑ，５ｂｑ…のドレインに接続するとともに（図２、回路Ｘｏ参照）、ＦＥＴ５ａｑ，５ｂｑ…のゲートは行制御回路１０ｈに接続する。

このような第三スイッチ素子５ａ…及び電流制限抵抗Ｒａ…を設ける理由は、次のとおりである。ＦＥＴ４ｑ…（第二スイッチ素子４…）をＯＮさせるためのゲート電圧は、少なくともそのソース電圧よりも１〔Ｖ〕程度高くする必要があるとともに、ＦＥＴ４ｑ…のソース電圧は下位に接続したＬＥＤ２…の点灯数にも依存し、点灯数が多いほど高くなる。したがって、ＦＥＴ４ｑ…をＯＮさせる電圧が非常に高くなるケースも想定され、マイコン（処理部４１）の電源電圧よりも高い電圧を出力できない出力ポートでは制御を行うことができない事態を生じる。そこで、ＦＥＴ４ｑ…のゲート電圧を定電流ダイオード２２のカソード側からＦＥＴ５ａｑ，５ｂｑ…（第三スイッチ素子５ａ，５ｂ…）を介して供給するとともに、行制御回路１０ｈによりＦＥＴ５ａｑ，５ｂｑ…をＯＮ／ＯＦＦ制御するようにした。これにより、第三スイッチ素子５ａ，５ｂ…をＦＥＴ５ａｑ，５ｂｑ…により構成した場合であっても、ソース電圧をグランドレベルにすれば、ＦＥＴ５ａｑ，５ｂｑ…のゲート電圧は１〔Ｖ〕程度でよいこととなり、マイコン（処理部４１）の出力ポートにより、ＦＥＴ５ａｑ…（第三スイッチ素子５ａ…）に対する低電圧制御及び一定電圧制御が可能になると同時に、ＦＥＴ４ｑ…（第二スイッチ素子４…）の制御も可能になる。また、電流制限抵抗Ｒａ，Ｒｂ…Ｒｅを接続することにより、定電流ダイオード２２からの供給電流Ｉｐが第三スイッチ素子５ａ…に分流しないようにしている。よって、このような構成により、各ＬＥＤ回路７ａ…におけるＬＥＤ２…の数量に左右されることなく、第二スイッチ素子４…を安定（確実）にＯＮ／ＯＦＦ制御することができる。

さらに、定電流電源８ｐとグランド間には、第四スイッチ素子６を接続するとともに、列制御回路１０ｖ（制御回路部１０）には、第四スイッチ素子６を第一スイッチ素子３ａ，３ｂ…のＯＦＦ期間Ｔｏ…を含む所定時間Ｔｍ…にわたってＯＮ制御する機能を設ける。第四スイッチ素子６には、ｎ形のＦＥＴ６ｑを使用し、ゲートは列制御回路１０ｖに接続する。なお、２５…はＦＥＴ６ｑのゲート−ソース間に接続した双方向性ツェナダイオードを示す。このような第四スイッチ素子６を接続することにより、各ＬＥＤ回路７ａ…に対するダミー回路として機能し、供給電流Ｉｐの大きさを一定（連続）にできるため、第一スイッチ素子３ａ…のＯＮ／ＯＦＦ制御時に発生するスイッチングノイズを軽減することができる利点がある。

次に、本実施形態に係るＬＥＤ表示装置１の動作について、図１，図２及び図７〜図９を参照して説明する。

まず、列制御回路１０ｖは、図７に示すように、各第一スイッチ素子３ａ…を所定時間（Ｔｓ）ＯＮにする制御を順番に行う。即ち、ダイナミックドライブ方式による制御を行う。したがって、スキャン周期Ｔｓｏ（スキャン速度）はチラツキを生じない１〔ｍｓ〕前後に選定する。ところで、この場合、任意の第一スイッチ素子３ａ…がＯＦＦ後、次の第一スイッチ素子３ｂ…がＯＮするまでにＯＦＦ期間Ｔｏが発生し、この結果、各第一スイッチ素子３ａ…のＯＮ／ＯＦＦ制御に伴って定電流ダイオード２２に流れる供給電流Ｉｐは断続的になり、スイッチングノイズが発生する。しかし、第四スイッチ素子６を設けたため、図８に示すように、第一スイッチ素子３ａ，３ｂ…のＯＦＦ期間Ｔｏ…を含む所定時間Ｔｍ…にわたって第四スイッチ素子６のＯＮ制御により供給電流Ｉｐが流れ、供給電流Ｉｐの大きさを一定（連続）にできる。よって、第一スイッチ素子３ａ…のＯＮ／ＯＦＦ制御時に発生するスイッチングノイズが軽減される。

一方、この状態において、行制御回路１０ｈは、表示する数字Ｎａ，Ｎｂ…に対応して、各ＬＥＤ回路７ａ，７ｂ，７ｃ…７ｆに跨がる各行Ｌａ，Ｌｂ，Ｌｃ…を構成する複数の第二スイッチ素子４…をそれぞれ同時にＯＮ／ＯＦＦ制御、即ち、第三スイッチ素子５ａ，５ｂ…を第一スイッチ素子３ａ，３ｂ…のＯＮ期間に対応してＯＮ／ＯＦＦ制御する。この場合、第二スイッチ素子４…及び第三スイッチ素子５ａ…はＦＥＴを使用したため、第三スイッチ素子５ａ…がＯＮのときは、第二スイッチ素子４…がＯＦＦとなり、ＬＥＤ２…が点灯するとともに、第三スイッチ素子５ａ…がＯＦＦのときは、第二スイッチ素子４…がＯＮとなり、ＬＥＤ２…が消灯する。よって、第一スイッチ素子３ａ…がＯＮとなり、かつ第三スイッチ素子５ａ…がＯＮとなるＬＥＤ２…が点灯する。ＬＥＤ２…の点灯時には、ホットライン２１から定電流ダイオード２２及び積分回路１２を介してＬＥＤ回路７ａ…に供給電流Ｉｐが流れる。

この際、積分回路１２は次のように機能する。ＬＥＤ回路７ａ，７ｂ…では、ＦＥＴ４ｑ…（第二スイッチ素子４…）のゲート電圧を定電流ダイオード２２のカソード側から供給しているため、ＬＥＤ回路７ａ，７ｂ…をＦＥＴ３ａｑ…（第一スイッチ素子３ａ…）により切換える際には、ＦＥＴ４ｑ…のＯＮ／ＯＦＦが未確定のまま、ＬＥＤ２…に対する供給電流Ｉｐが流れてしまう虞れがあり、ＬＥＤ２…の点灯／非点灯の制御が不安定になる。そこで、積分回路１２により供給電流Ｉｐを強制的に遅延させ、ＬＥＤ２…に流れる供給電流ＩｐよりもＦＥＴ４ｑ…のＯＮ／ＯＦＦを先に確定させることにより、ＦＥＴ４ｑ…のＯＮ／ＯＦＦ制御が不安定になる不具合を回避し、ＬＥＤ２…の点灯を安定化させている。なお、抵抗Ｒｐは、ＦＥＴ４ｑ…のゲート電圧がそのソース電圧よりも低くなることを防止、即ち、抵抗Ｒｐにより、ＦＥＴ４ｑ…のゲート−ソース間に電位差を強制的に生じさせ、ＦＥＴ４ｑ…（第二スイッチ素子４…）を確実にＯＮさせる役割も兼ねている。

また、ＦＥＴ３ａｑ…（第一スイッチ素子３ａ…）のＯＮ／ＯＦＦ制御時に、定電流ダイオード２２のカソード側が無負荷となった場合には、定電流ダイオード２２のカソード側の電圧はホットライン２１の電圧まで急激に上昇し、ＦＥＴ４ｑ…（第二スイッチ素子４…）のゲート−ソース間に過大電圧が印加される虞れがあるが、ＦＥＴ４ｑ…は、電源回路部８に設けたツェナダイオードＤｚ（定電圧回路１１）によりこの過大電圧から保護される。

図９は、このような制御により「１．２３４」を表示する例を示している。この場合、第一スイッチ素子３ａのＯＮ時に、第三スイッチ素子５ａ，５ｂ，５ｅの三つがＯＮ制御され、第一スイッチ素子３ｂのＯＮ時に、第三スイッチ素子５ｂ，５ｃ，５ｄの三つがＯＮ制御され、第一スイッチ素子３ｃのＯＮ時に、第三スイッチ素子５ａ，５ｂ，５ｃの三つがＯＮ制御され、第一スイッチ素子３ｄのＯＮ時に、第三スイッチ素子５ａ，５ｃ，５ｄの三つがＯＮ制御され、第一スイッチ素子３ｅのＯＮ時に、第三スイッチ素子５ａ，５ｂの二つがＯＮ制御され、第一スイッチ素子３ｆのＯＮ時に、第三スイッチ素子５ａ，５ｂ，５ｃの三つがＯＮ制御される。

これにより、第一スイッチ素子３ａのＯＮ時と第一スイッチ素子３ｂのＯＮ時に、最下位の桁の数字Ｎａとして「４」が表示され、第一スイッチ素子３ｂのＯＮ時と第一スイッチ素子３ｃのＯＮ時に、次の桁の数字Ｎｂとして「３」が表示され、第一スイッチ素子３ｄのＯＮ時と第一スイッチ素子３ｅのＯＮ時により次の桁の数字Ｎｃとして「２」が表示され、第一スイッチ素子３ｆのＯＮ時に、次の桁の数字Ｎｄとして「１」が表示されるとともに、ドットｄａによる「．」が表示される。よって、ＬＥＤ表示パネル３５ｐには、「１．２３４」が表示される。

よって、このような本実施形態に係るＬＥＤ表示装置１によれば、ＬＥＤ２…の使用数量が増加しても駆動電圧を低く設定できるため、電源回路部８の小型化及びコストダウンを図れるとともに、ＬＥＤ２…の使用数量が制限されたり或いは発光輝度の低下を招く不具合を回避できる。しかも、発光輝度の均一化を図れるとともに、消費電力を小さくできるなど、特に、従来の相反する問題点を解消できる。また、表示マトリクス回路部９を採用する場合であっても、各ＬＥＤ２…に対する個々の制御を行うことができるため、表示用途が制限される不具合を回避でき、汎用性を高めることができるとともに、表示の多様性を高めることができる。しかも、ＬＥＤ２…により、少なくとも一又は二以上の数字Ｎａ，Ｎｂ…のセグメントｎａａ，ｎａｂ，ｎａｃ…，ｎｂａ，ｎｂｂ，ｎｂｃ…を構成するため、このような数字Ｎａ，Ｎｂ…によるデジタル表示に用いて最適となる。

以上、最良の実施形態について詳細に説明したが、本発明は、このような実施形態に限定されるものではなく、細部の構成，形状，素材，数量，数値等において、本発明の要旨を逸脱しない範囲で、任意に変更，追加，削除することができる。例えば、ＬＥＤ表示装置１は、圧力計Ｍに用いる場合を示したが、例示の形態の圧力計Ｍのみならず、他の各種形態の圧力計、更には圧力計以外の各種用途における同様の表示を行うＬＥＤ表示装置として利用できる。この場合、表示は、数字のみならず文字や画像等の各種表示を行うことができる。

本発明の最良の実施形態に係るＬＥＤ表示装置の主要部の基本構成を示す電気回路図、同ＬＥＤ表示装置の基本構成を更に具体化した電気回路図、同ＬＥＤ表示装置を備える圧力計の外観斜視図、同ＬＥＤ表示装置の外観平面図、同圧力計に内蔵する電気系回路のブロック回路図、同圧力計の使用態様の一例を示す接続系統図、同ＬＥＤ表示装置の動作タイミングチャート、同ＬＥＤ表示装置の他の動作タイミングチャート、同ＬＥＤ表示装置の他の動作タイミングチャート、

符号の説明

１：ＬＥＤ表示装置，２…：ＬＥＤ，３ａ…：第一スイッチ素子，４…：第二スイッチ素子，５ａ…：第三スイッチ素子，６：第四スイッチ素子，７ａ…：ＬＥＤ回路，８：電源回路部，８ｐ：定電流電源，９：表示マトリクス回路部，１０：制御回路部，１１：定電圧回路，１２：積分回路，Ｔｓ：所定時間，Ｔｏ…：ＯＦＦ期間，Ｔｍ…：所定時間，Ｌａ…：行，Ｎａ…：数字，ｎａａ…：セグメント，ｎｂａ…：セグメント，ｎｂｃ…：セグメント，Ｄｚ：ツェナダイオード，Ｃｐ：コンデンサ，Ｒｐ：抵抗，Ｒａ…：電流制限抵抗

Claims

定電流電源を有する電源回路部に、少なくとも、複数のＬＥＤを直列接続するとともに、各ＬＥＤにスイッチ素子をそれぞれ並列接続し、制御回路部により前記スイッチ素子を選択的にＯＮ／ＯＦＦ制御して前記ＬＥＤにより所定の表示を行うＬＥＤ表示装置において、少なくとも一又は二以上の数字のセグメントを構成するとともに、数字，文字，画像等の各種表示を行う複数のＬＥＤと単一の第一スイッチ素子を直列接続し、かつ各ＬＥＤにそれぞれ第二スイッチ素子を並列接続した複数の列を構成するＬＥＤ回路を前記電源回路部に並列接続してなる表示マトリクス回路部と、各第一スイッチ素子を所定時間ＯＮにする制御を順番に行うとともに、前記表示マトリクス回路部の各ＬＥＤ回路に跨がることにより行を構成する複数の第二スイッチ素子を前記第一スイッチ素子のＯＮに対応してＯＮ／ＯＦＦ制御し、かつ前記定電流電源とグランド間に接続した第四スイッチ素子を、前記第一スイッチ素子のＯＦＦ期間を含む所定時間にわたってＯＮ制御する機能を有する制御回路部とを備えることを特徴とするＬＥＤ表示装置。
前記ＬＥＤ回路の一又は二以上は、複数の桁（数字）に跨がって配するＬＥＤを有することを特徴とする請求項１記載のＬＥＤ表示装置。
前記電源回路部は、ツェナダイオードを用いた定電圧回路を有することを特徴とする請求項１記載のＬＥＤ表示装置。
前記電源回路部は、前記定電流電源と前記表示マトリクス回路部間に接続した抵抗及びこの抵抗の電流出力側とグランド間に接続したコンデンサにより構成する積分回路を有することを特徴とする請求項１又は３記載のＬＥＤ表示装置。
前記表示マトリクス回路部の各ＬＥＤ回路に跨がる各行を構成する複数の第二スイッチ素子をそれぞれ同時にＯＮ／ＯＦＦ制御する複数の第三スイッチ素子を備えるとともに、各第三スイッチ素子はそれぞれ電流制限抵抗を介して前記定電流電源に接続することを特徴とする請求項１，３又は４記載のＬＥＤ表示装置。