JP6167794B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6167794B2
JP6167794B2 JP2013196253A JP2013196253A JP6167794B2 JP 6167794 B2 JP6167794 B2 JP 6167794B2 JP 2013196253 A JP2013196253 A JP 2013196253A JP 2013196253 A JP2013196253 A JP 2013196253A JP 6167794 B2 JP6167794 B2 JP 6167794B2
Authority
JP
Japan
Prior art keywords
voltage
discharge
display device
common line
common
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013196253A
Other languages
English (en)
Other versions
JP2015060216A (ja
JP2015060216A5 (ja
Inventor
松本　誠
誠 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2013196253A priority Critical patent/JP6167794B2/ja
Priority to US14/490,632 priority patent/US9343016B2/en
Publication of JP2015060216A publication Critical patent/JP2015060216A/ja
Publication of JP2015060216A5 publication Critical patent/JP2015060216A5/ja
Application granted granted Critical
Publication of JP6167794B2 publication Critical patent/JP6167794B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3216—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using a passive matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Description

本発明は、複数の発光素子がダイナミック点灯方式で駆動制御される表示装置に関する。
従来、複数本の走査電極（共通ライン）と複数本の信号電極（駆動ライン）とをマトリクス状に交差配置し、マトリクスの各交差点で表示素子を走査電極（共通ライン）と信号電極（駆動ライン）との間の電圧によって駆動するドットマトリクス表示装置であって、走査電極（共通ライン）と所定の基準電位を与える基準電圧端子との間に整流素子を所定の極性の向きで電気的に接続し、走査電極（共通ライン）上の電荷を整流素子を介して基準電圧端子側に放電するドットマトリクス表示装置が提案された（特許文献１参照）。
特開２００１−１０９４３３号公報
しかしながら、上記従来の表示装置では、２本以上の共通ラインを１つの基準電圧端子に接続することにより所定の基準電位（アクティブである共通ラインの電位−該共通ラインに接続されている整流素子の電圧降下）を創出し、アクティブでない共通ラインの電圧（寄生容量による電圧）が、このようにして創出された所定の基準電位より大きい場合に、その差分を基準電圧端子側に放電する構成が採用されている。このため、各整流素子の電圧降下にバラツキがあると、アクティブでない共通ラインの電圧（寄生容量による電圧）を均一にする又は均一に近づけることが困難になるという問題があった。
そこで、本発明は、たとえ整流装置の電圧降下にバラツキが存在していても、アクティブでない共通ラインの電圧（寄生容量による電圧）を均一にする又は均一に近づけることができる表示装置を提供することを目的とする。
本発明によれば、上記課題は、次の手段により解決される。すなわち、本発明は、複数の共通ラインと、複数の駆動ラインと、前記複数の共通ラインと前記複数の駆動ラインとに接続される複数の発光素子と、前記複数の共通ラインに時分割で電圧を印加するソースドライバと、前記複数の駆動ラインのうち点灯対象となる発光素子に接続された駆動ラインから電流を引き込むシンクドライバと、を備えた表示装置であって、前記共通ラインに接続されるとともに、前記接続されている共通ラインの電圧を引き下げる放電装置と、前記共通ラインと前記放電装置とに接続されるとともに、前記接続されている共通ラインの電圧が前記放電装置により所定の値未満に引き下げられないよう制限をかける放電制限装置と、前記放電装置及び前記放電制限装置と前記共通ラインとの間に接続されるとともに、前記共通ライン側から前記放電装置及び前記放電制限装置側へは電流を流すが前記放電装置及び前記放電制限装置側から前記共通ライン側へは電流を流さない整流装置と、を備えたことを特徴とする表示装置である。
本発明によれば、各発光素子が誤点灯する程度と各発光素子に掛かる逆電圧の大きさとに関して均一性に優れる高品質な表示装置を提供することができる。
本発明の実施形態１に係る表示装置の回路図（ａ）及びタイミングチャート（ｂ）である。 本発明の実施形態２に係る表示装置の回路図（ａ）及びタイミングチャート（ｂ）である。 本発明の実施形態３に係る表示装置の回路図（ａ）及びタイミングチャート（ｂ）である。 本発明の実施形態４に係る表示装置の回路図（ａ）及びタイミングチャート（ｂ）である。
以下に、添付した図面を参照しつつ、本発明を実施するための形態について説明する。
［本発明の実施形態１に係る表示装置］
図１は、本発明の実施形態１に係る表示装置の回路図（ａ）及びタイミングチャート（ｂ）である。
図１（ａ）に示すように、本発明の実施形態１に係る表示装置は、複数の共通ラインＬ１１〜１３と、複数の駆動ラインＬ２１、２２と、複数の共通ラインＬ１１〜１３と複数の駆動ラインＬ２１、２２とに接続される複数の発光素子１〜６と、複数の共通ラインＬ１１〜１３に時分割で電圧を印加するソースドライバと、複数の駆動ラインＬ２１、２２のうち点灯対象となる発光素子に接続された駆動ラインから電流を引き込むシンクドライバと、を備えた表示装置であって、共通ラインＬ１１〜１３に接続されるとともに、接続されている共通ラインの電圧を引き下げる放電装置Ａ１〜３と、共通ラインＬ１１〜１３と放電装置Ａ１〜３とに接続されるとともに、接続されている共通ラインの電圧が放電装置Ａ１〜３により所定の値未満に引き下げられないよう制限をかける放電制限装置Ｂ１〜３と、放電装置Ａ１〜３及び放電制限装置Ｂ１〜３と共通ラインＬ１１〜１３との間に接続されるとともに、共通ラインＬ１１〜１３側から放電装置Ａ１〜３及び放電制限装置Ｂ１〜３側へは電流を流すが放電装置Ａ１〜３及び放電制限装置Ｂ１〜３側から共通ラインＬ１１〜１３側へは電流を流さない整流装置Ｄ１〜３と、を備えた表示装置である。
以下、順に説明する。
（複数の共通ライン、複数の駆動ライン）
複数の共通ラインＬ１１〜１３や複数の駆動ラインＬ２１、２２には、例えば銅箔を用いる。例えば、プリント配線基板の配線の一部が共通ラインＬ１１〜１３及び駆動ラインＬ２１、２２に相当する。
（複数の発光素子）
複数の発光素子１〜６には、例えば図１に示した発光ダイオードを用いる。複数の発光素子１〜６は、複数の共通ラインＬ１１〜１３と複数の駆動ラインＬ２１、２２とに接続される。
（ソースドライバ）
ソースドライバは、例えば半導体スイッチＣＯＭ１〜３を有している。ソースドライバが有する半導体スイッチＣＯＭ１〜３には、例えば図１に示したＰチャネル型ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：電界効果トランジスタ）などのほか、ＰＮＰトランジスタなどを用いることができる。ソースドライバは、例えば半導体スイッチＣＯＭ１〜３を時分割で開閉して複数の共通ラインＬ１１〜１３を時分割で電圧供給部Ｖ１に接続することにより、複数の共通ラインＬ１１〜１３に時分割で電圧を印加する。なお、具体的な数値を挙げて理解を容易にするため、図１では、一例として、電圧供給部Ｖ１が供給する電圧を５Ｖとしているが、電圧供給部Ｖ１が供給する電圧は５Ｖに限定されない。
（シンクドライバ）
シンクドライバは、例えば半導体スイッチＳＥＧ１、２を有している。シンクドライバが有する半導体スイッチＳＥＧ１、２には、例えば図１に示したＮＰＮトランジスタなどのほか、Ｎチャネル型ＦＥＴなどを用いることができる。シンクドライバは、複数の駆動ラインＬ２１、２２のうち点灯対象となる発光素子に接続された駆動ラインから電流を引き込む。
（放電装置）
放電装置Ａ１〜３は、共通ラインＬ１１〜１３に接続されるとともに、接続されている共通ラインＬ１１〜１３の電圧を引き下げる。本発明の実施形態１では、複数の共通ラインＬ１１〜１３に放電装置Ａ１〜３がそれぞれ接続される。
放電装置Ａ１〜３は、一端が共通ラインＬ１１〜１３側に接続され他端がグランド側に接続される配線などを有しているが、例えば、図１（ａ）に示すような負荷１１〜１３を有していてもよい。放電装置Ａ１〜３が負荷１１〜１３を有する場合は、放電装置Ａ１〜３が有する配線などに過大な電流が流れることが抑制される。
（放電制限装置）
放電制限装置Ｂ１〜３は、共通ラインＬ１１〜１３と放電装置Ａ１〜３とに接続されるとともに、接続されている共通ラインＬ１１〜１３の電圧が放電装置Ａ１〜３により所定の値未満に引き下げられないよう制限をかける。本発明の実施形態１では、複数の共通ラインＬ１１〜１３に放電制限装置Ｂ１〜３がそれぞれ接続される。
放電制限装置Ｂ１〜３は、一端が共通ラインＬ１１〜１３側に接続され他端が電圧供給部Ｖ２１〜２３側に接続される配線などを有しているが、例えば、図１（ａ）に示すように、負荷２１〜２３を有していてもよい。放電制限装置Ｂ１〜３が負荷２１〜２３を有する場合は、放電装置Ａ１〜３が有する配線などに過大な電流が流れることが抑制される。なお、具体的な数値を挙げて理解を容易にするため、図１（ａ）では、一例として、放電制限装置Ｂ１〜３の他端に接続された電圧供給部Ｖ２１〜２３が供給する電圧をそれぞれ５Ｖ、８Ｖ、３Ｖにしているが、電圧供給部Ｖ２１〜２３が供給する電圧はこれらの値に限定されず、例えば同じであってもよい（例：Ｖ２１〜２３は、ともに５Ｖであってもよい）。
（整流装置）
整流装置Ｄ１〜３は、放電装置Ａ１〜３及び放電制限装置Ｂ１〜３と共通ラインＬ１１〜１３との間に接続されるとともに、共通ラインＬ１１〜１３側から放電装置Ａ１〜３及び放電制限装置Ｂ１〜３側へは電流を流すが、放電装置Ａ１〜３及び放電制限装置Ｂ１〜３側から共通ラインＬ１１〜１３側へは電流を流さない（ただし、回路の動作に影響を与えない程度の微少なリーク電流などは許容される）。
整流装置Ｄ１〜３には、整流ダイオードなどの整流素子を用いることができる。
（動作）
図１（ｂ）に示すように、ソースドライバによる走査が開始すると、複数の共通ラインＬ１１〜１３に時分割で電圧が印加される。具体的には、半導体スイッチＣＯＭ１〜３が、半導体スイッチＣＯＭ１、半導体スイッチＣＯＭ２、半導体スイッチＣＯＭ３、半導体スイッチＣＯＭ１・・・の順に所定の時間間隔を空けて繰り返し開閉し、複数の共通ラインＬ１１〜１３に電圧が順次印加される。
シンクドライバは、複数の駆動ラインＬ２１、２２のうち点灯対象となる発光素子に接続された駆動ラインから電流を引き込む。ここでは、発光素子１、４が点灯対象となる発光素子であるとして、共通ラインＬ１１に電圧が印加されている間に半導体スイッチＳＥＧ１が閉じて駆動ラインＬ２１から電流が引き込まれ、共通ラインＬ１２に電圧が印加されている間に半導体スイッチＳＥＧ２が閉じて駆動ラインＬ２２から電流が引き込まれる。これにより、発光素子１、４が点灯する。
共通ラインＬ１１〜１３は、アクティブでない間（ソースドライバにより電圧を印加されていない間）、その寄生容量が整流装置Ｄ１〜３及び放電装置Ａ１〜３を介してそれぞれ放電される。ただし、これらの放電は、放電制限装置Ｂ１〜３により、各共通ラインＬ１１〜１３の電圧が所定の値未満に引き下げられないよう制限をかけられる。具体的に説明すると、本発明の実施形態１では、図１（ａ）中のＸ１〜３で示した点の電圧が所定の値として創出され、各共通ラインＬ１１〜１３は、放電制限装置Ｂ１〜３により、その電圧がＸ１〜３で示した点の電圧よりそれぞれ大きい場合にだけ、その寄生容量が整流装置Ｄ１〜３及び放電装置Ａ１〜３を介してそれぞれ放電される。
Ｘ１〜３で示した点の電圧は、放電制限装置Ｂ１〜３の電圧供給部Ｖ２１〜２３により供給される電圧と、放電制限装置Ｂ１〜３の負荷２１〜２３及び放電装置Ａ１〜３の負荷１１〜１３と、の関係によって決まり、整流装置Ｄ１〜３の電圧降下とは無関係である。したがって、本発明の実施形態１に係る表示装置によれば、たとえ整流装置Ｄ１〜３の電圧降下にバラツキが存在していても、アクティブでない共通ラインの電圧（寄生容量による電圧）を均一にする又は均一に近づけることができる。なお、本発明の実施形態１では、電圧供給部Ｖ２１〜２３が供給する電圧がそれぞれ５Ｖ、８Ｖ、３Ｖであり、放電制限装置Ｂ１〜３の負荷２１〜２３がそれぞれ５．６ｋΩ、６．８ｋΩ、２．７ｋΩであり、放電装置Ａ１〜３の負荷１１〜１３がそれぞれ３．６ｋΩ、２．２ｋΩ、５．６ｋΩであり、Ｘ１〜３で示した点の電圧（所定の値の一例）がともに２．０Ｖである場合について説明したが、所定の値はこれに限定されない。なお、本発明の実施形態１において、放電装置Ａ１〜３の負荷１１〜１３は、Ｘ１〜３で示した点の電圧（所定の値の一例）を決めるだけではなく、放電にかかる時間を決める要因ともなる。放電装置Ａ１〜３の負荷１１〜１３は、これを小さくすれば放電にかかる時間を短くすることができる。他方、放電装置Ａ１〜３の負荷１１〜１３は、これを大きくすれば消費電力の低減を図ることができる。
以上説明した本発明の実施形態１に係る表示装置によれば、放電制限装置Ｂ１〜３により、たとえ整流装置Ｄ１〜３の電圧降下にバラツキが存在していても、アクティブでない共通ラインの電圧（寄生容量による電圧）を均一にする又は均一に近づけることができる。したがって、各発光素子１〜６が誤点灯する程度と各発光素子１〜６に掛かる逆電圧の大きさとに関して均一性に優れる高品質な表示装置を提供することができる。
［本発明の実施形態２に係る表示装置］
図２は、本発明の実施形態２に係る表示装置の回路図（ａ）及びタイミングチャート（ｂ）である。
図２（ａ）に示すように、本発明の実施形態２に係る表示装置は、放電装置Ａ１〜３が半導体スイッチＳＷ１〜３（例：Ｎチャネル型ＦＥＴやＮＰＮトランジスタ）を備えているとともに、放電制限装置Ｂ１〜３が負荷２１〜２３を備えていない点で、本発明の実施形態１に係る表示装置と相違する。半導体スイッチＳＷ１〜３は、一端が共通ラインＬ１１〜１３側に接続され他端がグランド側に接続される。
（動作）
図２（ｂ）に示すように、ソースドライバによる走査が開始すると、複数の共通ラインＬ１１〜１３に時分割で電圧が印加される。具体的には、半導体スイッチＣＯＭ１〜３が、半導体スイッチＣＯＭ１、半導体スイッチＣＯＭ２、半導体スイッチＣＯＭ３、半導体スイッチＣＯＭ１・・・の順に所定の時間間隔を空けて繰り返し開閉し、複数の共通ラインＬ１１〜１３に電圧が順次印加される。
シンクドライバは、複数の駆動ラインＬ２１、２２のうち点灯対象となる発光素子に接続された駆動ラインから電流を引き込む。ここでは、発光素子１、４が点灯対象となる発光素子であるとして、共通ラインＬ１１に電圧が印加されている間に半導体スイッチＳＥＧ１が閉じて駆動ラインＬ２１から電流が引き込まれ、共通ラインＬ１２に電圧が印加されている間に半導体スイッチＳＥＧ２が閉じて駆動ラインＬ２２から電流が引き込まれる。これにより、発光素子１、４が点灯する。
放電装置Ａ１が有する半導体スイッチＳＷ１は、ソースドライバが共通ラインＬ１１への電圧の印加を終了してから共通ラインＬ１２への電圧の印加を開始するまでの間、すなわち、半導体スイッチＣＯＭ１が閉じてから半導体スイッチＣＯＭ２が開くまでの間に閉じる。これにより、共通ラインＬ１１は、アクティブでない間（ソースドライバにより電圧を印加されていない間）、その寄生容量が整流装置Ｄ１及び放電装置Ａ１を介して放電される。
同様に、放電装置Ａ２が有する半導体スイッチＳＷ２は、ソースドライバが共通ラインＬ１２への電圧の印加を終了してから共通ラインＬ１３への電圧の印加を開始するまでの間、すなわち、半導体スイッチＣＯＭ２が閉じてから半導体スイッチＣＯＭ３が開くまでの間に閉じる。これにより、共通ラインＬ１２は、アクティブでない間（ソースドライバにより電圧を印加されていない間）、その寄生容量が整流装置Ｄ２及び放電装置Ａ２を介して放電される。
同様に、放電装置Ａ３が有する半導体スイッチＳＷ３は、ソースドライバが共通ラインＬ１３への電圧の印加を終了してから共通ラインＬ１１への電圧の印加を開始するまでの間、すなわち、半導体スイッチＣＯＭ３が閉じてから半導体スイッチＣＯＭ１が開くまでの間に閉じる。これにより、共通ラインＬ１３は、アクティブでない間（ソースドライバにより電圧を印加されていない間）、その寄生容量が整流装置Ｄ３及び放電装置Ａ３を介して放電される。
これらの放電は、放電制限装置Ｂ１〜３により、各共通ラインＬ１１〜１３の電圧が所定の値未満に引き下げられないよう制限をかけられる。具体的に説明すると、本発明の実施形態２では、図２（ａ）中のＸ１〜３で示した点の電圧が所定の値として創出され、各共通ラインＬ１１〜１３は、放電制限装置Ｂ１〜３により、その電圧がＸ１〜３で示した点の電圧よりそれぞれ大きい場合にだけ、その寄生容量が整流装置Ｄ１〜３及び放電装置Ａ１〜３を介してそれぞれ放電される。
Ｘ１〜３で示した点の電圧は、放電制限装置Ｂ１〜３の電圧供給部Ｖ２１〜２３により供給される電圧によって決まり、整流装置Ｄ１〜３の電圧降下とは無関係である。したがって、本発明の実施形態２に係る表示装置によれば、たとえ整流装置Ｄ１〜３の電圧降下にバラツキが存在していても、アクティブでない共通ラインの電圧（寄生容量による電圧）を均一にする又は均一に近づけることができる。なお、本発明の実施形態２では、電圧供給部Ｖ２１〜２３が供給する電圧がそれぞれ２．８Ｖ、２．０Ｖ、１．２Ｖであり、Ｘ１〜３で示した点の電圧（所定の値の一例）がそれぞれ２．８Ｖ、２．０Ｖ、１．２Ｖである場合について説明したが、所定の値はこれらの値に限定されない。なお、本発明の実施形態２において、放電装置Ａ１〜３の負荷１１〜１３は、Ｘ１〜３で示した点の電圧（所定の値の一例）を決める要因ではなく、放電にかかる時間を決める要因となる。本発明の実施形態２では、消費電力の低減が半導体スイッチＳＷ１〜３により図られるため、放電装置Ａ１〜３の負荷１１〜１３の値は小さく（例：２００Ω）、放電にかかる時間は短い。
以上説明した本発明の実施形態２に係る表示装置によれば、本発明の実施形態１に係る表示装置と同様に、放電制限装置Ｂ１〜３により、たとえ整流装置Ｄ１〜３の電圧降下にバラツキが存在していても、アクティブでない共通ラインの電圧（寄生容量による電圧）を均一にする又は均一に近づけることができる。したがって、各発光素子１〜６が誤点灯する程度と各発光素子１〜６に掛かる逆電圧の大きさとに関して均一性に優れる高品質な表示装置を提供することができる。
加えて、本発明の実施形態２に係る表示装置によれば、共通ラインＬ１１〜１３の電圧が所定の値にまでに引き下げられた後に、半導体スイッチＳＷ１〜３を開いて放電制限装置Ｂ１〜３とグランド側との導通を解除することにより、放電制限装置Ｂ１〜３から放電装置Ａ１〜３に無駄な電流が流れることを抑制して、消費電力の低減を図ることができる。
［本発明の実施形態３に係る表示装置］
図３は、本発明の実施形態３に係る表示装置の回路図（ａ）及びタイミングチャート（ｂ）である。
図３（ａ）に示すように、本発明の実施形態３に係る表示装置は、１つの放電装置Ａと１つの放電制限装置Ｂとに２本以上の共通ラインＬ１１〜１３が接続されている点で、本発明の実施形態１に係る表示装置と相違する。
（動作）
図３（ｂ）に示すように、ソースドライバによる走査が開始すると、複数の共通ラインＬ１１〜１３に時分割で電圧が印加される。具体的には、半導体スイッチＣＯＭ１〜３が、半導体スイッチＣＯＭ１、半導体スイッチＣＯＭ２、半導体スイッチＣＯＭ３、半導体スイッチＣＯＭ１・・・の順に所定の時間間隔を空けて繰り返し開閉し、複数の共通ラインＬ１１〜１３に電圧が順次印加される。
シンクドライバは、複数の駆動ラインＬ２１、２２のうち点灯対象となる発光素子に接続された駆動ラインから電流を引き込む。ここでは、発光素子１、４が点灯対象となる発光素子であるとして、共通ラインＬ１１に電圧が印加されている間に半導体スイッチＳＥＧ１が閉じて駆動ラインＬ２１から電流が引き込まれ、共通ラインＬ１２に電圧が印加されている間に半導体スイッチＳＥＧ２が閉じて駆動ラインＬ２２から電流が引き込まれる。これにより、発光素子１、４が点灯する。
共通ラインＬ１１〜１３は、アクティブでない間（ソースドライバにより電圧が印加されていない間）、その寄生容量が整流装置Ｄ１〜３及び放電装置Ａを介してそれぞれ放電される。ただし、これらの放電は、放電制限装置Ｂにより、各共通ラインＬ１１〜１３の電圧が所定の値未満に引き下げられないよう制限をかけられる。具体的に説明すると、本発明の実施形態３では、図３（ａ）中のＸで示した点の電圧が所定の値として創出され、各共通ラインＬ１１〜１３は、放電制限装置Ｂにより、その電圧がＸで示した点の電圧よりそれぞれ大きい場合にだけ、その寄生容量が整流装置Ｄ１〜３及び放電装置Ａを介してそれぞれ放電される。
Ｘで示した点の電圧は、放電制限装置Ｂの電圧供給部Ｖ２により供給される電圧と、放電制限装置Ｂの負荷２１及び放電装置Ａの負荷１１と、の関係によって決まり、整流装置Ｄ１〜３の電圧降下とは無関係である。したがって、本発明の実施形態３に係る表示装置によれば、たとえ整流装置Ｄ１〜３の電圧降下にバラツキが存在していても、アクティブでない共通ラインの電圧（寄生容量による電圧）を均一にする又は均一に近づけることができる。なお、本発明の実施形態３では、電圧供給部Ｖ２が供給する電圧が５Ｖであり、放電制限装置Ｂの負荷２１が４７０Ωであり、放電装置Ａの負荷１１が４７０Ωであり、Ｘで示した点の電圧（所定の値の一例）が２．５Ｖである場合について説明したが、所定の値はこれに限定されない。なお、本発明の実施形態３において、放電装置Ａの負荷１１は、Ｘで示した点の電圧（所定の値の一例）を決めるだけではなく、放電にかかる時間を決める要因ともなる。放電装置Ａの負荷１１は、これを小さくすれば放電にかかる時間を短くすることができる。他方、放電装置Ａの負荷１１は、これを大きくすれば消費電力の低減を図ることができる。
以上説明した本発明の実施形態３に係る表示装置によれば、１つの放電装置Ａと１つの放電制限装置Ｂとに２本以上の共通ラインＬ１１〜１３が接続されてはいるものの、本発明の実施形態１に係る表示装置と同様に、放電制限装置Ｂにより、たとえ整流装置Ｄ１〜３の電圧降下にバラツキが存在していても、アクティブでない共通ラインの電圧（寄生容量による電圧）を均一にする又は均一に近づけることができる。したがって、各発光素子１〜６が誤点灯する程度と各発光素子１〜６に掛かる逆電圧の大きさとに関して均一性に優れる高品質な表示装置を提供することができる。
［本発明の実施形態４に係る表示装置］
図４は、本発明の実施形態４に係る表示装置の回路図（ａ）及びタイミングチャート（ｂ）である。
図４（ａ）に示すように、本発明の実施形態４に係る表示装置は、放電装置Ａが半導体スイッチＳＷ（例：Ｎチャネル型ＦＥＴやＮＰＮトランジスタ）を備えている点で、本発明の実施形態３に係る表示装置と相違する。半導体スイッチＳＷは、一端が共通ラインＬ１１〜１３側に接続され他端がグランド側に接続される。
（動作）
図４（ｂ）に示すように、ソースドライバによる走査が開始すると、複数の共通ラインＬ１１〜１３に時分割で電圧が印加される。具体的には、半導体スイッチＣＯＭ１〜３が、半導体スイッチＣＯＭ１、半導体スイッチＣＯＭ２、半導体スイッチＣＯＭ３、半導体スイッチＣＯＭ１・・・の順に所定の時間間隔を空けて繰り返し開閉し、複数の共通ラインＬ１１〜１３に電圧が順次印加される。
シンクドライバは、複数の駆動ラインＬ２１、２２のうち点灯対象となる発光素子に接続された駆動ラインから電流を引き込む。ここでは、発光素子１、４が点灯対象となる発光素子であるとして、共通ラインＬ１１に電圧が印加されている間に半導体スイッチＳＥＧ１が閉じて駆動ラインＬ２１から電流が引き込まれ、共通ラインＬ１２に電圧が印加されている間に半導体スイッチＳＥＧ２が閉じて駆動ラインＬ２２から電流が引き込まれる。これにより、発光素子１、４が点灯する。
放電装置Ａが有する半導体スイッチＳＷは、ソースドライバが共通ラインＬ１１〜１３のいずれかへの電圧の印加を終了してから共通ラインＬ１１〜１３のいずれかへの電圧の印加を開始するまでの間、すなわち、半導体スイッチＣＯＭ１〜３のいずれかが閉じてから半導体スイッチＣＯＭ１〜３のいずれかが開くまでの間に閉じる。これにより、共通ラインＬ１１〜１３は、アクティブでない間（ソースドライバにより電圧を印加されていない間）、その寄生容量が整流装置Ｄ１〜３及び放電装置Ａを介してそれぞれ放電される。
これらの放電は、放電制限装置Ｂにより、各共通ラインＬ１１〜１３の電圧が所定の値未満に引き下げられないよう制限をかけられる。具体的に説明すると、本発明の実施形態４では、図４（ａ）中のＸ１〜３で示した点の電圧が所定の値として創出され、各共通ラインＬ１１〜１３は、放電制限装置Ｂにより、その電圧がＸ１〜３で示した点の電圧よりそれぞれ大きい場合にだけ、その寄生容量が整流装置Ｄ１〜３及び放電装置Ａを介してそれぞれ放電される。
Ｘ１〜３で示した点の電圧は、放電制限装置Ｂの電圧供給部Ｖ２により供給される電圧と、放電制限装置Ｂの負荷２１及び放電装置Ａの負荷１１と、の関係によって決まり、整流装置Ｄ１〜３の電圧降下とは無関係である。したがって、本発明の実施形態４に係る表示装置によれば、たとえ整流装置Ｄ１〜３の電圧降下にバラツキが存在していても、アクティブでない共通ラインの電圧（寄生容量による電圧）を均一にする又は均一に近づけることができる。なお、本発明の実施形態４では、電圧供給部Ｖ２が供給する電圧が５Ｖであり、放電制限装置Ｂの負荷２１が５６０Ωであり、放電装置Ａの負荷１１が３６０Ωであり、Ｘで示した点の電圧（所定の値の一例）が２．０Ｖである場合について説明したが、所定の値はこれに限定されない。なお、本発明の実施形態４において、放電装置Ａの負荷１１は、Ｘで示した点の電圧（所定の値の一例）を決めるだけではなく、放電にかかる時間を決める要因ともなる。放電装置Ａの負荷１１は、これを小さくすれば放電にかかる時間を短くすることができる。他方、放電装置Ａの負荷１１は、これを大きくすれば消費電力の低減を図ることができる。なお、本発明の実施形態４において、消費電力の低減は、半導体スイッチＳＷ１〜３によっても図られる。
以上説明した本発明の実施形態４に係る表示装置によれば、本発明の実施形態３に係る表示装置と同様に、放電制限装置Ｂにより、たとえ整流装置Ｄ１〜３の電圧降下にバラツキが存在していても、アクティブでない共通ラインの電圧（寄生容量による電圧）を均一にする又は均一に近づけることができる。したがって、各発光素子１〜６が誤点灯する程度と各発光素子１〜６に掛かる逆電圧とに関して均一性に優れる高品質な表示装置を提供することができる。
加えて、本発明の実施形態４に係る表示装置によれば、共通ラインＬ１１〜１３の電圧が所定の値にまでに引き下げられた後に、半導体スイッチＳＷを開いて放電制限装置Ｂとグランド側との導通を解除することにより、放電制限装置Ｂから放電装置Ａに無駄な電流が流れることを抑制して、消費電力の低減を図ることができる。
［オープン故障、ショート故障］
以上、本発明の実施形態１〜４に係る表示装置について説明したが、本発明の実施形態１〜４に係る表示装置において、所定の値は、整流装置の電圧降下とは無関係に決まる。したがって、たとえ整流装置の一つがオープン故障やショート故障しても所定の値は変化しない。このため、整流装置の一つがオープン故障やショート故障しても、整流装置がオープン故障やショート故障などしていない共通ラインに接続された他の発光素子について、引き続き、アクティブでない間（ソースドライバにより電圧を印加されていない間）、その電圧を均一にする又は均一に近づけることができる。よって、本発明の実施形態１〜４によれば、オープン故障やショート故障などに強い表示装置を提供することができる。
［その他］
なお、図４（ａ）に示したように、本発明の実施形態４に係る表示装置では、ソースドライバにより印加される電圧が各共通ラインＬ１１〜１３で異なっており、具体的には、共通ラインＬ１１についてはＶ１１＝３Ｖ、共通ラインＬ１２についてはＶ１２＝５Ｖ、共通ラインＬ１３についてはＶ１３＝４Ｖとされるが、このような場合であっても、所定の値は、整流装置の電圧降下とは無関係に決まるため、アクティブでない共通ラインの電圧（寄生容量による電圧）を均一にする又は均一に近づけることができる。
次に、本発明の実施例１に係る表示装置について説明する。
本発明の実施例１に係る表示装置では、２４本の共通ラインと４８本の駆動ラインとを交差して配置し、共通ラインと駆動ラインとを交差してできる各交点に、１１５２個の発光ダイオード（Ｒｅｄ、Ｇｒｅｅｎ、Ｂｌｕｅからなる３種類の発光ダイオードチップが含まれる。）をそれぞれ配置した。
ソースドライバにはＰｃｈＭＯＳＦＥＴを用い、シンクドライバには１５ｍＡ程度に設定した定電流駆動のＮＰＮバイポーラトランジスタを用いた。また、放電制限装置と放電装置と整流装置と共通ラインとの接続関係は、本発明の実施形態３（図３参照）に基づき行った。
電圧供給部Ｖ１が供給する電圧は、５Ｖであるものとした。また、電圧供給部Ｖ２が供給する電圧は５Ｖであるものとし、放電制限装置Ｂの負荷２１には３．９ｋΩの抵抗器を用い、放電装置Ａの負荷１１には５．１ｋΩの抵抗器を用いた。所定の値は、電圧供給部Ｖ２が供給する電圧と放電制限装置Ｂの負荷２１と放電装置Ａの負荷１１とにより決まり、２．８Ｖ（図３中のＸに相当する点の電圧）である。整流装置Ｄ１、Ｄ２、・・・Ｄ２４にはスイッチングダイオードを用いた。
このような本発明の実施例１に係る表示装置を、１／２４のＤｕｔｙ比でダイナミック駆動させ、共通ラインの走査周期を８６．８ｕｓとし、走査される共通ラインにおいてソースドライバが電圧を印加する期間を７６．８ｕｓとし、電圧を印加していない期間を１０ｕｓとした。
また、誤点灯が発生しているか、また逆電圧がかかっているかが分かりやすいように、あえて斜め点灯、すなわち、マトリクス状に配置された１１５２個の発光ダイオードのうち斜め方向に配置されたものを点灯させた。
このような本発明の実施例１に係る表示装置について、誤点灯は目視により確認し、逆電圧はオシロスコープにより確認したところ、発光ダイオードの誤点灯は見受けられず、非点灯の発光ダイオードに掛かる逆電圧は小さく抑えられていた。
したがって、本発明の実施例１に係る表示装置は、品質の高い表示装置であると評価することができる。
［比較例１］
次に、比較例１に係る表示装置について検討する。
比較例１に係る表示装置には、本発明の実施例１に係る表示装置と基本的には同じ構成を有しているが、放電制限装置と放電装置と整流装置とを備えていない表示装置を用いた。
比較例１に係る表示装置を、斜め点灯、すなわち、マトリクス状に配置された１１５２個の発光ダイオードのうち斜め方向に配置されたものを点灯させたところ、点灯させている発光ダイオードと同じ駆動ラインに接続された発光ダイオードであって、点灯させている発光ダイオードが接続された共通ラインから数本程度の範囲で離れている共通ラインに接続されるいくつかの発光ダイオードについて、誤点灯が確認された。
したがって、比較例１に係る表示装置は、品質の悪い表示装置であると評価することができる。
［比較例２］
次に、比較例２に係る表示装置について検討する。
比較例２に係る表示装置には、本発明の実施例１に係る表示装置と基本的には同じ構成を有しているが、放電制限装置を備えていない表示装置を用いた。
比較例２に係る表示装置を、斜め点灯、すなわち、マトリクス状に配置された１１５２個の発光ダイオードのうち斜め方向に配置されたものを点灯させたところ、誤点灯は確認されなかったが、非点灯の発光ダイオードに大きな逆電圧が掛かっていた。
このように、比較例２に係る表示装置は、放電制限装置を備えていないため、発光ダイオードに大きな逆電圧が掛かる表示装置であると評価することができる。
以上、本発明の実施形態及び実施例について説明したが、これらの説明は、本発明の一例に関するものであり、本発明は、これらの説明によって何ら限定されるものではない。
Ｌ１１〜１３ 共通ライン
Ｌ２１、２２ 駆動ライン
１〜６ 発光素子
ＣＯＭ１〜３ 半導体スイッチ
ＳＥＧ１、２ 半導体スイッチ
Ａ、Ａ１〜３ 放電装置
Ｂ、Ｂ１〜３ 放電制限装置
Ｖ１ 電圧供給部
Ｖ２、Ｖ２１〜２３ 電圧供給部
ＳＷ１〜３ 半導体スイッチ
Ｄ、Ｄ１〜３ ダイオード
１１〜１３ 負荷
２１〜２３ 負荷

Claims (3)

  1. 複数の共通ラインと、複数の駆動ラインと、前記複数の共通ラインと前記複数の駆動ラインとに接続される複数の発光素子と、前記複数の共通ラインに時分割で電圧を印加するソースドライバと、前記複数の駆動ラインのうち点灯対象となる発光素子に接続された駆動ラインから電流を引き込むシンクドライバと、を備えた表示装置であって、
    前記共通ラインに接続されるとともに、前記接続されている共通ラインの電圧を引き下げる放電装置と、
    前記共通ラインと前記放電装置とに接続されるとともに、前記接続されている共通ラインの電圧が前記放電装置により所定の値未満に引き下げられないよう制限をかける放電制限装置と、
    前記放電装置及び前記放電制限装置と前記共通ラインとの間に接続されるとともに、前記共通ライン側から前記放電装置及び前記放電制限装置側へは電流を流すが前記放電装置及び前記放電制限装置側から前記共通ライン側へは電流を流さない整流装置と、を備え、
    前記放電制限装置は電圧供給部を有し、
    前記所定の値は、前記電圧供給部により供給される電圧に基づいて、前記整流装置の電圧降下とは無関係に定まることを特徴とする表示装置。
  2. 前記放電装置は、一端が前記共通ライン側に接続され他端がグランド側に接続される半導体スイッチを備えていることを特徴とする請求項１に記載の表示装置。
  3. １つの放電装置と１つの放電制限装置とに２本以上の共通ラインが接続されていることを特徴とする請求項１または２に記載の表示装置。

JP2013196253A 2013-09-20 2013-09-20 表示装置 Active JP6167794B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013196253A JP6167794B2 (ja) 2013-09-20 2013-09-20 表示装置
US14/490,632 US9343016B2 (en) 2013-09-20 2014-09-18 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013196253A JP6167794B2 (ja) 2013-09-20 2013-09-20 表示装置

Publications (3)

Publication Number Publication Date
JP2015060216A JP2015060216A (ja) 2015-03-30
JP2015060216A5 JP2015060216A5 (ja) 2016-06-02
JP6167794B2 true JP6167794B2 (ja) 2017-07-26

Family

ID=52690372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013196253A Active JP6167794B2 (ja) 2013-09-20 2013-09-20 表示装置

Country Status (2)

Country Link
US (1) US9343016B2 (ja)
JP (1) JP6167794B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105654899B (zh) * 2016-03-17 2019-05-17 利亚德光电股份有限公司 显示电路及其控制方法
JP6520907B2 (ja) * 2016-12-21 2019-05-29 日亜化学工業株式会社 表示装置
US10834795B2 (en) * 2018-05-16 2020-11-10 Hisense Visual Technology Co., Ltd. Backlight drive circuit, backlight driving method, and display device
CN108461069B (zh) * 2018-05-16 2020-09-25 海信视像科技股份有限公司 一种多分区背光驱动电路及显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2541027A1 (fr) * 1983-02-16 1984-08-17 Commissariat Energie Atomique Imageur matriciel a dispositif de compensation du couplage entre les lignes et les colonnes
JPH06180564A (ja) * 1992-05-14 1994-06-28 Toshiba Corp 液晶表示装置
JPH0876093A (ja) * 1994-09-08 1996-03-22 Texas Instr Japan Ltd 液晶パネル駆動装置
JPH11161219A (ja) * 1997-09-10 1999-06-18 Toray Ind Inc 発光装置駆動回路
JP4576647B2 (ja) * 1999-10-12 2010-11-10 日本テキサス・インスツルメンツ株式会社 ドットマトリクス表示装置
JP3649658B2 (ja) * 2000-09-14 2005-05-18 シャープ株式会社 Ｌｅｄ表示装置及びその検査方法
JP4512971B2 (ja) * 2001-03-02 2010-07-28 株式会社日立プラズマパテントライセンシング 表示駆動装置
JP3498745B1 (ja) * 2002-05-17 2004-02-16 日亜化学工業株式会社 発光装置及びその駆動方法
JP5180510B2 (ja) * 2007-04-16 2013-04-10 長野計器株式会社 Ｌｅｄ表示装置

Also Published As

Publication number Publication date
US9343016B2 (en) 2016-05-17
JP2015060216A (ja) 2015-03-30
US20150084532A1 (en) 2015-03-26

Similar Documents

Publication Publication Date Title
US20110080432A1 (en) Light emitting element drive circuit
EP3622503A1 (en) Pixel-driving circuit and compensation method thereof, display panel, and display apparatus
KR101848506B1 (ko) 유기발광 표시장치
JP6167794B2 (ja) 表示装置
US20130265056A1 (en) Apparatus and method of led short detection
JP4290680B2 (ja) 容量性負荷充放電装置およびそれを備えた液晶表示装置
US20030043127A1 (en) Display device, display driving method, and display driver circuit
US9613561B2 (en) Display apparatus and method for controlling display apparatus
JP3848358B1 (ja) マルチチャネル駆動回路
JP2015060216A5 (ja)
KR20070000872A (ko) 액정표시장치의 게이트전압 제어장치 및 방법
US8084961B2 (en) Backlight module control system and control method thereof
US6844867B2 (en) LCD drive apparatus
JP6413559B2 (ja) 表示装置
JP4406969B2 (ja) Ｅｌ表示装置
US9992844B2 (en) Power supply circuit and electroluminescent display device including the same
JP6361096B2 (ja) 表示装置
KR100754484B1 (ko) 전원 공급 장치, 이를 포함하는 디스플레이 장치 및 구동방법
JP3598650B2 (ja) Ｅｌ表示装置
KR100936399B1 (ko) Ｌｅｄ 전광판의 동적 구동장치
JP4080380B2 (ja) 容量性負荷駆動装置
KR100793313B1 (ko) 오엘이디 디스플레이 장치 및 그 구동방법
JP6413560B2 (ja) 表示装置
KR100948378B1 (ko) 액정 표시 장치의 구동 장치
KR20060065287A (ko) 유기 전계 발광 소자 및 이를 구동하는 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170320

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170612

R150 Certificate of patent or registration of utility model

Ref document number: 6167794

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250