JP2015060216A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2015060216A5 JP2015060216A5 JP2013196253A JP2013196253A JP2015060216A5 JP 2015060216 A5 JP2015060216 A5 JP 2015060216A5 JP 2013196253 A JP2013196253 A JP 2013196253A JP 2013196253 A JP2013196253 A JP 2013196253A JP 2015060216 A5 JP2015060216 A5 JP 2015060216A5
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- discharge
- load
- discharge device
- common line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 description 19
- 230000003071 parasitic Effects 0.000 description 7
- 101700057905 NUPR1 Proteins 0.000 description 4
- 101710036782 RBBP8 Proteins 0.000 description 4
- 102100008299 RBBP8 Human genes 0.000 description 4
- 101710034882 ctp1 Proteins 0.000 description 4
- 230000003247 decreasing Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 108060007392 SEG1 Proteins 0.000 description 1
- 230000000875 corresponding Effects 0.000 description 1
Images
Description
放電装置A1〜3は、一端が共通ラインL11〜13側に接続され他端がグランド側に接続される配線などを有しているが、例えば、図1(a)に示すような負荷11〜13を有していてもよい。放電装置A1〜3が負荷11〜13を有する場合は、放電装置A1〜3が有する配線などに過大な電流が流れることが抑制される。
放電制限装置B1〜3は、一端が共通ラインL11〜13側に接続され他端が電圧供給部V21〜23側に接続される配線などを有しているが、例えば、図1(a)に示すように、負荷21〜23を有していてもよい。放電制限装置B1〜3が負荷21〜23を有する場合は、放電装置A1〜3が有する配線などに過大な電流が流れることが抑制される。なお、具体的な数値を挙げて理解を容易にするため、図1(a)では、一例として、放電制限装置B1〜3の他端に接続された電圧供給部V21〜23が供給する電圧をそれぞれ5V、8V、3Vにしているが、電圧供給部V21〜23が供給する電圧はこれらの値に限定されず、例えば同じであってもよい(例:V21〜23は、ともに5Vであってもよい)。
X1〜3で示した点の電圧は、放電制限装置B1〜3の電圧供給部V21〜23により供給される電圧と、放電制限装置B1〜3の負荷21〜23及び放電装置A1〜3の負荷11〜13と、の関係によって決まり、整流装置D1〜3の電圧降下とは無関係である。したがって、本発明の実施形態1に係る表示装置によれば、たとえ整流装置D1〜3の電圧降下にバラツキが存在していても、アクティブでない共通ラインの電圧(寄生容量による電圧)を均一にする又は均一に近づけることができる。なお、本発明の実施形態1では、電圧供給部V21〜23が供給する電圧がそれぞれ5V、8V、3Vであり、放電制限装置B1〜3の負荷21〜23がそれぞれ5.6kΩ、6.8kΩ、2.7kΩであり、放電装置A1〜3の負荷11〜13がそれぞれ3.6kΩ、2.2kΩ、5.6kΩであり、X1〜3で示した点の電圧(所定の値の一例)がともに2.0Vである場合について説明したが、所定の値はこれに限定されない。なお、本発明の実施形態1において、放電装置A1〜3の負荷11〜13は、X1〜3で示した点の電圧(所定の値の一例)を決めるだけではなく、放電にかかる時間を決める要因ともなる。放電装置A1〜3の負荷11〜13は、これを小さくすれば放電にかかる時間を短くすることができる。他方、放電装置A1〜3の負荷11〜13は、これを大きくすれば消費電力の低減を図ることができる。
図2(a)に示すように、本発明の実施形態2に係る表示装置は、放電装置A1〜3が半導体スイッチSW1〜3(例:Nチャネル型FETやNPNトランジスタ)を備えているとともに、放電制限装置B1〜3が負荷21〜23を備えていない点で、本発明の実施形態1に係る表示装置と相違する。半導体スイッチSW1〜3は、一端が共通ラインL11〜13側に接続され他端がグランド側に接続される。
放電装置A1が有する半導体スイッチSW1は、ソースドライバが共通ラインL11への電圧の印加を終了してから共通ラインL12への電圧の印加を開始するまでの間、すなわち、半導体スイッチCOM1が閉じてから半導体スイッチCOM2が開くまでの間に閉じる。これにより、共通ラインL11は、アクティブでない間(ソースドライバにより電圧を印加されていない間)、その寄生容量が整流装置D1及び放電装置A1を介して放電される。
同様に、放電装置A2が有する半導体スイッチSW2は、ソースドライバが共通ラインL12への電圧の印加を終了してから共通ラインL13への電圧の印加を開始するまでの間、すなわち、半導体スイッチCOM2が閉じてから半導体スイッチCOM3が開くまでの間に閉じる。これにより、共通ラインL12は、アクティブでない間(ソースドライバにより電圧を印加されていない間)、その寄生容量が整流装置D2及び放電装置A2を介して放電される。
同様に、放電装置A3が有する半導体スイッチSW3は、ソースドライバが共通ラインL13への電圧の印加を終了してから共通ラインL11への電圧の印加を開始するまでの間、すなわち、半導体スイッチCOM3が閉じてから半導体スイッチCOM1が開くまでの間に閉じる。これにより、共通ラインL13は、アクティブでない間(ソースドライバにより電圧を印加されていない間)、その寄生容量が整流装置D3及び放電装置A3を介して放電される。
X1〜3で示した点の電圧は、放電制限装置B1〜3の電圧供給部V21〜23により供給される電圧によって決まり、整流装置D1〜3の電圧降下とは無関係である。したがって、本発明の実施形態2に係る表示装置によれば、たとえ整流装置D1〜3の電圧降下にバラツキが存在していても、アクティブでない共通ラインの電圧(寄生容量による電圧)を均一にする又は均一に近づけることができる。なお、本発明の実施形態2では、電圧供給部V21〜23が供給する電圧がそれぞれ2.8V、2.0V、1.2Vであり、X1〜3で示した点の電圧(所定の値の一例)がそれぞれ2.8V、2.0V、1.2Vである場合について説明したが、所定の値はこれらの値に限定されない。なお、本発明の実施形態2において、放電装置A1〜3の負荷11〜13は、X1〜3で示した点の電圧(所定の値の一例)を決める要因ではなく、放電にかかる時間を決める要因となる。本発明の実施形態2では、消費電力の低減が半導体スイッチSW1〜3により図られるため、放電装置A1〜3の負荷11〜13の値は小さく(例:200Ω)、放電にかかる時間は短い。
Xで示した点の電圧は、放電制限装置Bの電圧供給部V2により供給される電圧と、放電制限装置Bの負荷21及び放電装置Aの負荷11と、の関係によって決まり、整流装置D1〜3の電圧降下とは無関係である。したがって、本発明の実施形態3に係る表示装置によれば、たとえ整流装置D1〜3の電圧降下にバラツキが存在していても、アクティブでない共通ラインの電圧(寄生容量による電圧)を均一にする又は均一に近づけることができる。なお、本発明の実施形態3では、電圧供給部V2が供給する電圧が5Vであり、放電制限装置Bの負荷21が470Ωであり、放電装置Aの負荷11が470Ωであり、Xで示した点の電圧(所定の値の一例)が2.5Vである場合について説明したが、所定の値はこれに限定されない。なお、本発明の実施形態3において、放電装置Aの負荷11は、Xで示した点の電圧(所定の値の一例)を決めるだけではなく、放電にかかる時間を決める要因ともなる。放電装置Aの負荷11は、これを小さくすれば放電にかかる時間を短くすることができる。他方、放電装置Aの負荷11は、これを大きくすれば消費電力の低減を図ることができる。
放電装置Aが有する半導体スイッチSWは、ソースドライバが共通ラインL11〜13のいずれかへの電圧の印加を終了してから共通ラインL11〜13のいずれかへの電圧の印加を開始するまでの間、すなわち、半導体スイッチCOM1〜3のいずれかが閉じてから半導体スイッチCOM1〜3のいずれかが開くまでの間に閉じる。これにより、共通ラインL11〜13は、アクティブでない間(ソースドライバにより電圧を印加されていない間)、その寄生容量が整流装置D1〜3及び放電装置Aを介してそれぞれ放電される。
X1〜3で示した点の電圧は、放電制限装置Bの電圧供給部V2により供給される電圧と、放電制限装置Bの負荷21及び放電装置Aの負荷11と、の関係によって決まり、整流装置D1〜3の電圧降下とは無関係である。したがって、本発明の実施形態4に係る表示装置によれば、たとえ整流装置D1〜3の電圧降下にバラツキが存在していても、アクティブでない共通ラインの電圧(寄生容量による電圧)を均一にする又は均一に近づけることができる。なお、本発明の実施形態4では、電圧供給部V2が供給する電圧が5Vであり、放電制限装置Bの負荷21が560Ωであり、放電装置Aの負荷11が360Ωであり、Xで示した点の電圧(所定の値の一例)が2.0Vである場合について説明したが、所定の値はこれに限定されない。なお、本発明の実施形態4において、放電装置Aの負荷11は、Xで示した点の電圧(所定の値の一例)を決めるだけではなく、放電にかかる時間を決める要因ともなる。放電装置Aの負荷11は、これを小さくすれば放電にかかる時間を短くすることができる。他方、放電装置Aの負荷11は、これを大きくすれば消費電力の低減を図ることができる。なお、本発明の実施形態4において、消費電力の低減は、半導体スイッチSW1〜3によっても図られる。
電圧供給部V1が供給する電圧は、5Vであるものとした。また、電圧供給部V2が供給する電圧は5Vであるものとし、放電制限装置Bの負荷21には3.9kΩの抵抗器を用い、放電装置Aの負荷11には5.1kΩの抵抗器を用いた。所定の値は、電圧供給部V2が供給する電圧と放電制限装置Bの負荷21と放電装置Aの負荷11とにより決まり、2.8V(図3中のXに相当する点の電圧)である。整流装置D1、D2、・・・D24にはスイッチングダイオードを用いた。
L11〜13 共通ライン
L21、22 駆動ライン
1〜6 発光素子
COM1〜3 半導体スイッチ
SEG1、2 半導体スイッチ
A、A1〜3 放電装置
B、B1〜3 放電制限装置
V1 電圧供給部
V2、V21〜23 電圧供給部
SW1〜3 半導体スイッチ
D、D1〜3 ダイオード
11〜13 負荷
21〜23 負荷
L21、22 駆動ライン
1〜6 発光素子
COM1〜3 半導体スイッチ
SEG1、2 半導体スイッチ
A、A1〜3 放電装置
B、B1〜3 放電制限装置
V1 電圧供給部
V2、V21〜23 電圧供給部
SW1〜3 半導体スイッチ
D、D1〜3 ダイオード
11〜13 負荷
21〜23 負荷
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013196253A JP6167794B2 (ja) | 2013-09-20 | 2013-09-20 | 表示装置 |
US14/490,632 US9343016B2 (en) | 2013-09-20 | 2014-09-18 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013196253A JP6167794B2 (ja) | 2013-09-20 | 2013-09-20 | 表示装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015060216A JP2015060216A (ja) | 2015-03-30 |
JP2015060216A5 true JP2015060216A5 (ja) | 2016-06-02 |
JP6167794B2 JP6167794B2 (ja) | 2017-07-26 |
Family
ID=52690372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013196253A Active JP6167794B2 (ja) | 2013-09-20 | 2013-09-20 | 表示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9343016B2 (ja) |
JP (1) | JP6167794B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105654899B (zh) * | 2016-03-17 | 2019-05-17 | 利亚德光电股份有限公司 | 显示电路及其控制方法 |
JP6520907B2 (ja) * | 2016-12-21 | 2019-05-29 | 日亜化学工業株式会社 | 表示装置 |
US10834795B2 (en) * | 2018-05-16 | 2020-11-10 | Hisense Visual Technology Co., Ltd. | Backlight drive circuit, backlight driving method, and display device |
CN108461069B (zh) * | 2018-05-16 | 2020-09-25 | 海信视像科技股份有限公司 | 一种多分区背光驱动电路及显示装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2541027A1 (fr) * | 1983-02-16 | 1984-08-17 | Commissariat Energie Atomique | Imageur matriciel a dispositif de compensation du couplage entre les lignes et les colonnes |
JPH06180564A (ja) * | 1992-05-14 | 1994-06-28 | Toshiba Corp | 液晶表示装置 |
JPH0876093A (ja) * | 1994-09-08 | 1996-03-22 | Texas Instr Japan Ltd | 液晶パネル駆動装置 |
JPH11161219A (ja) * | 1997-09-10 | 1999-06-18 | Toray Ind Inc | 発光装置駆動回路 |
JP4576647B2 (ja) * | 1999-10-12 | 2010-11-10 | 日本テキサス・インスツルメンツ株式会社 | ドットマトリクス表示装置 |
JP3649658B2 (ja) * | 2000-09-14 | 2005-05-18 | シャープ株式会社 | Led表示装置及びその検査方法 |
JP4512971B2 (ja) * | 2001-03-02 | 2010-07-28 | 株式会社日立プラズマパテントライセンシング | 表示駆動装置 |
JP3498745B1 (ja) * | 2002-05-17 | 2004-02-16 | 日亜化学工業株式会社 | 発光装置及びその駆動方法 |
JP5180510B2 (ja) * | 2007-04-16 | 2013-04-10 | 長野計器株式会社 | Led表示装置 |
-
2013
- 2013-09-20 JP JP2013196253A patent/JP6167794B2/ja active Active
-
2014
- 2014-09-18 US US14/490,632 patent/US9343016B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015060216A5 (ja) | ||
US9900000B2 (en) | Drive device | |
US8754628B2 (en) | Voltage regulator for high speed switching of voltages | |
US9837154B2 (en) | Resistive random access memory (RRAM) system | |
US10254781B2 (en) | Voltage source | |
JPWO2019163402A5 (ja) | 表示装置 | |
US8513931B2 (en) | Snubber circuit for buck converter | |
JP2015192490A5 (ja) | ||
JP6167794B2 (ja) | 表示装置 | |
TWI658695B (zh) | 輸出電路和用於提供輸出電流的方法 | |
KR101994743B1 (ko) | 전압 강하 장치, 전압 스위칭 장치 및 그를 이용한 내부 전압 공급 장치 | |
US20110317729A1 (en) | Current driving device | |
TWI556217B (zh) | 電源管理電路及其閘極脈衝調變電路 | |
US9425787B2 (en) | Gate driving device and inverter having the same | |
JP4941045B2 (ja) | カレントミラー回路 | |
US8604758B1 (en) | Control circuit for switching power supply | |
JP2012255784A (ja) | 保護回路及びそれを含む絶縁抵抗測定装置 | |
KR100759343B1 (ko) | Lcd 구동 회로 | |
US20140254048A1 (en) | Protection circuit and electronic device using the same | |
IT201900001023A1 (it) | Procedimento per pilotare un carico capacitivo, circuito e dispositivo corrispondenti | |
JP6579479B2 (ja) | 入出力モジュール | |
US8829825B2 (en) | Active rectifier for vehicles | |
KR101184805B1 (ko) | 전압 다운 컨버터 | |
TW201621503A (zh) | 電子設備電壓調節裝置 | |
US9647537B2 (en) | Charge pump circuit for generating a negative voltage |