JP3141472B2 - 切替制御方式 - Google Patents
切替制御方式Info
- Publication number
- JP3141472B2 JP3141472B2 JP03344154A JP34415491A JP3141472B2 JP 3141472 B2 JP3141472 B2 JP 3141472B2 JP 03344154 A JP03344154 A JP 03344154A JP 34415491 A JP34415491 A JP 34415491A JP 3141472 B2 JP3141472 B2 JP 3141472B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- circuit
- input
- switching control
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Transmitters (AREA)
- Monitoring And Testing Of Exchanges (AREA)
Description
【０００１】
【産業上の利用分野】本発明は冗長系を構成する２つの
パッケージ間の冗長系切替制御方式に関するものであ
る。
パッケージ間の冗長系切替制御方式に関するものであ
る。
【０００２】
【従来の技術】従来、冗長系を構成するパッケージの切
替制御を行う場合は、例えば、従来のパッケージの切替
制御方式の例を示すブロック図である図３と動作説明に
供するタイムチャートである図４に示すように、冗長系
を構成するパッケージ２０１，２０２の他に第３のパッ
ケージ（切替制御部（２０３））を設け、この第３のパ
ッケージである切替制御部２０３が冗長系を構成するそ
れぞれのパッケージ２０１，２０２から警報情報を収集
し、判断を行い、冗長を構成する各々のパッケージに対
して運用系，待機系状態情報を伝達することにより切替
を実施していた。
替制御を行う場合は、例えば、従来のパッケージの切替
制御方式の例を示すブロック図である図３と動作説明に
供するタイムチャートである図４に示すように、冗長系
を構成するパッケージ２０１，２０２の他に第３のパッ
ケージ（切替制御部（２０３））を設け、この第３のパ
ッケージである切替制御部２０３が冗長系を構成するそ
れぞれのパッケージ２０１，２０２から警報情報を収集
し、判断を行い、冗長を構成する各々のパッケージに対
して運用系，待機系状態情報を伝達することにより切替
を実施していた。
【０００３】また、あるいは例えば、従来のパッケージ
の切替制御方式の他の例を示す図である図５と動作説明
に供するタイムチャートである図６に示すように、論理
素子のＡＮＤ回路３０１，３０３とＮＡＮＤ回路３０
２，３０４を用い対向させた構成とする。そして、パッ
ケージ３０５に警報が発生する論理レベル「０」と、Ｎ
ＡＮＤ回路３０２の出力が論理レベル「１」となり、パ
ッケージ３０６が運用系として選択される。また、これ
と同時にＮＡＮＤ回路３０４の出力が論理レベル「０」
となり、パッケージ３０５は待機系となる。同様にパッ
ケージ３０６で警報が発生した場合もパッケージ３０５
が運用系となる。また、運用系パッケージとなったパッ
ケージ３０５の強制切替制御入力端子３１１に印加され
る強制切替制御入力を論理レベル「０」とすると、同様
にパッケージ３０６が運用系となる。以上の動作により
切替制御を実現していた。この図５において、３１０，
３１３は警報情報入力が印加される警報情報入力端子を
示し、３１２，３１５は選択情報出力が得られる選択情
報出力端子、３１４は強制切替制御入力が印加される強
制切替制御入力端子を示す。
の切替制御方式の他の例を示す図である図５と動作説明
に供するタイムチャートである図６に示すように、論理
素子のＡＮＤ回路３０１，３０３とＮＡＮＤ回路３０
２，３０４を用い対向させた構成とする。そして、パッ
ケージ３０５に警報が発生する論理レベル「０」と、Ｎ
ＡＮＤ回路３０２の出力が論理レベル「１」となり、パ
ッケージ３０６が運用系として選択される。また、これ
と同時にＮＡＮＤ回路３０４の出力が論理レベル「０」
となり、パッケージ３０５は待機系となる。同様にパッ
ケージ３０６で警報が発生した場合もパッケージ３０５
が運用系となる。また、運用系パッケージとなったパッ
ケージ３０５の強制切替制御入力端子３１１に印加され
る強制切替制御入力を論理レベル「０」とすると、同様
にパッケージ３０６が運用系となる。以上の動作により
切替制御を実現していた。この図５において、３１０，
３１３は警報情報入力が印加される警報情報入力端子を
示し、３１２，３１５は選択情報出力が得られる選択情
報出力端子、３１４は強制切替制御入力が印加される強
制切替制御入力端子を示す。
【０００４】
【発明が解決しようとする課題】上述した図３に示す切
替制御方式では、切替制御を行う第３のパッケージであ
る切替制御部２０３が冗長構成となっていないため、第
３のパッケージが故障した場合、冗長系の切替制御が不
能となるという課題があった。また、図５に示す切替制
御方式では、強制切替制御情報を運用側のパッケージに
対して伝達する必要があるため、なんらかの障害によ
り、運用側パッケージに強制切替制御情報を伝えること
が不能となり、障害を運用側パッケージで検出できなか
った場合、強制切替制御が不能となり、待機側パッケー
ジがまったく正常であるにもかかわらず、切替ることが
不能となるという課題があった。
替制御方式では、切替制御を行う第３のパッケージであ
る切替制御部２０３が冗長構成となっていないため、第
３のパッケージが故障した場合、冗長系の切替制御が不
能となるという課題があった。また、図５に示す切替制
御方式では、強制切替制御情報を運用側のパッケージに
対して伝達する必要があるため、なんらかの障害によ
り、運用側パッケージに強制切替制御情報を伝えること
が不能となり、障害を運用側パッケージで検出できなか
った場合、強制切替制御が不能となり、待機側パッケー
ジがまったく正常であるにもかかわらず、切替ることが
不能となるという課題があった。
【０００５】
【課題を解決するための手段】本発明の切替制御方式
は、冗長系を構成する２つのパッケージ間の冗長系切替
制御方式において、冗長系を構成する第１，第２の２つ
のパッケージと、この第１，第２の２つのパッケージそ
れぞれに搭載されかつ第１〜第４の４つの入力から１つ
の出力を表１にしたがって出力する第１，第２の論理回
路とを設け、上記第１のパッケージの警報情報を警報状
態の論理レベル「１」として、上記第１の論理回路の第
２の入力と上記第２のパッケージの第２の論理回路の第
３の入力に与え、この第１の論理回路の出力を第２のパ
ッケージの第２の論理回路の第１の入力として与え、上
記第１のパッケージの強制切替情報を強制切替制御の論
理レベル「１」として上記第１の論理回路の第４の入力
に接続し、上記第２のパッケージから与えられる第２の
論理回路の出力を上記第１のパッケージの第１の論理回
路の第１の入力に接続するとともに、この第１のパッケ
ージの論理レベル「１」が運用系を示すような選択情報
として使用し、上記第２のパッケージも同様の構成とし
たものである。
は、冗長系を構成する２つのパッケージ間の冗長系切替
制御方式において、冗長系を構成する第１，第２の２つ
のパッケージと、この第１，第２の２つのパッケージそ
れぞれに搭載されかつ第１〜第４の４つの入力から１つ
の出力を表１にしたがって出力する第１，第２の論理回
路とを設け、上記第１のパッケージの警報情報を警報状
態の論理レベル「１」として、上記第１の論理回路の第
２の入力と上記第２のパッケージの第２の論理回路の第
３の入力に与え、この第１の論理回路の出力を第２のパ
ッケージの第２の論理回路の第１の入力として与え、上
記第１のパッケージの強制切替情報を強制切替制御の論
理レベル「１」として上記第１の論理回路の第４の入力
に接続し、上記第２のパッケージから与えられる第２の
論理回路の出力を上記第１のパッケージの第１の論理回
路の第１の入力に接続するとともに、この第１のパッケ
ージの論理レベル「１」が運用系を示すような選択情報
として使用し、上記第２のパッケージも同様の構成とし
たものである。
【０００６】
【表１】
【０００７】
【作用】本発明においては、運用系のパッケージに警報
が発生した場合に、自動的に切替が行われ、各パッケー
ジの運用系の認識が変更され、また、待機系パッケージ
側に強制切替制御を行うことにより、待機側パッケージ
を運用系とすることができる。
が発生した場合に、自動的に切替が行われ、各パッケー
ジの運用系の認識が変更され、また、待機系パッケージ
側に強制切替制御を行うことにより、待機側パッケージ
を運用系とすることができる。
【０００８】
【実施例】図１は本発明による切替制御方式の一実施例
を示す構成図である。この図１において、１１１，１１
２は冗長系を構成するパッケージである。１０１，１０
５はＮＡＮＤ回路、１０２，１０６はＡＮＤ回路、１０
３，１０７はＯＲ回路、１０４，１０８は４入力ＮＯＲ
回路で、これらはパッケージ１１１，１１２それぞれに
搭載されかつ自パッケージ警報入力端子１１４，１１７
からの自パッケージ警報入力と強制切替制御入力端子１
１５，１１８からの強制切替制御入力の４つの入力から
１つの出力を表１にしたがって出力する論理回路１０
９，１１０を構成している。この表１は論理回路の論理
式を表わしている。１１３，１１６は選択情報出力が得
られる選択情報出力端子である。
を示す構成図である。この図１において、１１１，１１
２は冗長系を構成するパッケージである。１０１，１０
５はＮＡＮＤ回路、１０２，１０６はＡＮＤ回路、１０
３，１０７はＯＲ回路、１０４，１０８は４入力ＮＯＲ
回路で、これらはパッケージ１１１，１１２それぞれに
搭載されかつ自パッケージ警報入力端子１１４，１１７
からの自パッケージ警報入力と強制切替制御入力端子１
１５，１１８からの強制切替制御入力の４つの入力から
１つの出力を表１にしたがって出力する論理回路１０
９，１１０を構成している。この表１は論理回路の論理
式を表わしている。１１３，１１６は選択情報出力が得
られる選択情報出力端子である。
【０００９】
【表１】
【００１０】ここで、パッケージ１１１の警報情報を警
報状態の論理レベル「１」として論理回路１０９の第２
の入力とパッケージ１１２の論理回路１１０の第３の入
力に与え、この論理回路１０９の出力をパッケージ１１
２の論理回路１１０の第１の入力として与え、パッケー
ジ１１１の強制切替情報を強制切替制御の論理レベル
「１」として論理回路１０９の第４の入力に接続し、パ
ッケージ１１２から与えられる論理回路１１０の出力を
パッケージ１１１の論理回路１０９の第１の入力に接続
するとともに、パッケージ１１１の論理レベル「１」が
運用系を示すような選択情報として使用し、パッケージ
１１２も同様の構成としている。ａは他パッケージ警報
情報入力を示す。
報状態の論理レベル「１」として論理回路１０９の第２
の入力とパッケージ１１２の論理回路１１０の第３の入
力に与え、この論理回路１０９の出力をパッケージ１１
２の論理回路１１０の第１の入力として与え、パッケー
ジ１１１の強制切替情報を強制切替制御の論理レベル
「１」として論理回路１０９の第４の入力に接続し、パ
ッケージ１１２から与えられる論理回路１１０の出力を
パッケージ１１１の論理回路１０９の第１の入力に接続
するとともに、パッケージ１１１の論理レベル「１」が
運用系を示すような選択情報として使用し、パッケージ
１１２も同様の構成としている。ａは他パッケージ警報
情報入力を示す。
【００１１】そして、それぞれのパッケージで発生する
自パッケージの警報情報はそれぞれ自パッケージ警報情
報入力端子１１４，１１７から入力され、パッケージ１
１１の自パッケージ警報情報入力端子１１４からのパッ
ケージ警報情報入力はＡＮＤ回路１０２の入力と４入力
ＮＯＲ回路１０４の入力と、パッケージ１１２のＮＡＮ
Ｄ回路１０５と４入力ＮＯＲ回路１０８に接続し、同様
にパッケージ１１２の自パッケージ警報情報入力端子１
１７からの自パッケージ警報情報入力はＡＮＤ回路１０
６の入力と４入力ＮＯＲ回路１０８の入力とパッケージ
１１１のＮＡＮＤ回路１０１と４入力ＮＯＲ回路１０４
に接続し、パッケージ１１１の強制切替制御信号入力端
子１１５からの強制切替制御入力を４入力ＮＯＲ回路１
０４に接続している。
自パッケージの警報情報はそれぞれ自パッケージ警報情
報入力端子１１４，１１７から入力され、パッケージ１
１１の自パッケージ警報情報入力端子１１４からのパッ
ケージ警報情報入力はＡＮＤ回路１０２の入力と４入力
ＮＯＲ回路１０４の入力と、パッケージ１１２のＮＡＮ
Ｄ回路１０５と４入力ＮＯＲ回路１０８に接続し、同様
にパッケージ１１２の自パッケージ警報情報入力端子１
１７からの自パッケージ警報情報入力はＡＮＤ回路１０
６の入力と４入力ＮＯＲ回路１０８の入力とパッケージ
１１１のＮＡＮＤ回路１０１と４入力ＮＯＲ回路１０４
に接続し、パッケージ１１１の強制切替制御信号入力端
子１１５からの強制切替制御入力を４入力ＮＯＲ回路１
０４に接続している。
【００１２】また、この４入力ＮＯＲ回路１０４の出力
をＯＲ回路１０３の入力に接続し、ＮＡＮＤ回路１０１
の出力をＡＮＤ回路１０２の入力に接続し、このＡＮＤ
回路１０２の出力をＯＲ回路１０３の入力に接続し、こ
のＯＲ回路１０３の出力をパッケージ１１２の選択情報
出力端子１１６に接続するとともに、ＮＡＮＤ回路１０
５と４入力ＮＯＲ回路１０８に接続し、同様に、パッケ
ージ１１２の強制切替制御信号入力端子１１８からの強
制切替制御信号入力を４入力ＮＯＲ回路１０８に接続
し、この４入力ＮＯＲ回路１０８の出力をＯＲ回路１０
７の入力に接続し、ＮＡＮＤ回路１０５の出力をＡＮＤ
回路１０６の入力に接続し、このＡＮＤ回路１０６の出
力をＯＲ回路１０７の入力に接続し、このＯＲ回路１０
７の出力をパッケージ１１１の選択情報出力端子１１３
に接続するとともに、ＮＡＮＤ回路１０１と４入力ＮＯ
Ｒ回路１０４に接続した構成となっている。
をＯＲ回路１０３の入力に接続し、ＮＡＮＤ回路１０１
の出力をＡＮＤ回路１０２の入力に接続し、このＡＮＤ
回路１０２の出力をＯＲ回路１０３の入力に接続し、こ
のＯＲ回路１０３の出力をパッケージ１１２の選択情報
出力端子１１６に接続するとともに、ＮＡＮＤ回路１０
５と４入力ＮＯＲ回路１０８に接続し、同様に、パッケ
ージ１１２の強制切替制御信号入力端子１１８からの強
制切替制御信号入力を４入力ＮＯＲ回路１０８に接続
し、この４入力ＮＯＲ回路１０８の出力をＯＲ回路１０
７の入力に接続し、ＮＡＮＤ回路１０５の出力をＡＮＤ
回路１０６の入力に接続し、このＡＮＤ回路１０６の出
力をＯＲ回路１０７の入力に接続し、このＯＲ回路１０
７の出力をパッケージ１１１の選択情報出力端子１１３
に接続するとともに、ＮＡＮＤ回路１０１と４入力ＮＯ
Ｒ回路１０４に接続した構成となっている。
【００１３】図２は図１の動作説明に供するタイムチャ
ートであり、表２は図１における論理回路の論理式を表
わしている。
ートであり、表２は図１における論理回路の論理式を表
わしている。
【表２】
【００１４】つぎに図１に示す実施例の動作を図２およ
び表２を参照して説明する。まず、双方のパッケージ１
１１，１１２に警報情報がない場合には、自パッケージ
警報情報入力端子１１４，１１７からの自パッケージ警
報情報入力は論理レベル「０」である。また、強制切替
情報もない場合、強制切替入力は論理レベル「０」であ
る。さらに、例えば、パッケージ１１１のＯＲ回路１０
３の出力が論理レベル「０」であれば、表２に示す論理
式によりＯＲ回路１０７の出力は論理レベル「１」とな
り、したがって、パッケージ１１１の選択情報出力も論
理レベル「１」となる。この場合、選択情報出力の論理
レベル「１」の状態は運用系パッケージを示している。
また、逆にパッケージ１１２の選択情報出力は論理レベ
ル「０」であり、待機系であることを示している。
び表２を参照して説明する。まず、双方のパッケージ１
１１，１１２に警報情報がない場合には、自パッケージ
警報情報入力端子１１４，１１７からの自パッケージ警
報情報入力は論理レベル「０」である。また、強制切替
情報もない場合、強制切替入力は論理レベル「０」であ
る。さらに、例えば、パッケージ１１１のＯＲ回路１０
３の出力が論理レベル「０」であれば、表２に示す論理
式によりＯＲ回路１０７の出力は論理レベル「１」とな
り、したがって、パッケージ１１１の選択情報出力も論
理レベル「１」となる。この場合、選択情報出力の論理
レベル「１」の状態は運用系パッケージを示している。
また、逆にパッケージ１１２の選択情報出力は論理レベ
ル「０」であり、待機系であることを示している。
【００１５】つぎに、ここで、運用側のパッケージ１１
１に警報が発生して、自パッケージ警報情報出力端子１
１４からの自パッケージ警報情報入力が論理レベル
「１」となると、表２に示す論理式によりＯＲ回路１０
３の出力は論理レベル「１」となり、パッケージ１１２
の選択情報出力端子１１４に得られる出力が論理レベル
「１」となり運用系であることを示す。また、これと同
時に、表２の論理式によりパッケージ１１２のＯＲ回路
１０７の出力は論理レベル「０」となり、したがって、
パッケージ１１１の選択情報出力端子１１３に得られる
選択情報出力が論理レベル「０」となり待機系であるこ
とを示すこととなる。以上の動作により、運用系のパッ
ケージに警報が発生した場合に、自動的に切替が行わ
れ、各パッケージの運用系の認識が変更される。
１に警報が発生して、自パッケージ警報情報出力端子１
１４からの自パッケージ警報情報入力が論理レベル
「１」となると、表２に示す論理式によりＯＲ回路１０
３の出力は論理レベル「１」となり、パッケージ１１２
の選択情報出力端子１１４に得られる出力が論理レベル
「１」となり運用系であることを示す。また、これと同
時に、表２の論理式によりパッケージ１１２のＯＲ回路
１０７の出力は論理レベル「０」となり、したがって、
パッケージ１１１の選択情報出力端子１１３に得られる
選択情報出力が論理レベル「０」となり待機系であるこ
とを示すこととなる。以上の動作により、運用系のパッ
ケージに警報が発生した場合に、自動的に切替が行わ
れ、各パッケージの運用系の認識が変更される。
【００１６】また、上記の状態で、待機系となっている
パッケージ１１１の強制切替情報入力端子１１５を論理
レベル「１」とすると、表２の論理式により、ＯＲ回路
１０３の出力は論理レベル「０」となり、パッケージ１
１２は待機系となる。さらに、表２の論理式により、Ｏ
Ｒ回路１０７の出力は論理レベル「１」となり、パッケ
ージ１１１は運用系となる。したがって、待機系パッケ
ージ側に強制切替制御を行うことにより、待機系パッケ
ージを運用系とすることが可能となる。
パッケージ１１１の強制切替情報入力端子１１５を論理
レベル「１」とすると、表２の論理式により、ＯＲ回路
１０３の出力は論理レベル「０」となり、パッケージ１
１２は待機系となる。さらに、表２の論理式により、Ｏ
Ｒ回路１０７の出力は論理レベル「１」となり、パッケ
ージ１１１は運用系となる。したがって、待機系パッケ
ージ側に強制切替制御を行うことにより、待機系パッケ
ージを運用系とすることが可能となる。
【００１７】
【発明の効果】以上説明したように本発明は、運用系の
パッケージに警報が発生した場合に、自動的に切替が行
われ、各パッケージの運用系の認識が変更され、また、
待機系パッケージ側に強制切替制御を行うことにより、
待機系パッケージを運用系とするようにしたので回路構
成として論理素子を用い、簡単な論理回路構成により、
従来の方式に比べ、より確実にパッケージの切替制御を
行うことができる効果がある。
パッケージに警報が発生した場合に、自動的に切替が行
われ、各パッケージの運用系の認識が変更され、また、
待機系パッケージ側に強制切替制御を行うことにより、
待機系パッケージを運用系とするようにしたので回路構
成として論理素子を用い、簡単な論理回路構成により、
従来の方式に比べ、より確実にパッケージの切替制御を
行うことができる効果がある。
【図１】本発明による切替制御方式の一実施例を示す構
成図である。
成図である。
【図２】図１の動作説明に供するタイムチャートであ
る。
る。
【図３】従来の切替制御方式の一例を示すブロック図で
ある。
ある。
【図４】図３の動作説明に供するタイムチャートであ
る。
る。
【図５】従来の切替制御方式の他の例を示す構成図であ
る。
る。
【図６】図５の動作説明に供するタイムチャートであ
る。
る。
１０１，１０５ ＮＡＮＤ回路 １０２，１０６ ＡＮＤ回路 １０３，１０７ ＯＲ回路 １０４，１０８ ４入力ＮＯＲ回路 １０９，１１０ 論理回路 １１１，１１２ パッケージ
Claims (1)
- 【請求項１】 冗長系を構成する２つのパッケージ間の
冗長系切替制御方式において、冗長系を構成する第１，
第２の２つのパッケージと、この第１，第２のパッケー
ジそれぞれに搭載されかつ第１〜第４の４つの入力から
１つの出力を下記表１にしたがって出力する第１，第２
の論理回路とを設け、前記第１のパッケージの警報情報
を警報状態の論理レベル「１」として第１の論理回路の
第２の入力と前記第２のパッケージの第２の論理回路の
第３の入力に与え、この第１の論理回路の出力をこの第
２のパッケージの第２の論理回路の第１の入力として与
え、前記第１のパッケージの強制切替情報を強制切替制
御の論理レベル「１」として前記第１の論理回路の第４
の入力に接続し、前記第２のパッケージから与えられる
第２の論理回路の出力を前記第１のパッケージの第１の
論理回路の第１の入力に接続するとともに、この第１の
パッケージの論理レベル「１」が運用系を示すような選
択情報として使用し、前記第２のパッケージも同様の構
成としたことを特徴とする切替制御方式。 【表１】
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03344154A JP3141472B2 (ja) | 1991-12-03 | 1991-12-03 | 切替制御方式 |
| US07/984,534 US5347165A (en) | 1991-12-03 | 1992-12-02 | Redundancy system switching control system |
| CA002084341A CA2084341C (en) | 1991-12-03 | 1992-12-02 | Redundancy system switching control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03344154A JP3141472B2 (ja) | 1991-12-03 | 1991-12-03 | 切替制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05160759A JPH05160759A (ja) | 1993-06-25 |
| JP3141472B2 true JP3141472B2 (ja) | 2001-03-05 |
Family
ID=18367056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03344154A Expired - Fee Related JP3141472B2 (ja) | 1991-12-03 | 1991-12-03 | 切替制御方式 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5347165A (ja) |
| JP (1) | JP3141472B2 (ja) |
| CA (1) | CA2084341C (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1303532C (zh) * | 2003-07-10 | 2007-03-07 | 浙江中控技术有限公司 | 冗余切换控制方法及电路 |
| FI117255B (fi) * | 2005-05-31 | 2006-08-15 | Abb Oy | Järjestely ja menetelmä konetta käynnistettäessä |
| CN105843676B (zh) * | 2015-01-12 | 2019-05-21 | 华硕电脑股份有限公司 | 电子系统与操作系统切换方法 |
| CN110535457A (zh) * | 2019-09-09 | 2019-12-03 | 深圳市科卫泰实业发展有限公司 | 一种无人机飞控冗余的切换电路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4757474A (en) * | 1986-01-28 | 1988-07-12 | Fujitsu Limited | Semiconductor memory device having redundancy circuit portion |
| US5027002A (en) * | 1989-10-04 | 1991-06-25 | Westinghouse Electric Corp. | Redundant power bus arrangement for electronic circuits |
| US5204836A (en) * | 1990-10-30 | 1993-04-20 | Sun Microsystems, Inc. | Method and apparatus for implementing redundancy in parallel memory structures |
-
1991
- 1991-12-03 JP JP03344154A patent/JP3141472B2/ja not_active Expired - Fee Related
-
1992
- 1992-12-02 CA CA002084341A patent/CA2084341C/en not_active Expired - Fee Related
- 1992-12-02 US US07/984,534 patent/US5347165A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CA2084341C (en) | 1998-02-10 |
| CA2084341A1 (en) | 1993-06-04 |
| JPH05160759A (ja) | 1993-06-25 |
| US5347165A (en) | 1994-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3141472B2 (ja) | 切替制御方式 | |
| JP2518517B2 (ja) | 通信バス監視装置 | |
| JP2679504B2 (ja) | クロック切替回路 | |
| JP2560558B2 (ja) | パッケージ誤実装時の排他制御方式 | |
| JP2718746B2 (ja) | 端末インタフェースの受信データ制御回路 | |
| JP2894395B2 (ja) | 映像信号切替装置 | |
| JP2569765B2 (ja) | 信号処理集積回路装置 | |
| KR100197439B1 (ko) | 전전자 교환기의 프로세서와 디바이스간 이중화 통신장치 | |
| JPH03164852A (ja) | 集積回路 | |
| JPS63182761A (ja) | バス診断方式 | |
| JPS6024661A (ja) | 入出力カ−ドのインタ−ロツク方法 | |
| KR19990000179A (ko) | 상대 상태정보를 이용한 이중화장치 | |
| JPH04319815A (ja) | バス回路 | |
| JPS62289992A (ja) | メモリ回路 | |
| JP2001325870A (ja) | 制御信号の入力回路 | |
| JPS60185444A (ja) | ステ−タス信号検出方式 | |
| JPH04172833A (ja) | バス伝送方式 | |
| JPH10107592A (ja) | 保持装置および保持回路 | |
| JPH03228446A (ja) | トークンリングに於ける代替マスターノード選定回路 | |
| JPH0520219A (ja) | 入出力制御装置 | |
| JPH0410798A (ja) | 切替制御監視回路 | |
| JPS6223334B2 (ja) | ||
| JPH04112225A (ja) | 集積回路装置 | |
| JPS63276132A (ja) | 二重化システム | |
| JPH05235881A (ja) | 多重出力選択回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |