JPH04172833A - バス伝送方式 - Google Patents
バス伝送方式Info
- Publication number
- JPH04172833A JPH04172833A JP30209290A JP30209290A JPH04172833A JP H04172833 A JPH04172833 A JP H04172833A JP 30209290 A JP30209290 A JP 30209290A JP 30209290 A JP30209290 A JP 30209290A JP H04172833 A JPH04172833 A JP H04172833A
- Authority
- JP
- Japan
- Prior art keywords
- common bus
- digital
- bus
- power supply
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 6
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ディジタル信号を送受信するため共通のバス
に対して複数のディジタル回路を複式に接続して構成す
るバス伝送方式に関する。
に対して複数のディジタル回路を複式に接続して構成す
るバス伝送方式に関する。
−ｍにディジタル信号受渡し方式として、共通のバスを
設けて、このバスに信号の送受信を行う複数のディジタ
ル回路を複式に接続したバス伝送方式が周知の技術とし
である。近年、バス伝送方式の発展使用形態として、第
２図に示すようにディジタル信号の送受信を行う各ディ
ジタル処理回路Ａ１〜Ａｎが、各々独立した供給電源Ｖ
ｃｃ１〜ＶＣＣｎを有し、且つ、各々のディジタル処理
回路Ａ１〜Ａｎが任意に供給電源Ｖｃｃｌ〜Ｖｃｃｎの
オン、オフを行う伝送方式が出現してきた。こうした第
２図に示す方式においては、任意の一つのディジタル処
理回路の電源オン、オフによりディジタル信号が伝送さ
れている共通バスＤに悪影響を与えないように種々の考
慮がなされている。例えは、第１には、供給電源がオフ
状態のディジタル処理回路は、共通バスＤから見て高イ
ンピーダンスになっており、共通バスＤに影響を与えな
いようにしている。第２には、供給電源オン、オフの過
渡状態で共通バスＤに影響を与えないようにしている。
設けて、このバスに信号の送受信を行う複数のディジタ
ル回路を複式に接続したバス伝送方式が周知の技術とし
である。近年、バス伝送方式の発展使用形態として、第
２図に示すようにディジタル信号の送受信を行う各ディ
ジタル処理回路Ａ１〜Ａｎが、各々独立した供給電源Ｖ
ｃｃ１〜ＶＣＣｎを有し、且つ、各々のディジタル処理
回路Ａ１〜Ａｎが任意に供給電源Ｖｃｃｌ〜Ｖｃｃｎの
オン、オフを行う伝送方式が出現してきた。こうした第
２図に示す方式においては、任意の一つのディジタル処
理回路の電源オン、オフによりディジタル信号が伝送さ
れている共通バスＤに悪影響を与えないように種々の考
慮がなされている。例えは、第１には、供給電源がオフ
状態のディジタル処理回路は、共通バスＤから見て高イ
ンピーダンスになっており、共通バスＤに影響を与えな
いようにしている。第２には、供給電源オン、オフの過
渡状態で共通バスＤに影響を与えないようにしている。
上述したように従来の方式では、ディジタル回路の供給
電源オン、オフによりディジタル信号が伝送されている
共通バスに悪影響を与えないように考慮がなされている
が、第１の場合では、供給電源オフ時に共通バスから見
て高インピーダンスの状態にしてはいるが、従来の論理
回路では完全な高インピーダンスに保つことは本質的に
不可能で、若干のリーク電流が存在するために、実際に
は不完全な高インピーダンス状態となっている。
電源オン、オフによりディジタル信号が伝送されている
共通バスに悪影響を与えないように考慮がなされている
が、第１の場合では、供給電源オフ時に共通バスから見
て高インピーダンスの状態にしてはいるが、従来の論理
回路では完全な高インピーダンスに保つことは本質的に
不可能で、若干のリーク電流が存在するために、実際に
は不完全な高インピーダンス状態となっている。
従って、共通バスに接続されるディジタル回路の数が多
くなればなる程共通バスに与える悪影響が累積していく
ため、従来では接続するディジタル回路の数を制限する
などして対応している。又、第２の場合では、ディジタ
ル回路の供給電源オン、オフ時に共通バスからディジタ
ル回路を見たインピーダンスかノンリニアな過渡的変化
を示し、このために、この過渡的変化時間の間、共通バ
ス上のディジタル信号に影響を及ぼし共通バスにスパイ
ク的な雑音が重畳し、他のディジタル回路との信号の送
受信において信号誤りを起こすことかあり、これに対し
ては対処の方策が無い。
くなればなる程共通バスに与える悪影響が累積していく
ため、従来では接続するディジタル回路の数を制限する
などして対応している。又、第２の場合では、ディジタ
ル回路の供給電源オン、オフ時に共通バスからディジタ
ル回路を見たインピーダンスかノンリニアな過渡的変化
を示し、このために、この過渡的変化時間の間、共通バ
ス上のディジタル信号に影響を及ぼし共通バスにスパイ
ク的な雑音が重畳し、他のディジタル回路との信号の送
受信において信号誤りを起こすことかあり、これに対し
ては対処の方策が無い。
本発明の目的は、共通バスに接続された複数のディジタ
ル回路で回路毎に任意にその供給電源をオン、オフして
も共通バスに全く影響を与えることのない安定で高品質
なバス伝送方式を提供することにある。
ル回路で回路毎に任意にその供給電源をオン、オフして
も共通バスに全く影響を与えることのない安定で高品質
なバス伝送方式を提供することにある。
本発明のバス伝送力”式は、ディジタル信号を伝送する
共通バスと、 前記ディジタル信号の送受信処理を行うディジタル回路
と、前記共通バスを介し入力される前記ディジタル信号
を前記ディジタル回路へ伝達する第１のホトカプラと、
前記ディジタル回路から出力される前記ディジタル信号
を前記共通バスへ伝達する第２のホトカプラとを有する
ディジタル処理手段とを備え、前記共通バスに対し複数
の前記ディジタル処理手段を複式に接続した構成である
。
共通バスと、 前記ディジタル信号の送受信処理を行うディジタル回路
と、前記共通バスを介し入力される前記ディジタル信号
を前記ディジタル回路へ伝達する第１のホトカプラと、
前記ディジタル回路から出力される前記ディジタル信号
を前記共通バスへ伝達する第２のホトカプラとを有する
ディジタル処理手段とを備え、前記共通バスに対し複数
の前記ディジタル処理手段を複式に接続した構成である
。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示す構成図である。第１図
において、本発明のバス伝送方式は、ディジタル信号を
伝送する共通バスＤと、ディジタル信号の送受信処理を
行うディジタル処理回路Ａと、共通バスＤを介し入力さ
れるディジタル信号をディジタル処理回路Ａへ伝達する
第１のホトカプラＢと、ディジタル処理回路Ａから出力
されるディジタル信号を共通バスＤへ伝達する第２のホ
トカプラとをそれぞれ有するディジタル処理回路ブロッ
クＣ１〜Ｃｎを備える。なお、第２のホトカプラ及びこ
れに接続されるディジタル処理回路は図示を省略しであ
る。
において、本発明のバス伝送方式は、ディジタル信号を
伝送する共通バスＤと、ディジタル信号の送受信処理を
行うディジタル処理回路Ａと、共通バスＤを介し入力さ
れるディジタル信号をディジタル処理回路Ａへ伝達する
第１のホトカプラＢと、ディジタル処理回路Ａから出力
されるディジタル信号を共通バスＤへ伝達する第２のホ
トカプラとをそれぞれ有するディジタル処理回路ブロッ
クＣ１〜Ｃｎを備える。なお、第２のホトカプラ及びこ
れに接続されるディジタル処理回路は図示を省略しであ
る。
以下に、動作を説明する。ｎ個のディジタル処理回路ブ
ロックＣ１〜Ｃｎは、それぞれホトカプラＢを介し共通
バスＤと複式に接続しており、共通バスＤを介し入力さ
れたディジタル信号は、ホトカプラＢで出力され、各々
のディジタル処理回路ブロックＣ１〜Ｃｎで使用されて
いるそれぞれの供給電源Ｖｃｃｌ〜ＶＣＣｎにて動作さ
せ、各ディジタル処理回路Ａに入力される。
ロックＣ１〜Ｃｎは、それぞれホトカプラＢを介し共通
バスＤと複式に接続しており、共通バスＤを介し入力さ
れたディジタル信号は、ホトカプラＢで出力され、各々
のディジタル処理回路ブロックＣ１〜Ｃｎで使用されて
いるそれぞれの供給電源Ｖｃｃｌ〜ＶＣＣｎにて動作さ
せ、各ディジタル処理回路Ａに入力される。
これにより、各ディジタル処理回路ブロックＣ１〜Ｃｎ
は、電源が供給され、動作していようといまいとにかか
わらず、共通バスＤがら見たインピーダンスは無限大で
あり、共通バスＤに影響を与えることは全くない、又、
ホトカプラＢで電気的に完全に分離されているため、各
ディジタル処理回路ブロックＣ１〜Ｃｎの供給電源オン
、オフ時の影響を全く受けないようになる。
は、電源が供給され、動作していようといまいとにかか
わらず、共通バスＤがら見たインピーダンスは無限大で
あり、共通バスＤに影響を与えることは全くない、又、
ホトカプラＢで電気的に完全に分離されているため、各
ディジタル処理回路ブロックＣ１〜Ｃｎの供給電源オン
、オフ時の影響を全く受けないようになる。
本実施例では、ディジタル回路への入力側について説明
したが、ディジタル回路から出力されるディジタル信号
が第２のホトカプラを介し共通バスＤへ伝達される場合
も前述したと同様の動作を行う。
したが、ディジタル回路から出力されるディジタル信号
が第２のホトカプラを介し共通バスＤへ伝達される場合
も前述したと同様の動作を行う。
本発明は以上説明したように、バス伝送方式における共
通バスと各ディジタル回路との間にホトカプラを設け、
電気的に分離しティジタル信号の伝達を行うよう構成す
ることにより、共通バスに接続された複数のディジタル
回路で回路毎に任意にその供給電源をオン、オフしても
共通バスに全く影響を与えることがないという効果を有
する。
通バスと各ディジタル回路との間にホトカプラを設け、
電気的に分離しティジタル信号の伝達を行うよう構成す
ることにより、共通バスに接続された複数のディジタル
回路で回路毎に任意にその供給電源をオン、オフしても
共通バスに全く影響を与えることがないという効果を有
する。
第１図は本発明の一実施例を示す構成図、第２図は従来
のバス伝送方式を示す構成図である。 Ａ、、Ａｌ〜Ａｎ・・・・・ディジタル処理回路、Ｂ・
・・・・・ホトカプラ、Ｃ１〜Ｃｎ・・・・・・ディジ
タル処理回路ブロック、Ｄ・・・・・・共通バス。
のバス伝送方式を示す構成図である。 Ａ、、Ａｌ〜Ａｎ・・・・・ディジタル処理回路、Ｂ・
・・・・・ホトカプラ、Ｃ１〜Ｃｎ・・・・・・ディジ
タル処理回路ブロック、Ｄ・・・・・・共通バス。
Claims (1)
- 【特許請求の範囲】 ディジタル信号を伝送する共通バスと、 前記ディジタル信号の送受信処理を行うディジタル回路
と、前記共通バスを介し入力される前記ディジタル信号
を前記ディジタル回路へ伝達する第１のホトカプラと、
前記ディジタル回路から出力される前記ディジタル信号
を前記共通バスへ伝達する第２のホトカプラとを有する
ディジタル処理手段とを備え、 前記共通バスに対し複数の前記ディジタル処理手段を複
式に接続して構成することを特徴とするバス伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30209290A JPH04172833A (ja) | 1990-11-07 | 1990-11-07 | バス伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30209290A JPH04172833A (ja) | 1990-11-07 | 1990-11-07 | バス伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04172833A true JPH04172833A (ja) | 1992-06-19 |
Family
ID=17904833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30209290A Pending JPH04172833A (ja) | 1990-11-07 | 1990-11-07 | バス伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04172833A (ja) |
-
1990
- 1990-11-07 JP JP30209290A patent/JPH04172833A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0535668A (ja) | 信号処理装置 | |
| US5436887A (en) | Digital full-duplex transceiver | |
| JPS60180249A (ja) | 通信ネットワークにおいて２つの入力‐出力ポートを有するステーションを作動する方法 | |
| TW346590B (en) | Data processing system having a multi-function scalable parallel input/output port | |
| US7505521B2 (en) | Data transmission system and method | |
| JPH04172833A (ja) | バス伝送方式 | |
| JP3141472B2 (ja) | 切替制御方式 | |
| KR20020014723A (ko) | 단일 전송 라인을 사용해서 다수의 회로들간의 다수신호의 동시 다방향 전송을 용이하게 하는 회로 | |
| JPH01162435A (ja) | 妨害電波防止回路 | |
| US6737894B1 (en) | Method and apparatus for generating impedance matched output signals for an integrated circuit device | |
| JPH08162938A (ja) | バスドライバー回路 | |
| JPH1079963A (ja) | 伝送装置間インタフェースにおけるフェイルセーフ回路 | |
| JPH0744473A (ja) | 信号授受回路 | |
| JP3136020B2 (ja) | 多重通信方式 | |
| JPH03183159A (ja) | 半導体集積回路装置 | |
| JP2560558B2 (ja) | パッケージ誤実装時の排他制御方式 | |
| JPS62266645A (ja) | シリアルインタ−フエ−ス回路 | |
| JPS58142692A (ja) | Ｓｅｃａｍ方式色信号の再生回路 | |
| JPH10327065A (ja) | レベル変換回路及び電子装置 | |
| JPH05314036A (ja) | 通信用インタフェイス装置 | |
| JPS5897943A (ja) | 伝送回路 | |
| JPH02139957A (ja) | 半導体集積回路 | |
| KR20030051077A (ko) | 슬레이브 보드 격리 회로 | |
| JPH0535515A (ja) | 装置間インタフエースフオールトトレラント方式 | |
| JPH11150460A (ja) | セレクト方法及びセレクタ |