JPH03183159A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH03183159A JPH03183159A JP32230489A JP32230489A JPH03183159A JP H03183159 A JPH03183159 A JP H03183159A JP 32230489 A JP32230489 A JP 32230489A JP 32230489 A JP32230489 A JP 32230489A JP H03183159 A JPH03183159 A JP H03183159A
- Authority
- JP
- Japan
- Prior art keywords
- power
- power supply
- input buffer
- ground line
- output buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 230000007257 malfunction Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000007599 discharging Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は入力バッファ、出力バッファ及び内部論理回路
を備えた半導体集積回路装置に関し、これらの回路の電
源・グランドラインへの接続方法を改良した半導体集積
回路装置に関する。
を備えた半導体集積回路装置に関し、これらの回路の電
源・グランドラインへの接続方法を改良した半導体集積
回路装置に関する。
［従来の技術］
一般にデジタルデータを取扱う半導体集積回路装置は、
第３図に示すように入力バッファ１と、内部論理回路２
と、出力バッファ３とを備えて構成される。そして、外
部から入力バッド４を介して入力された信号を入力バッ
ファ１の持つしきい値電圧に基き適宜レベル増幅して内
部論理回路２へ与え、内部論理回路２からの出力を出力
バッファ３により負荷に見合うだけ電力増幅して出力バ
ッド５から出力するものとなっている。従来、この種の
半導体集積回路装置は、電源バッド６及びグランドバッ
ド７からの共通の電源・グランドラインを介して入力バ
ッファ１、内部論理回路２及び出力バッファ３に電力を
供給するようにしていた。
第３図に示すように入力バッファ１と、内部論理回路２
と、出力バッファ３とを備えて構成される。そして、外
部から入力バッド４を介して入力された信号を入力バッ
ファ１の持つしきい値電圧に基き適宜レベル増幅して内
部論理回路２へ与え、内部論理回路２からの出力を出力
バッファ３により負荷に見合うだけ電力増幅して出力バ
ッド５から出力するものとなっている。従来、この種の
半導体集積回路装置は、電源バッド６及びグランドバッ
ド７からの共通の電源・グランドラインを介して入力バ
ッファ１、内部論理回路２及び出力バッファ３に電力を
供給するようにしていた。
［発明が解決しようとする課題］
ところで、上述した出力バッファ３にはスピードアップ
を図る目的で、高駆動能力のバッファが使用されるため
、出力バッファのスイッチングの際の負荷の充放電電流
が多大となる。従って、例えハ出力バッファがＨ→Ｌに
スイッチングするときの負荷の放電電流とグランド線の
インピーダンスとにより電圧降下が生じ、半導体集積回
路装置内部のグランドレベルが上昇し、グランド線にノ
イズが発生する。これは、充電時の電源線においても同
様に発生する。
を図る目的で、高駆動能力のバッファが使用されるため
、出力バッファのスイッチングの際の負荷の充放電電流
が多大となる。従って、例えハ出力バッファがＨ→Ｌに
スイッチングするときの負荷の放電電流とグランド線の
インピーダンスとにより電圧降下が生じ、半導体集積回
路装置内部のグランドレベルが上昇し、グランド線にノ
イズが発生する。これは、充電時の電源線においても同
様に発生する。
従って、従来の半導体集積回路装置では、入力バッファ
と出力バッファとに共通の電源・グランドラインを介し
て電力が供給されることにより、出力バッファのスイッ
チング動作の際、入力バッファのしきい値電圧が変動し
、誤動作を引き起こしやすいという欠点がある。
と出力バッファとに共通の電源・グランドラインを介し
て電力が供給されることにより、出力バッファのスイッ
チング動作の際、入力バッファのしきい値電圧が変動し
、誤動作を引き起こしやすいという欠点がある。
本発明はかかる問題点に鑑みてなされたものであって、
出力バッファのスイッチングノイズが入力バッファに影
響するのを防止でき、誤動作のない半導体集積回路装置
を提供することを目的とする。
出力バッファのスイッチングノイズが入力バッファに影
響するのを防止でき、誤動作のない半導体集積回路装置
を提供することを目的とする。
［課題を解決するための手段］
本発明に係る半導体集積回路装置は、入力バッファと出
力バッファと内部論理回路とで構成された半導体集積回
路装置において、第１の電源・グランドラインと、第２
の電源・グランドラインとを互いに独立に設けると共に
、前記入力バッファを前記第１の電源・グランドライン
に接続し、前記出力バッファを前記第２電源・グランド
ラインに接続し、前記内部論理回路を前記第１の電源・
グランドライン又は前記第２の電源・グランドラインに
接続してなることを特徴とする。
力バッファと内部論理回路とで構成された半導体集積回
路装置において、第１の電源・グランドラインと、第２
の電源・グランドラインとを互いに独立に設けると共に
、前記入力バッファを前記第１の電源・グランドライン
に接続し、前記出力バッファを前記第２電源・グランド
ラインに接続し、前記内部論理回路を前記第１の電源・
グランドライン又は前記第２の電源・グランドラインに
接続してなることを特徴とする。
［作用コ
本発明によれば、入力バッファへの電力供給系と出力バ
ッファへの電力供給系とが全く独立していルタめ、出力
バッファのスイッチング動作時のノイズが大力バッファ
に影響を及ぼすことがない。
ッファへの電力供給系とが全く独立していルタめ、出力
バッファのスイッチング動作時のノイズが大力バッファ
に影響を及ぼすことがない。
このため、入力バッファのしきい値電圧は安定し、常に
、正しい動作を行うことになる。
、正しい動作を行うことになる。
［実施例コ
次に、本発明の実施例について添付の図面を参照して説
明する。
明する。
第１図は本発明の実施例に係る半導体集積回路装置を示
すブロック図である。第１図の回路が第３図の従来の回
路と異なるのは、電源バッド１１とグランドバッド１２
に接続される第１の電源・グランドラインと、電源バッ
ド１３とグランドバッド１４に接続される第２の電源・
グランドラインとを夫々独立に設け、入力バッファ１が
第１の電源ラインに接続され、内部論理回路２及び出力
バッファ３が第２電源ラインに接続された点にある。
すブロック図である。第１図の回路が第３図の従来の回
路と異なるのは、電源バッド１１とグランドバッド１２
に接続される第１の電源・グランドラインと、電源バッ
ド１３とグランドバッド１４に接続される第２の電源・
グランドラインとを夫々独立に設け、入力バッファ１が
第１の電源ラインに接続され、内部論理回路２及び出力
バッファ３が第２電源ラインに接続された点にある。
このような構成であると、出力バッファ３のスイッチン
グノイズが入カバッファエには伝わらないので、入力バ
ッファ１が誤動作することはない。
グノイズが入カバッファエには伝わらないので、入力バ
ッファ１が誤動作することはない。
第２図は本発明の他の実施例の半導体集積回路装置を示
すブロック図である。この実施例では電源バッド２１と
グランドバッド２２に接続される第１の電源・グランド
ラインに入力バッファｌと内部論理回路２とを接続し、
電源バッド２３とグランドバッド２４に接続される第２
の電源・グランドラインに出力バッファ３を接続してい
る。
すブロック図である。この実施例では電源バッド２１と
グランドバッド２２に接続される第１の電源・グランド
ラインに入力バッファｌと内部論理回路２とを接続し、
電源バッド２３とグランドバッド２４に接続される第２
の電源・グランドラインに出力バッファ３を接続してい
る。
この構成によれば、出力バッファ３のスイッチングノイ
ズが入力バッファ１のみならず内部論理回路２にも伝わ
らないので、更に、信頼性が向上するという利点がある
。
ズが入力バッファ１のみならず内部論理回路２にも伝わ
らないので、更に、信頼性が向上するという利点がある
。
なお、本発明における電源・グランドラインとは、正極
電源ラインと負極電源ラインの対を含むものであること
はいうまでもない。
電源ラインと負極電源ラインの対を含むものであること
はいうまでもない。
［発明の効果］
以上説明したように本発明は、半導体集積回路装置にお
いて人力バッファの電源・グランドラインと出力バッフ
ァの電源・グランドラインとを分離し、夫々独立に設け
たことにより、出力バッファのスイッチング動作時に発
生するノイズの影響により、入力バッファのしきい値電
圧が変動することを防止できる。従って、半導体集積回
路装置の誤動作を防止できるという効果がある。
いて人力バッファの電源・グランドラインと出力バッフ
ァの電源・グランドラインとを分離し、夫々独立に設け
たことにより、出力バッファのスイッチング動作時に発
生するノイズの影響により、入力バッファのしきい値電
圧が変動することを防止できる。従って、半導体集積回
路装置の誤動作を防止できるという効果がある。
第１図は本発明の実施例に係る半導体集積回路装置のブ
ロック図、第２図は本発明の他の実施例に係る半導体集
積回路装置のブロック図、第３図は従来の半導体集積回
路装置のブロック図である。
ロック図、第２図は本発明の他の実施例に係る半導体集
積回路装置のブロック図、第３図は従来の半導体集積回
路装置のブロック図である。
Claims (1)
- （１）入力バッファと出力バッファと内部論理回路とで
構成された半導体集積回路装置において、第１の電源・
グランドラインと、第２の電源・グランドラインとを互
いに独立に設けると共に、前記入力バッファを前記第１
の電源・グランドラインに接続し、前記出力バッファを
前記第２電源・グランドラインに接続し、前記内部論理
回路を前記第１の電源・グランドライン又は前記第２の
電源・グランドラインに接続してなることを特徴とする
半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32230489A JPH03183159A (ja) | 1989-12-12 | 1989-12-12 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32230489A JPH03183159A (ja) | 1989-12-12 | 1989-12-12 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03183159A true JPH03183159A (ja) | 1991-08-09 |
Family
ID=18142137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32230489A Pending JPH03183159A (ja) | 1989-12-12 | 1989-12-12 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03183159A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05259869A (ja) * | 1992-03-13 | 1993-10-08 | Mitsubishi Electric Corp | 入出力回路 |
| US5537058A (en) * | 1994-06-21 | 1996-07-16 | Nec Corporation | Semiconductor device having high speed input circuit |
| CN108359963A (zh) * | 2018-03-12 | 2018-08-03 | 信利（惠州）智能显示有限公司 | 一种制膜方法以及成膜装置 |
-
1989
- 1989-12-12 JP JP32230489A patent/JPH03183159A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05259869A (ja) * | 1992-03-13 | 1993-10-08 | Mitsubishi Electric Corp | 入出力回路 |
| US5537058A (en) * | 1994-06-21 | 1996-07-16 | Nec Corporation | Semiconductor device having high speed input circuit |
| CN108359963A (zh) * | 2018-03-12 | 2018-08-03 | 信利（惠州）智能显示有限公司 | 一种制膜方法以及成膜装置 |
| CN108359963B (zh) * | 2018-03-12 | 2020-06-30 | 信利（惠州）智能显示有限公司 | 一种制膜方法以及成膜装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04321319A (ja) | 出力パッドを駆動するための方法及び装置 | |
| JPS61283092A (ja) | リセツトあるいはセツト付記憶回路を有した半導体集積回路 | |
| JPH07118947B2 (ja) | 半導体装置 | |
| US4894558A (en) | Power saving input buffer for use with a gate array | |
| US4347448A (en) | Buffer circuit for semiconductor memory | |
| JPH03183159A (ja) | 半導体集積回路装置 | |
| JPS6271325A (ja) | 半導体集積回路 | |
| KR900005234B1 (ko) | 반도체 집적회로장치 | |
| JPH0793562B2 (ja) | 出力バッファ回路 | |
| JPH05175798A (ja) | アンダーシュートを低減させる回路 | |
| JP2636096B2 (ja) | 半導体集積回路 | |
| JPS58131817A (ja) | 電力制御機能回路 | |
| JPS63301546A (ja) | 半導体集積回路 | |
| JPH0298167A (ja) | 半導体装置 | |
| JPH02126652A (ja) | 半導体集積回路装置 | |
| JP2001237691A5 (ja) | ||
| JPH0529531A (ja) | Ｌｓｉパツケージの電源ライン構造 | |
| JPS644289Y2 (ja) | ||
| JPH0127306Y2 (ja) | ||
| KR0120724B1 (ko) | 3-상태 출력 버퍼회로(tri-state output buffer circuit) | |
| JPH0529915A (ja) | 出力回路 | |
| JPS6281118A (ja) | 入出力回路 | |
| JPH0651032A (ja) | 半導体装置 | |
| JPH0812996B2 (ja) | バッファ回路 | |
| JPH0352585B2 (ja) |