JPH0529531A - Ｌｓｉパツケージの電源ライン構造 - Google Patents
Ｌｓｉパツケージの電源ライン構造Info
- Publication number
- JPH0529531A JPH0529531A JP17863291A JP17863291A JPH0529531A JP H0529531 A JPH0529531 A JP H0529531A JP 17863291 A JP17863291 A JP 17863291A JP 17863291 A JP17863291 A JP 17863291A JP H0529531 A JPH0529531 A JP H0529531A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply line
- circuit
- line
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【構成】ＬＳＩパッケージ１に搭載された内部回路を制
御回路３（入力バッファを含む）と出力バッファ６とに
大別する。双方の回路に使用される電源ラインを制御回
路用の電源ライン２と出力バッファ用の電源ライン５と
に分け、また、グランドラインを制御回路用のグランド
ライン４と出力バッファ用のグランドライン７とに分離
する。これに伴って、電源ライン２，グランドライン
４，電源ライン５，グランドライン７とそれぞれ接続さ
れた制御回路電源ライン用のリードフレーム１１，制御
回路グランドライン用のリードフレーム１０，出力バッ
ファ電源回路用のリードフレーム９，出力バッファグラ
ンドライン用のリードフレーム８を設ける。 【効果】電源ラインノイズによる制御回路の誤動作を防
止することができる。
御回路３（入力バッファを含む）と出力バッファ６とに
大別する。双方の回路に使用される電源ラインを制御回
路用の電源ライン２と出力バッファ用の電源ライン５と
に分け、また、グランドラインを制御回路用のグランド
ライン４と出力バッファ用のグランドライン７とに分離
する。これに伴って、電源ライン２，グランドライン
４，電源ライン５，グランドライン７とそれぞれ接続さ
れた制御回路電源ライン用のリードフレーム１１，制御
回路グランドライン用のリードフレーム１０，出力バッ
ファ電源回路用のリードフレーム９，出力バッファグラ
ンドライン用のリードフレーム８を設ける。 【効果】電源ラインノイズによる制御回路の誤動作を防
止することができる。
Description
【０００１】
【産業上の利用分野】本発明はＬＳＩパッケージの電源
ライン構造に関する。
ライン構造に関する。
【０００２】
【従来の技術】従来のＬＳＩパッケージにおける電源ラ
インは、搭載している複数種の回路に共通に電源ライン
とグランドラインが一対で一組をなしていた。
インは、搭載している複数種の回路に共通に電源ライン
とグランドラインが一対で一組をなしていた。
【０００３】
【発明が解決しようとする課題】従来のＬＳＩパッケー
ジの電源ライン構造は、例えば出力バッファの電源ライ
ンと制御回路の電源ラインが同一であったため、出力バ
ッファが動作すると負荷（容量）を充（放）電する電流
が負荷と出力バッファ間に流れ、この充（放）電電流が
大き過ぎると電源ラインにノイズが発生し、これが内部
制御回路の誤動作を誘発するという問題点があった。
ジの電源ライン構造は、例えば出力バッファの電源ライ
ンと制御回路の電源ラインが同一であったため、出力バ
ッファが動作すると負荷（容量）を充（放）電する電流
が負荷と出力バッファ間に流れ、この充（放）電電流が
大き過ぎると電源ラインにノイズが発生し、これが内部
制御回路の誤動作を誘発するという問題点があった。
【０００４】
【課題を解決するための手段】本発明のＬＳＩの電源ラ
イン構造は、少なくとも第１の回路と第２の回路を搭載
し、前記第１の回路用の電源供給線と分離された前記第
２の回路用の電源供給線とを備えている。
イン構造は、少なくとも第１の回路と第２の回路を搭載
し、前記第１の回路用の電源供給線と分離された前記第
２の回路用の電源供給線とを備えている。
【０００５】そして、前記第１の回路用の電源線は第１
の電源ラインと、第１のグランドラインと、前記第１の
電源ライン，グランドラインにそれぞれ接続された第１
の回路用のリードフレームとからなり、前記第２の回路
用の電源線は第２の電源ラインと、第２のグランドライ
ンと、前記第２の電源ライン，グランドラインにそれぞ
れ接続された第２の回路用のリードフレームとからな
り、さらに前記第１の回路は入力バッファを含む制御回
路であり、前記第２の回路は出力バッファであってもよ
い。
の電源ラインと、第１のグランドラインと、前記第１の
電源ライン，グランドラインにそれぞれ接続された第１
の回路用のリードフレームとからなり、前記第２の回路
用の電源線は第２の電源ラインと、第２のグランドライ
ンと、前記第２の電源ライン，グランドラインにそれぞ
れ接続された第２の回路用のリードフレームとからな
り、さらに前記第１の回路は入力バッファを含む制御回
路であり、前記第２の回路は出力バッファであってもよ
い。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例を示すＬＳＩパッケージの
斜視図である。
る。図１は本発明の一実施例を示すＬＳＩパッケージの
斜視図である。
【０００７】ＬＳＩパッケージ１に搭載された内部回路
を制御回路３（入力バッファを含む）と出力バッファ６
とに大別する。双方の回路に使用される電源ラインを制
御回路用の電源ライン２と出力バッファ用の電源ライン
５とに分け、また、グランドラインを制御回路用のグラ
ンドライン４と出力バッファ用のグランドライン７とに
分離する。これに伴って、電源ライン２，グランドライ
ン４，電源ライン５，グランドライン７とそれぞれ接続
された制御回路電源ライン用のリードフレーム１１，制
御回路グランドライン用のリードフレーム１０，出力バ
ッファ電源回路用のリードフレーム９，出力バッファグ
ランドライン用のリードフレーム８を設ける。
を制御回路３（入力バッファを含む）と出力バッファ６
とに大別する。双方の回路に使用される電源ラインを制
御回路用の電源ライン２と出力バッファ用の電源ライン
５とに分け、また、グランドラインを制御回路用のグラ
ンドライン４と出力バッファ用のグランドライン７とに
分離する。これに伴って、電源ライン２，グランドライ
ン４，電源ライン５，グランドライン７とそれぞれ接続
された制御回路電源ライン用のリードフレーム１１，制
御回路グランドライン用のリードフレーム１０，出力バ
ッファ電源回路用のリードフレーム９，出力バッファグ
ランドライン用のリードフレーム８を設ける。
【０００８】このような構造のＬＳＩパッケージでは、
出力バッファ６に発生したノイズが電源ラインを回り込
んで制御回路３を誤動作させることはなくなる。
出力バッファ６に発生したノイズが電源ラインを回り込
んで制御回路３を誤動作させることはなくなる。
【０００９】なお、ＬＳＩパッケージ１に搭載する回路
は、本実施例で示した２種類に限るものではない。
は、本実施例で示した２種類に限るものではない。
【００１０】
【発明の効果】以上説明したように本発明は、ＬＳＩパ
ッケージに搭載された複数種の回路用の電源ラインを回
路毎に個別の電源ラインに分離したので、例えば負荷と
出力バッファ間に流れる充（放）電電流による電源ライ
ンのノイズ成分が制御回路側の電源ラインに入り込まな
いため、電源ラインノイズによる制御回路の誤動作を防
止することができるという効果を有する。
ッケージに搭載された複数種の回路用の電源ラインを回
路毎に個別の電源ラインに分離したので、例えば負荷と
出力バッファ間に流れる充（放）電電流による電源ライ
ンのノイズ成分が制御回路側の電源ラインに入り込まな
いため、電源ラインノイズによる制御回路の誤動作を防
止することができるという効果を有する。
【図１】本発明の一実施例を示すＬＳＩパッケージのブ
ロック図である。
ロック図である。
１ ＬＳＩパッケージ
２，５ 電源ライン
３ 制御回路
４，７ グランドライン
６ 出力バッファ
８，〜１１ リードフレーム
Claims (3)
- 【請求項１】 少なくとも第１の回路と第２の回路を搭
載し、前記第１の回路用の電源供給線と分離された前記
第２の回路用の電源供給線とを備えることを特徴とする
ＬＳＩパッケージの電源ライン構造。 - 【請求項２】 前記第１の回路用の電源線は第１の電源
ラインと、第１のグランドラインと、前記第１の電源ラ
イン，グランドラインにそれぞれ接続された第１の回路
用のリードフレームとからなり、前記第２の回路用の電
源線は第２の電源ラインと、第２のグランドラインと、
前記第２の電源ライン，グランドラインにそれぞれ接続
された第２の回路用のリードフレームとからなることを
特徴とする請求項１記載のＬＳＩパッケージの電源ライ
ン構造。 - 【請求項３】 前記第１の回路は入力バッファを含む制
御回路であり、前記第２の回路は出力バッファであるこ
とを特徴とする請求項１または２記載のＬＳＩパッケー
ジの電源ライン構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17863291A JPH0529531A (ja) | 1991-07-19 | 1991-07-19 | Ｌｓｉパツケージの電源ライン構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17863291A JPH0529531A (ja) | 1991-07-19 | 1991-07-19 | Ｌｓｉパツケージの電源ライン構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0529531A true JPH0529531A (ja) | 1993-02-05 |
Family
ID=16051859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17863291A Pending JPH0529531A (ja) | 1991-07-19 | 1991-07-19 | Ｌｓｉパツケージの電源ライン構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0529531A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6967391B2 (en) | 2002-10-21 | 2005-11-22 | Denso Corporation | Electronic control device |
| US7187069B2 (en) | 2004-07-21 | 2007-03-06 | Elpida Memory, Inc. | Semiconductor device |
-
1991
- 1991-07-19 JP JP17863291A patent/JPH0529531A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6967391B2 (en) | 2002-10-21 | 2005-11-22 | Denso Corporation | Electronic control device |
| US7187069B2 (en) | 2004-07-21 | 2007-03-06 | Elpida Memory, Inc. | Semiconductor device |
| US7319267B2 (en) | 2004-07-21 | 2008-01-15 | Elpida Memory, Inc. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0646854B1 (en) | High frequency clock signal distribution circuit with reduced clock skew | |
| JPS60112320A (ja) | トライステ−トゲ−トの保護方式 | |
| WO1984000252A1 (en) | Power bus routing for gate arrays | |
| JPH0532928B2 (ja) | ||
| JPH03138972A (ja) | 集積回路装置 | |
| JPH0529531A (ja) | Ｌｓｉパツケージの電源ライン構造 | |
| JPH02125518A (ja) | 半導体集積回路 | |
| JP3969020B2 (ja) | 半導体集積回路装置 | |
| JPH0212027B2 (ja) | ||
| JPH0793562B2 (ja) | 出力バッファ回路 | |
| JPH03183159A (ja) | 半導体集積回路装置 | |
| JPS60169150A (ja) | 集積回路 | |
| JP2715593B2 (ja) | 半導体集積回路 | |
| JPH05218204A (ja) | 半導体集積回路 | |
| JPH0277150A (ja) | クロックライン駆動装置 | |
| JPH02254810A (ja) | 半導体集積回路 | |
| JPH07226439A (ja) | 半導体集積回路 | |
| JPH05335927A (ja) | 半導体装置 | |
| JPH03124119A (ja) | 入力増幅回路 | |
| JPH08125124A (ja) | 半導体集積回路 | |
| JPS6218748A (ja) | 半導体集積回路装置 | |
| JPS61224434A (ja) | マスタスライス方式の半導体装置 | |
| JPS60186113A (ja) | 多数決回路 | |
| JPH05175414A (ja) | 集積回路の実装方法 | |
| JPS63296412A (ja) | 半導体集積回路装置 |