JPH03124119A - 入力増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル信号を取り扱う半導体集積回路の入
力増幅回路に関する。

〔従来の技術〕

半導体集積回路はディジタル信号を取り扱う回路に広く
利用されている。この半導体３１８１回路が駆動すべき
負荷として、例えば、ＭＯ３集積回路の場合は必要とさ
れる信号の負荷そのものは小さいがその入力ゲートの静
電容量が大きく、実際上、この大きな静電容量が負荷と
なる。ＭＯ３集積回路以外においても、この半導体集積
回路を搭載するプリント配線板の配線にもとづく静電容
量が主な負荷となる場合が多い、すなわち、近年の電子
装置の高機能化と小型化は多数の半導体集積回路の使用
と多層プリント配線板の使用によって実現されている。

このため、一つの集積回路につながる他の集積回路の増
加や、マイクロコンピュータ装置によく見られるパスラ
イン構成など比較的長い配線により、これら回路の静電
容量が非常に大きくなっている。従って、半導体集積回
路は一触に大きな容量性の負荷を駆動することが必要と
される。

これに対して、第３図に示すように、バッファ３及び同
様のブリバッファ２を備えた入力増幅回路で、半導体集
積回路の論理ブロック１からの入力信号電流■、を増幅
して、内部人力信号電流Ｉ８として出力し、これでもっ
て大きな容量性の負荷を駆動するようにしている。

〔発明が解決しようとする！１題） 半導体集積回路では、前述のように、−ｍに、大きな容
量性の負荷を駆動することが必要とされるが、かかる一
方で、一つの集積回路の出力に単に一つの他の集積回路
の入力が接続され、かつ、プリント配線板上でこれら集
積回路が近くに配置され、その容量性の負荷が小さい場
合もある。従来は、大きな容量性負荷に合わせて出力の
大きな入力増幅回路を準備していたため、この出力の大
きな入力増幅回路で小さい容量性の負荷を駆動する場合
、その急峻な入力電流の立ち上がりのため所謂クロスト
ークと称される電気ノイズが発生し誤動作を生じること
が問題となっている。

本発明の課題は、半導体集積回路が駆動すべき容量性負
荷の大小にかかわらずその入力信号電流を、電気ノイズ
の発生がなく、しかも所定の回路動作速度が得られるほ
ぼ一定の立ち上がり速度に抑えた入力増幅回路を提供す
ることにある。

〔課題を解決するための手段〕

前述のｍｓを解決するために本発明の入力増幅回路にお
いては、並列に接続された複数個の出力の異なるバッフ
ァとこれらのバッファの動作時刻を制御する制御回路と
を備え、前記バッファを出力の小さいものから順次所定
の時刻毎に動作させるようにする。

〔作用〕

一般に、半導体集積回路で駆動する負荷は、すでに述べ
たように容量性の負荷が中心であり、その信号レベルの
変化はその容量性負荷の充放電により定まる。すなわち
、入力信号電流の立ち上がり速度は、負荷の静電容量と
入力増幅回路の出力インピーダンスとによって定まる。

負荷の静電容量を一定とした場合、入力増幅回路の出力
インピーダンスが小さければ、逆に言えば、出力が大き
ければ入力信号電流の立ち上がり速度は大きくなる。

本発明の入力増幅回路においては、複数個の出力の異な
るバッファを備え、出力の小さいものから順次所定の時
刻毎に動作させるようにした。これにより、負荷が小さ
い場合、まず、出力の小さいバッファが動作するので、
その入力信号電流の立ち上がり速度は電気ノイズの発生
のない低い値に抑えられる。この際、バッファの出力は
同時に回路が所定の動作速度を得られる値に定めである
。

次に容量性負荷が大きい場合、出力の小さいバッファが
まず動作するが、その出力が小さいため、入力信号電流
の立ち上がり速度が小さく、電気ノイズの発生は勿論な
いが、動作速度が遅い恐れがある。しかし、その後引続
いて出力の大きいバッファが動作するので、その入力信
号電流の立ち上がりは、前記の容量性負荷が小さい場合
とほぼ同一の立ち上がり速度に保持される。このように
して駆動すべき負荷の大小にかかわらず入力信号電流の
立ち上がりを所定のほぼ一定の立ち上がり速度に抑える
ことができる。

〔実施例〕

第１図は本発明の入力増幅回路の一実施例の回路図で、
この図では、バッフ１が２個の場合を示している。第１
図で３１及び３２はそれぞれバッファで、第１のバッフ
ァ３１の出力は第２のバッファ３２の出力より小さい、
ｌは半導体集積回路に設けられである論理ブロックで、
これから出力された入力信号電流！、はプリバッファ２
で増幅された後バッフ１３１によって更に増幅されて内
部入力信号電流！、として出力され負荷を駆動する。負
荷が、例えば、ＭＯ３集積回路の場合、バッファ３１の
出力を、これを構成するトランジスタのチャンネル巾と
、チャンネル長を適当に選定し、数ｐＦの静電容量を３
〜４ｎ秒で充電するように定めである。

更に、前述のプリバッファ２の出力は制御回路４を介し
て第２のバッファ３２に接続される。この第２のバッフ
ァ３２の出力は第１のバッファ３１の出力と並列に接続
される。制御回路４は遅延回路４１とイクスクルーシブ
ノアゲート４２とから構成され、その遅延回路４１は遅
延時間が約３ｎ秒に設定される。この遅延回路は、例え
ば、インバータゲートを２段接続して構成されており、
この遅延時間はこれを構成するチャンネル巾とチャンネ
ル長を適当に選定して定めるようにする。第２のバッフ
ァ３２はその出力インピーダンスを高インピーダンス状
態に保持する機能をもたせた、所謂、トライステート・
バッファである。この第２のバッファ３２のトライステ
ート制御端子３２１には、プリバソファ２の出力と遅延
回路４１の出力の排他的論理和を反転させた信号、すな
わち、イクスクルーシブノアゲート４２を介した信号と
が加えられる。

以下に、このような回路構成において、論理ブロック１
が入力信号電流■１を出力した場合の、本人力増幅回路
の出力、すなわち内部入力信号電流Ｉｔの変化を第２図
を参照しながら説明する。

まず、人力信号電流１．が高レベルの場合、プリバッフ
ァ２は第１のバッファ３１を駆動し、第１のバッファは
容量性の負荷を充電しはじめる。この時容量性の負荷は
数ｐＦであるので、第２図の点線のカーブ１０に示すよ
うに３〜４ｎ秒で充電を行い内部入力信号電流Ｉ８の出
力は完了する。この時、遅延回路４１を介して第２のバ
ッファに入力が与えられ、更にイクスクルーシブノアゲ
ート４２の信号がトライステート制御端子３２１に与え
られ、第２のバッファ３２は出力を開始するが、すでに
容量性の負荷は充電されているので何らの影響も及ぼさ
ない、しかしながら、負荷の静電容量が大きい場合、第
２図の実線のカーブ２０に示すように、プリバッファ２
が高レベルの信号を出力しはじめてから３〜４ｎ秒では
第１のバッファ３１では負荷を充電しきっていない、こ
の場合、３〜４ｎ秒の時刻から作動する第２のバッファ
３２が主として負荷の充電をはじめ、急速に充電が完了
される０次に入力信号電流■１が低レベルの場合、プリ
バッフ１２は第１のバッファ３１を駆動し負荷の静電容
量は放電を始める。同時に、イクスクルーシブノアゲー
ト４２は遅延回路４１の出力がまだ高レベルであるため
、その出力信号は低レベルとなり第２のバッファ３２の
出力インピーダンスを高インピーダンス状態にする。こ
のようにして、第１のバッファ３１が低レベルを出力し
、第２のバッファ３２が高レベルを出力するような信号
レベルの衝突を回避しである。第１のバッファ３１と第
２のバッファ３２の動作は、先に述べた充電動作が放電
動作となるのみで全（同様である０本実施例では、バッ
ファが２個の場合を示しており、このため入力信号電流
が遷移を開始してから３〜４ｎ秒の時刻で不連続となる
が、これは増幅器の個数を増加して、その動作時刻を小
刻みにすることにより、より平滑になる。

〔発明の効果〕

本発明の入力増幅回路においては、並列に接続された複
数個の出力の異なるバッファを出力の小さいものから順
次所定の時刻毎に動作させるようにして、その入力信号
電流の立ち上がり速度をほぼ一定に抑えたので、電気ノ
イズの発生がなく、これによる誤動作は全くなくなった
。

【図面の簡単な説明】

第１図は本発明の入力増幅回路の一実施例の回路図、第
２図は第１図の回路の動作説明図、第３図は従来の入力
増幅回路の一例の回路図である。 ３１：第１のバッファ、３２：第２のバッファ、第１図

Claims (1)

【特許請求の範囲】
1. １）並列に接続された複数個の出力の異なるバッファと
   これらのバッファの動作時刻を制御する制御回路とを備
   え、前記バッファを出力の小さいものから順次所定の時
   刻毎に動作させることを特徴とする入力増幅回路。