JPH0621801A - 半導体集積装置 - Google Patents
半導体集積装置Info
- Publication number
- JPH0621801A JPH0621801A JP4176380A JP17638092A JPH0621801A JP H0621801 A JPH0621801 A JP H0621801A JP 4176380 A JP4176380 A JP 4176380A JP 17638092 A JP17638092 A JP 17638092A JP H0621801 A JPH0621801 A JP H0621801A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- input
- circuit
- input buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】同一半導体集積装置において、各電源電圧にお
けるそれぞれの入力判定レベルを持った入力バッファを
用意することなく、また外部からの切り換え機能を追加
することなく、５Ｖ電源電圧動作から低電源電圧動作ま
でを可能とした入力バッファ回路を有した半導体集積装
置を提供する。 【構成】半導体集積装置内への低電源電圧系と５Ｖ電源
電圧系との外部電源電圧の違いを検出する電源電圧検出
回路の内蔵と、電源電圧検出回路により制御され外部入
力の入力判定レベルを、電源電圧により可変とすること
ができる入力バッファ回路にする。
けるそれぞれの入力判定レベルを持った入力バッファを
用意することなく、また外部からの切り換え機能を追加
することなく、５Ｖ電源電圧動作から低電源電圧動作ま
でを可能とした入力バッファ回路を有した半導体集積装
置を提供する。 【構成】半導体集積装置内への低電源電圧系と５Ｖ電源
電圧系との外部電源電圧の違いを検出する電源電圧検出
回路の内蔵と、電源電圧検出回路により制御され外部入
力の入力判定レベルを、電源電圧により可変とすること
ができる入力バッファ回路にする。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積装置に関する
ものであり、特に低電源電圧から５Ｖ電源電圧までの広
範囲な電源電圧での動作を可能とした半導体集積装置に
関する。
ものであり、特に低電源電圧から５Ｖ電源電圧までの広
範囲な電源電圧での動作を可能とした半導体集積装置に
関する。
【０００２】
【従来の技術】近年、ワープロやパソコン等のＯＡ機器
においてラップトップからノート型、さらにハンディと
いった小型化が急速に進み、電池駆動と言った低消費電
力を必要とする携帯用電子機器が普及してきた。この低
消費電力のための解決手段として電源電圧の低電圧化が
提案されてきている（日経エレクトロニクス １９９１
年４月号 ３６−５１ペ−ジ）。低電源電圧化には、５
Ｖ電源系を前提に設計した既存チップの動作保証範囲を
広げて対応する、またそれ以下の電源電圧動作には回路
変更により動作下限を下げる手段をとられていた。これ
には従来、図３に示すように５Ｖ電源電圧系を基として
入力バッファ回路のマスク変更により別の機種として低
電源電圧を製造し実現していた。
においてラップトップからノート型、さらにハンディと
いった小型化が急速に進み、電池駆動と言った低消費電
力を必要とする携帯用電子機器が普及してきた。この低
消費電力のための解決手段として電源電圧の低電圧化が
提案されてきている（日経エレクトロニクス １９９１
年４月号 ３６−５１ペ−ジ）。低電源電圧化には、５
Ｖ電源系を前提に設計した既存チップの動作保証範囲を
広げて対応する、またそれ以下の電源電圧動作には回路
変更により動作下限を下げる手段をとられていた。これ
には従来、図３に示すように５Ｖ電源電圧系を基として
入力バッファ回路のマスク変更により別の機種として低
電源電圧を製造し実現していた。
【０００３】
【発明が解決しようとする課題】上記従来での半導体集
積装置においては，５Ｖ電源電圧使用時に、ＭＯＳ半導
体集積装置においても、入出力インタ−フェイスの規格
としてＴＴＬ入力とのコンパチブルが必要であり、入力
判定レベルを１．５Ｖ程度に設定しておかねばならな
い。しかし、低電源電圧においてＴＴＬ入力コンパチブ
ルが必要無いにもかかわらず、５Ｖ電源電圧製品をその
まま低電源電圧においても使用した時、設定した入力判
定レベルが電源電圧に追随して低下してきてしまうた
め、低電圧では入力判定が行われなくなり動作できなく
なっていた。この対処として従来は５Ｖ電源電圧のＴＴ
Ｌコンパチブルの入力判定レベル製品と、低電源電圧の
ための入力判定レベル製品とするために、入力バッファ
回路の変更によって動作下限を下げていた。すなわち、
５Ｖ電源電圧系の入力バッファ回路と低電源電圧系のた
めの入力バッファ回路を別々に持った製品を用意しなけ
ればならないという課題を有していた。
積装置においては，５Ｖ電源電圧使用時に、ＭＯＳ半導
体集積装置においても、入出力インタ−フェイスの規格
としてＴＴＬ入力とのコンパチブルが必要であり、入力
判定レベルを１．５Ｖ程度に設定しておかねばならな
い。しかし、低電源電圧においてＴＴＬ入力コンパチブ
ルが必要無いにもかかわらず、５Ｖ電源電圧製品をその
まま低電源電圧においても使用した時、設定した入力判
定レベルが電源電圧に追随して低下してきてしまうた
め、低電圧では入力判定が行われなくなり動作できなく
なっていた。この対処として従来は５Ｖ電源電圧のＴＴ
Ｌコンパチブルの入力判定レベル製品と、低電源電圧の
ための入力判定レベル製品とするために、入力バッファ
回路の変更によって動作下限を下げていた。すなわち、
５Ｖ電源電圧系の入力バッファ回路と低電源電圧系のた
めの入力バッファ回路を別々に持った製品を用意しなけ
ればならないという課題を有していた。
【０００４】本発明は、この様な課題を解決するもの
で、その目的とするところは同一集積装置もって、各電
源電圧におけるそれぞれの入力判定レベルを持った入力
バッファを用意することなく、また外部からの切り換え
機能を追加することなく、５Ｖ電源電圧動作から低電源
電圧動作までを可能とした入力バッファ回路を有した半
導体集積装置を提供することにある。
で、その目的とするところは同一集積装置もって、各電
源電圧におけるそれぞれの入力判定レベルを持った入力
バッファを用意することなく、また外部からの切り換え
機能を追加することなく、５Ｖ電源電圧動作から低電源
電圧動作までを可能とした入力バッファ回路を有した半
導体集積装置を提供することにある。
【０００５】
【課題を解決するための手段】本発明の半導体集積装置
は、単一電源であり、かつ低電源電圧から５Ｖ電源電圧
まで動作可能とした半導体集積装置において、低電源電
圧系と５Ｖ電源電圧系との外部電源電圧の違いを検出す
る電源電圧検出回路と、前記電源電圧検出回路から出力
される信号線により制御された入力のしきい値レベルを
可変することができ、複数の入力判定レベルを有する入
力バッファ回路を具備したことを特徴とする。
は、単一電源であり、かつ低電源電圧から５Ｖ電源電圧
まで動作可能とした半導体集積装置において、低電源電
圧系と５Ｖ電源電圧系との外部電源電圧の違いを検出す
る電源電圧検出回路と、前記電源電圧検出回路から出力
される信号線により制御された入力のしきい値レベルを
可変することができ、複数の入力判定レベルを有する入
力バッファ回路を具備したことを特徴とする。
【０００６】
【作用】上記手段によれば、半導体集積装置内への低電
源電圧系と５Ｖ電源電圧系との外部電源電圧の違いを検
出する電源電圧検出回路の内蔵と、電源電圧検出回路に
より制御され外部入力の入力判定レベルを、電源電圧に
より可変とすることができる入力バッファ回路にするこ
とにより、電源電圧が５Ｖ電源電圧系から低電源電圧動
作までを同一半導体集積装置で動作することが可能とな
り、かつ制御信号を増加することなく、電源電圧が５Ｖ
電源電圧系から低電源電圧動作までを動作することが可
能である。
源電圧系と５Ｖ電源電圧系との外部電源電圧の違いを検
出する電源電圧検出回路の内蔵と、電源電圧検出回路に
より制御され外部入力の入力判定レベルを、電源電圧に
より可変とすることができる入力バッファ回路にするこ
とにより、電源電圧が５Ｖ電源電圧系から低電源電圧動
作までを同一半導体集積装置で動作することが可能とな
り、かつ制御信号を増加することなく、電源電圧が５Ｖ
電源電圧系から低電源電圧動作までを動作することが可
能である。
【０００７】
【実施例】以下に本発明について，実施例に基いて説明
する。図１は，本発明の第１の実施例を示す本半導体集
積装置の概略ブロック図である。
する。図１は，本発明の第１の実施例を示す本半導体集
積装置の概略ブロック図である。
【０００８】１０は外部供給電圧電源であり通常ＶＤＤ
と表現される、２０は外部供給接地電源であり通常ＶＳ
ＳまたはＧＮＤと表現されており、半導体集積装置全体
に供給されている。
と表現される、２０は外部供給接地電源であり通常ＶＳ
ＳまたはＧＮＤと表現されており、半導体集積装置全体
に供給されている。
【０００９】３０は電源電圧検出回路であり、低電源電
圧系と５Ｖ電源電圧系との外部電源電圧の違いを検出す
るための回路である。一般には電源電圧検出回路として
は、しきい値の異なるトランジスタを製造時に作りこむ
ことが多く、このしきい値の異なるトランジスタのオン
またはオフにより電源電圧を検出しておりしきい値の値
または、しきい値の異なるトランジスタの回路構成によ
り検出する電源電圧の値が決定されている。４０は入力
端子および入出力端子であり、本半導体集積装置が機能
するために必要な外部信号が入力される端子である。５
０は機能ブロック回路であり、半導体集積装置が機能を
実現するための回路から構成されている。６０は入力バ
ッファ回路であり、４０の入力端子を入力として５０の
機能ブロック回路とに６５の入力バッファ出力より接続
されており、入力端子より入力された信号を受けて、５
０の機能ブロック回路が効率的に動作するために、電圧
の振幅、立ち上がり時間、立ち下がり時間等を波形整形
した信号を伝搬するための入力インターフェイス回路で
ある。
圧系と５Ｖ電源電圧系との外部電源電圧の違いを検出す
るための回路である。一般には電源電圧検出回路として
は、しきい値の異なるトランジスタを製造時に作りこむ
ことが多く、このしきい値の異なるトランジスタのオン
またはオフにより電源電圧を検出しておりしきい値の値
または、しきい値の異なるトランジスタの回路構成によ
り検出する電源電圧の値が決定されている。４０は入力
端子および入出力端子であり、本半導体集積装置が機能
するために必要な外部信号が入力される端子である。５
０は機能ブロック回路であり、半導体集積装置が機能を
実現するための回路から構成されている。６０は入力バ
ッファ回路であり、４０の入力端子を入力として５０の
機能ブロック回路とに６５の入力バッファ出力より接続
されており、入力端子より入力された信号を受けて、５
０の機能ブロック回路が効率的に動作するために、電圧
の振幅、立ち上がり時間、立ち下がり時間等を波形整形
した信号を伝搬するための入力インターフェイス回路で
ある。
【００１０】また入力バッファ回路は、９０の電源電圧
検出回路出力として電源電圧検出回路とも接続されてお
り、この出力は電源電圧検出回路で検出された外部電源
電圧により入力バッファの入力の判定レベルを決めるた
めの制御信号である。７０は出力端子であり、本半導体
集積装置からの出力結果を出力する端子である。８０は
出力バッファ回路であり、７０の出力端子と５０の機能
ブロック回路とに接続されており、５０の機能ブロック
回路から出力された結果を、７０の出力端子を通して外
部装置と接続可能にするための出力インターフェイス回
路である。
検出回路出力として電源電圧検出回路とも接続されてお
り、この出力は電源電圧検出回路で検出された外部電源
電圧により入力バッファの入力の判定レベルを決めるた
めの制御信号である。７０は出力端子であり、本半導体
集積装置からの出力結果を出力する端子である。８０は
出力バッファ回路であり、７０の出力端子と５０の機能
ブロック回路とに接続されており、５０の機能ブロック
回路から出力された結果を、７０の出力端子を通して外
部装置と接続可能にするための出力インターフェイス回
路である。
【００１１】図２は、本発明の実施例を示す入力バッフ
ァ回路図であり、入力バッファ回路６０を構成するＭＯ
Ｓトランジスタで構成された一実施例回路を示してい
る。
ァ回路図であり、入力バッファ回路６０を構成するＭＯ
Ｓトランジスタで構成された一実施例回路を示してい
る。
【００１２】Ｑ１〜Ｑ８はＭＯＳトランジスタであり、
Ｑ１、Ｑ４，Ｑ５はＰチャネルＭＯＳトランジスタであ
り、Ｑ２，Ｑ３，Ｑ６〜Ｑ８はＮチャネルＭＯＳトラン
ジスタである。入力の判定レベルを決めるのは図２
（Ａ）においては、Ｑ１とＱ２，そしてＱ２とは並列に
接続されたＱ３とのトランジスタ能力比であり、図２
（Ｂ）においては、Ｑ４，Ｑ５とＱ６，Ｑ７そしてＱ
６，Ｑ７とは並列に接続されたＱ８のトランジスタ能力
比によって決められる。例えば、入力判定レベルはＱ１
のトランジスタ能力に比べＱ２，Ｑ３のトランジスタ能
力を大きくとることによりＶＤＤ／２より低くなる。Ｉ
１、Ｉ２は入力判定レベルを決める回路から出され信号
を受け、機能ブロック回路５０に信号を駆動伝搬するた
めの駆動バッファ回路であり、本実施例ではインバータ
で構成されている。
Ｑ１、Ｑ４，Ｑ５はＰチャネルＭＯＳトランジスタであ
り、Ｑ２，Ｑ３，Ｑ６〜Ｑ８はＮチャネルＭＯＳトラン
ジスタである。入力の判定レベルを決めるのは図２
（Ａ）においては、Ｑ１とＱ２，そしてＱ２とは並列に
接続されたＱ３とのトランジスタ能力比であり、図２
（Ｂ）においては、Ｑ４，Ｑ５とＱ６，Ｑ７そしてＱ
６，Ｑ７とは並列に接続されたＱ８のトランジスタ能力
比によって決められる。例えば、入力判定レベルはＱ１
のトランジスタ能力に比べＱ２，Ｑ３のトランジスタ能
力を大きくとることによりＶＤＤ／２より低くなる。Ｉ
１、Ｉ２は入力判定レベルを決める回路から出され信号
を受け、機能ブロック回路５０に信号を駆動伝搬するた
めの駆動バッファ回路であり、本実施例ではインバータ
で構成されている。
【００１３】電源電圧検出回路出力９０はＱ３、および
Ｑ８のゲート電極に接続されており、５Ｖ電源電圧系を
検出した場合、９０は″Ｈ″を出力しＱ３、Ｑ８を活性
化し入力判定レベルを低下させ入力判定レベルを約１．
５Ｖとするようにし、ＴＴＬコンパチブルに設定され
る。低電源電圧を検出した場合９０は″Ｌ″を出力しＱ
３、Ｑ８を非活性化し入力判定レベルは上昇することと
なり所定の入力判定レベルとすることができる。
Ｑ８のゲート電極に接続されており、５Ｖ電源電圧系を
検出した場合、９０は″Ｈ″を出力しＱ３、Ｑ８を活性
化し入力判定レベルを低下させ入力判定レベルを約１．
５Ｖとするようにし、ＴＴＬコンパチブルに設定され
る。低電源電圧を検出した場合９０は″Ｌ″を出力しＱ
３、Ｑ８を非活性化し入力判定レベルは上昇することと
なり所定の入力判定レベルとすることができる。
【００１４】本実施例では入力判定レベルを決めるた
め、ＮチャネルトランジスタＱ３，Ｑ８を並列にもちて
いたが、ＰチャネルもＳトランジスタの能力を上げても
同様な結果を得ることが出来る。
め、ＮチャネルトランジスタＱ３，Ｑ８を並列にもちて
いたが、ＰチャネルもＳトランジスタの能力を上げても
同様な結果を得ることが出来る。
【００１５】本発明においては、５Ｖ電源電圧系から低
電源電圧系までを動作可能とするために電源電圧検出回
路を用いて入力判定レベルを可変とする入力バッファ回
路を示しているが、５Ｖ電源電圧時の回路動作に適した
回路構成と、低電源電圧の回路動作に適した回路構成を
用意し、電源電圧検出回路を用いて切り換えることによ
り電源電圧による特性の劣化する事無く動作することが
できる。回路動作に適した回路構成としては、例えばＡ
ＴＤ回路によるパルス幅の設定、遅延回路による遅延量
の設定等があげられる。
電源電圧系までを動作可能とするために電源電圧検出回
路を用いて入力判定レベルを可変とする入力バッファ回
路を示しているが、５Ｖ電源電圧時の回路動作に適した
回路構成と、低電源電圧の回路動作に適した回路構成を
用意し、電源電圧検出回路を用いて切り換えることによ
り電源電圧による特性の劣化する事無く動作することが
できる。回路動作に適した回路構成としては、例えばＡ
ＴＤ回路によるパルス幅の設定、遅延回路による遅延量
の設定等があげられる。
【００１６】
【発明の効果】以上のように本発明によれば、同一半導
体集積装置もって、各電源電圧におけるそれぞれの入力
判定レベルを持った入力バッファを用意することなく、
また外部からの切り換え機能を追加することなく、５Ｖ
電源電圧動作から低電源電圧動作までを可能とした入力
バッファ回路を有した半導体集積装置を提供することが
できる。
体集積装置もって、各電源電圧におけるそれぞれの入力
判定レベルを持った入力バッファを用意することなく、
また外部からの切り換え機能を追加することなく、５Ｖ
電源電圧動作から低電源電圧動作までを可能とした入力
バッファ回路を有した半導体集積装置を提供することが
できる。
【図１】本発明に係わる半導体集積装置を示す概略ブロ
ック図。
ック図。
【図２】本発明の半導体集積装置における入力バッファ
回路の実施例を示す回路図。
回路の実施例を示す回路図。
【図３】従来の半導体集積装置を示す入力バッファ回路
図。
図。
１０ ・・・外部電圧電源、ＶＤＤ。 ２０ ・・・外部接地電源、ＶＳＳ。 ３０ ・・・電源電圧検出回路。 ４０ ・・・入力端子。 ５０ ・・・機能ブロック回路。 ６０ ・・・入力バッファ回路。 ６５ ・・・入力バッファ出力。 ７０ ・・・出力端子。 ８０ ・・・出力バッファ回路。 ９０ ・・・電源電圧検出回路出力。 Ｑ１、Ｑ４、Ｑ５・・・ＰチャネルＭＯＳトランジス
タ。 Ｑ２、Ｑ３、Ｑ６、Ｑ７、Ｑ８・・・ＮチャネルＭＯＳ
トランジスタ。 Ｉ１，Ｉ２・・・入力バッファでの駆動バッファ回路。
タ。 Ｑ２、Ｑ３、Ｑ６、Ｑ７、Ｑ８・・・ＮチャネルＭＯＳ
トランジスタ。 Ｉ１，Ｉ２・・・入力バッファでの駆動バッファ回路。
Claims (1)
- 【請求項１】 単一電源であり、かつ低電源電圧から５
Ｖ電源電圧まで動作可能とした半導体集積装置におい
て、低電源電圧系と５Ｖ電源電圧系との外部電源電圧の
違いを検出する電源電圧検出回路と、前記電源電圧検出
回路から出力される信号線により制御された入力のしき
い値レベルを可変することができ、複数の入力判定レベ
ルを有する入力バッファ回路を具備したことを特徴とす
る半導体集積装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4176380A JPH0621801A (ja) | 1992-07-03 | 1992-07-03 | 半導体集積装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4176380A JPH0621801A (ja) | 1992-07-03 | 1992-07-03 | 半導体集積装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621801A true JPH0621801A (ja) | 1994-01-28 |
Family
ID=16012630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4176380A Pending JPH0621801A (ja) | 1992-07-03 | 1992-07-03 | 半導体集積装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621801A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07235869A (ja) * | 1993-12-18 | 1995-09-05 | Samsung Electron Co Ltd | 入力バッファ |
| JP2002246891A (ja) * | 2001-02-16 | 2002-08-30 | Mitsubishi Electric Corp | 入力バッファ回路および半導体装置 |
| JP2006081188A (ja) * | 2004-09-08 | 2006-03-23 | Magnachip Semiconductor Ltd | 中間レベル電位発生回路、電位比較回路、及びそれらを備える可変駆動電圧により動作する入／出力回路 |
| JP2011135329A (ja) * | 2009-12-24 | 2011-07-07 | Mitsubishi Electric Corp | 電気回路 |
-
1992
- 1992-07-03 JP JP4176380A patent/JPH0621801A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07235869A (ja) * | 1993-12-18 | 1995-09-05 | Samsung Electron Co Ltd | 入力バッファ |
| JP2002246891A (ja) * | 2001-02-16 | 2002-08-30 | Mitsubishi Electric Corp | 入力バッファ回路および半導体装置 |
| JP2006081188A (ja) * | 2004-09-08 | 2006-03-23 | Magnachip Semiconductor Ltd | 中間レベル電位発生回路、電位比較回路、及びそれらを備える可変駆動電圧により動作する入／出力回路 |
| JP2011135329A (ja) * | 2009-12-24 | 2011-07-07 | Mitsubishi Electric Corp | 電気回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5153450A (en) | Programmable output drive circuit | |
| US7508242B2 (en) | Driving circuit that eliminates effects of ambient temperature variations and increases driving capacity | |
| US4988888A (en) | CMOS output circuit with intermediate potential setting means | |
| US6930528B2 (en) | Delay circuit and method with delay relatively independent of process, voltage, and temperature variations | |
| US7453299B1 (en) | Programmable amplifiers with positive and negative hysteresis | |
| EP1304842B1 (en) | Serial differential data link with automatic power down | |
| EP0341740A2 (en) | Complementary output circuit for logic circuit | |
| US6937065B2 (en) | Level shelter, semiconductor integrated circuit and information processing system | |
| US6600343B2 (en) | High speed low power input buffer | |
| JP3551432B2 (ja) | 出力回路及びそれを用いた電子機器 | |
| US6816994B2 (en) | Low power buffer implementation | |
| JPH0621801A (ja) | 半導体集積装置 | |
| US5418472A (en) | Input level detection circuit | |
| US20030222679A1 (en) | Voltage conversion circuit and semiconductor device | |
| US6498510B2 (en) | Adaptive threshold logic circuit | |
| US20040085097A1 (en) | Dual differential comparator circuit with full range of input swing | |
| US6806735B2 (en) | Buffer for contact circuit | |
| JP2697024B2 (ja) | 出力回路 | |
| JP2626915B2 (ja) | 出力バツフア回路 | |
| US20030067324A1 (en) | Adaptive threshold logic circuit | |
| JPH0567961A (ja) | 出力バツフア回路 | |
| KR100224766B1 (ko) | 병렬 액티브 드라이버 | |
| JPH0950696A (ja) | 半導体集積回路 | |
| JPH05268050A (ja) | 出力バッファー回路 | |
| KR19990009452A (ko) | 소비전력 감소기능을 갖는 양방향 버퍼 |