KR19990009452A - 소비전력 감소기능을 갖는 양방향 버퍼 - Google Patents

소비전력 감소기능을 갖는 양방향 버퍼 Download PDF

Info

Publication number
KR19990009452A
KR19990009452A KR1019970031865A KR19970031865A KR19990009452A KR 19990009452 A KR19990009452 A KR 19990009452A KR 1019970031865 A KR1019970031865 A KR 1019970031865A KR 19970031865 A KR19970031865 A KR 19970031865A KR 19990009452 A KR19990009452 A KR 19990009452A
Authority
KR
South Korea
Prior art keywords
buffer
input
output
power consumption
signal
Prior art date
Application number
KR1019970031865A
Other languages
English (en)
Inventor
김춘호
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970031865A priority Critical patent/KR19990009452A/ko
Publication of KR19990009452A publication Critical patent/KR19990009452A/ko

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

본 발명은 소비전력 감소기능을 갖는 양방향 버퍼(bidirectional buffer)에 관한 것으로서, 소정의 출력신호(A)를 입력하여 외부 입출력단(24)으로 제공하는 출력버퍼(23)와, 상기 입출력단(24)을 통해 입력된 신호를 내부로 제공하는 입력버퍼(26)와, 소정의 입출력제어신호(TN, EN)를 입력하여 상기 출력버퍼(23)가 온될 때 상기 입력버퍼(26)를 오프하여 상기 입력버퍼(26)에 의해 발생되는 스위칭전류를 차단하는 복수개의 논리회로(21, 22, 23)를 포함하여, 입력버퍼(26)의 불필요한 전류 소모를 방지하고, 종래에 외부에서 인가되던 제어신호(C)를 위한 별도의 회로 구성이 불필요하게 되어 해당 회로구성이 용이하게 된다.

Description

소비전력 감소기능을 갖는 양방향 버퍼
본 발명의 양방향 버퍼(bidirectional buffer)에 관한 것으로서, 구체적으로는 소비전력 감소기능을 갖는 양방향 버퍼에 관한 것이다.
현재, 불필요한 전력의 소비를 방지하기 위한 연구가 계속되고 있고, 특히 반도체 등의 전자 회로의 각 부분에서 불필요한 전력의 소비를 방지하기 위한 여러가지 회로 및 방법들이 제안되어 적용되고 있는 추세이다. 특히, 라이브러리(library)의 극초미세기술(deep-submicron technology)의 변화추세에서 대두되는 가장 큰 문제는 저 전력(low power)에 관한 사항이다. 각 반도체 칩(chip)에서는 물론 라이브러리에서는 각 셀(cell)들이 칩으로 구성되었을 때 불필요한 전력의 소모를 줄이고자 하고 있다.
도 1은 종래의 라이브러리에서 사용되는 양방향 버퍼 셀의 일 예의 회로도이다.
도 1에 도시된 바와 같이, 종래의 양방향 버퍼 셀은 패드(PAD)(3)에 연계된 출력버퍼(2) 및 입력버퍼(4a)와, 복수의 출력제어신호(TN, EN)를 입력하여 상기 출력버퍼(2)를 온/오프하기 위한 논리회로(1) 예컨대, 인버터(inverter)와 난드게이트(NAND gate)로 구성된 논리회로(1)와, 상기 입력버퍼(4a)의 출력 및 소정의 제어신호(P1)를 입력하여 해당 출력(P0)을 하는 논리회로(5) 예컨대 난드게이트를 포함하여 구성된다.
도 1을 참조하여, 이상과 같이 구성된 종래의 양방향 버퍼 셀은 입력모드(input mode)와 출력모드(output mode)에 따라 각각 해당되는 동작을 수행한다.
먼저, 입력 모드에서는 상기 EN 신호가 하이레벨(high level) 또는 TN 신호가 로우레벨(low level)로 인가되면 상기 출력버퍼(2)가 오프(off)된다. 즉, 상기 출력버퍼(2)는 하이 임피던스(high impedance)가 되어 상기 입력버퍼(4a)에 의한 입력 버퍼 셀로서 동작된다.
다시, 출력 모드에서는 상기 EN 신호가 로우레벨로, 상기 TN 신호가 하이레벨로 인가되면 상기 출력버퍼(2)가 온(on)되어 상기 패드(3)에 출력버퍼(2)를 통한 신호(A)가 제공된다. 그런데 이때 상기 입력버퍼(4a)와 난드게이트로 구성된 논리회로(5)에는 불필요한 스위칭 전류(switching current)의 소비가 발생된다.
이와 같이 종래의 양방향 버퍼에서는 출력모드에서 입력버퍼 및 해당 논리회로들에 불필요한 전류가 발생되어 전력소모가 발생되는 문제점이 있어 왔다. 또한 이러한 단위 셀들에 의한 전력소모는 그 단위 셀들을 복수개 구비하게 되는 라이브러리에 있어서는 전력 소모가 큰 문제점으로 대두되었다.
한편, 이와 같은 양방향 버퍼 셀의 전력 소비를 방지하기 위하여, 첨부도면 도 2에 도시된 바와 같이, 소비전력 감소기능을 갖는 양방향 버퍼 셀이 제안되었었다. 이 방식에서는 상술한 바와 같은 문제점을 해결하기 위하여 입력버퍼(4b)를 제어하기 위한 소정의 제어신호(C)를 제공하여 출력모드시에 발생되는 소비전력을 방지하였다. 그러나 이러한 방식에서는 상기 제어신호(C)를 발생하게 하기 위하여 설계시 이를 고려하여야 하는 문제점을 발생시켰다.
따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서 소비전력 감소기능을 구비하며, 양방향 버퍼의 내부에서 해당 제어가 가능케하여 양방향 버퍼를 이용하는 회로 설계시 이를 용이하게 할 수 있는 소비전력 감소 기능을 갖는 양방향 버퍼를 제공하는데 있다.
도 1은 종래의 라이브러리에서 사용되는 양방향 버퍼 셀의 일 예의 회로도,
도 2는 종래의 소비전력 감소기능을 갖는 양방향 버퍼 셀의 일 예의 회로ㄷ,
도 3은 본 발명의 바람직한 실시예에 따른 소비전력 감소 기능을 갖는 양방향 버퍼의 상세 회로도.
도면의 주요 부분에 대한 부호의 설명
1, 5, 21, 22, 25, 27 : 논리회로3, 24 : 패드
2,23 : 출력버퍼4, 26 : 입력버퍼
상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 특징에 의하면, 입력 및 출력 버퍼를 구비한 소비전력 감소기능을 갖는 양방향 버퍼에 있어서:
소정의 출력신호를 입력하여 외부 입출력단으로 제공하는 출력버퍼와; 상기 입출력단을 통해 입력된 신호를 내부로 제공하는 입력버퍼와; 소정의 입출력제어신호를 입력하여 상기 출력버퍼가 온될 때 상기 입력버퍼를 오프하여 상기 출력버퍼에 의해 발생되는 스위칭전류를 차단하는 복수개의 논리회로를 포함한다.
이 실시예에 있어서, 상기 복수개의 논리회로는 상기 입출력제어신호 중 한 신호를 반전하여 출력하는 인버터와; 상기 입출력제어신호 중 다른 한 신호 및 상기 인버터의 출력을 제공받아 상기 출력버퍼와 상기 입력버퍼로 각기 제공하는 제1 및 제2 난드게이트를 포함한다.
이상과 같은 본 발명에 의하면, 출력모드시 출력버퍼를 통해 해당 출력신호가 입출력단으로 제공되며, 이때 입력버퍼는 오프되어 입력버퍼에 의해 발생되는 스위칭 전류는 차단되므로 불필요한 전력의 소비를 방지하게 된다.
[실시예]
이하 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 3은 본 발명의 바람직한 실시예에 따른 소비전력 감소 기능을 갖는 양방향 버퍼의 상세 회로도이다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 영방향 버퍼는 패드(24)에 연개된 출력버퍼(23)와 입력버퍼(26)와, 상기 출력버퍼(23)와 입력버퍼(26)를 각각 온/오프하기 위한 논리회로들 예컨대, 인버터(21)와 제1 및 제2 난드게이트(22, 25)와, 상기 입력버퍼(26)의 출력 및 소정의 제어신호(P1)를 입력하여 해당출력(P0)을 하는 논리회로 예컨대, 난드게이트(27)를 포함하여 구성된다.
도 1을 참조하여, 입력모드에서는 입출력제어신호 TN이 로우레벨 또는 EN이 하이레벨로 인가되어 상기 출력버퍼(23)가 오프된다. 출력모드에서는 상기 입출력 제어신호 TN이 하이레벨 또는 EN이 로우레벨로 인가되어 상기 출력버퍼(23)가 온되어 출력신호(A)가 상기 패드(24)에 전달된다. 이때, 상기 입출력제어신호 TN, EN은 제2 난드게이트(25)에 제공되어 상기 입력버퍼(26)를 오프시킨다. 그러므로 출력신호(A)가 상기 패드(24)에 제공되는 것에 관계없이 상기 입력버퍼(26)는 일정한 값을 유지하게 되어 스위칭 전류를 방지하게 된다.
이상과 같은 본명에 의하면, 종래의 양방향 버퍼에서 입력버퍼의 불필요한 전류 소모를 방지하기 의해 외부에서 인가되던 제어신호를 위한 별도의 회로구성이 불필요하게 되어 해당 회로구성을 용이하게 할 수 있으며, 양방향버퍼의 입력버퍼에서 발생되던 전력소비를 방지할 수 있는 효과가 있다.

Claims (2)

  1. 입력 및 출력 버퍼를 구비한 양방향 버퍼에 있어서:
    소정의 출력신호(A)를 입력하여 외부 입출력단(24)으로 제공하는 출력버퍼(23)와;
    상기 입출력단(24)을 통해 입력된 신호를 내부로 제공하는 입력버퍼(26)와;
    소정의 입출력제어신호(TN, EN)를 입력하여 상기 출력버퍼(23)가 온될 때 상기 입력버퍼(26)를 오프하여 상기 입력버퍼(26)에 의해 발생되는 스위칭전류를 차단하는 복수개의 논리회로(21, 22, 23)를 포함하는 것을 특징으로 하는 소비전력 감소기능을 갖는 양방향 버퍼.
  2. 제1항에 있어서,
    상기 복수개의 논리회로는
    상기 입출력제어신호(TN, EN)중 한 신호를 반전하여 출력하는 인버터(21)와;
    상기 입출력제어신호(TN, EN)중 다른 한 신호 및 상기 인버터(21)의 출력을 제공받아 상기 출력버퍼(23)와 상기 입력버퍼(26)로 각기 제공하는 제1 및 제2 난드게이트(22, 25)를 포함하는 것을 특징으로 하는 소비전력 감소기능을 갖는 양방향 버퍼.
KR1019970031865A 1997-07-09 1997-07-09 소비전력 감소기능을 갖는 양방향 버퍼 KR19990009452A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970031865A KR19990009452A (ko) 1997-07-09 1997-07-09 소비전력 감소기능을 갖는 양방향 버퍼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970031865A KR19990009452A (ko) 1997-07-09 1997-07-09 소비전력 감소기능을 갖는 양방향 버퍼

Publications (1)

Publication Number Publication Date
KR19990009452A true KR19990009452A (ko) 1999-02-05

Family

ID=66039755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970031865A KR19990009452A (ko) 1997-07-09 1997-07-09 소비전력 감소기능을 갖는 양방향 버퍼

Country Status (1)

Country Link
KR (1) KR19990009452A (ko)

Similar Documents

Publication Publication Date Title
KR100309723B1 (ko) 집적 회로 장치
US4777623A (en) Semiconductor memory device having initialization transistor
JPH0527285B2 (ko)
EP0341740B1 (en) Complementary output circuit for logic circuit
US6456110B1 (en) Voltage level shifter having zero DC current and state retention in drowsy mode
US5739701A (en) Input/output buffer circuit having reduced power consumption
US6339343B1 (en) Data I/O buffer control circuit
US4894558A (en) Power saving input buffer for use with a gate array
US4503341A (en) Power-down inverter circuit
US5173627A (en) Circuit for outputting a data signal following an output enable command signal
US5239214A (en) Output circuit and data transfer device employing the same
JPH0237823A (ja) レベルシフト回路
KR19990009452A (ko) 소비전력 감소기능을 갖는 양방향 버퍼
US5585759A (en) Input buffer of semiconductor integrated circuit
KR20020018018A (ko) 출력 인터페이스 회로
US6300801B1 (en) Or gate circuit and state machine using the same
US6373287B1 (en) Input/output control circuit and microcomputer
KR100190303B1 (ko) 반도체 메모리소자의 출력 버퍼
US6963231B2 (en) Insulating device for a system on chip (SOC)
KR100329756B1 (ko) 마스크롬용센스앰프
US5514993A (en) Apparatus for preventing transferring noise of digital signal
KR0170309B1 (ko) 반도체 장치의 출력단 버퍼
KR100397880B1 (ko) 디지털 회로
JP2735268B2 (ja) Lsiの出力バッファ
KR200291192Y1 (ko) 반도체장치의 저전력 인버터회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination