JPH02125518A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPH02125518A
JPH02125518A JP63279715A JP27971588A JPH02125518A JP H02125518 A JPH02125518 A JP H02125518A JP 63279715 A JP63279715 A JP 63279715A JP 27971588 A JP27971588 A JP 27971588A JP H02125518 A JPH02125518 A JP H02125518A
Authority
JP
Japan
Prior art keywords
output
control circuit
buffer
control
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63279715A
Other languages
English (en)
Inventor
Kazuhiro Endo
和宏 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63279715A priority Critical patent/JPH02125518A/ja
Publication of JPH02125518A publication Critical patent/JPH02125518A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路に関し、特に出力駆動回路を有
する半導体集積回路に関する。
〔従来の技術〕
従来の半導体集積回路は、出力駆動回路としての出力バ
ッファの駆動能力は、使用するプロセス条件又は回路構
成により、−′ｍ類に定められていた。
〔発明が解決しようとする課題〕
上述した従来の半導体集積回路は、出力バッファの駆動
能力が製造段階で固定されることになっているので、外
部に接続する負荷条件が変化した場合、出力バッファの
駆動能力との不均衡が生じ、その結果、外部に別に駆動
回路を接続しなければならないという欠点がある。
〔課題を解決するための手段〕
本発明の半導体集積回路は、出力端子に並列に接続され
たｎ（ｎ≧２の整数）個の出力駆動回路と、該出力駆動
回路のうちのｉ（１≦ｉ≦ｎ　−１）個を制御信号にし
たがって活性化する制御回路とを含んで構成される。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の回路図である。
第１図に示すように、出力端子７に並列に接続された出
力バッファ３と出力バッファ６と、出力バッファ３に内
部回路からの出力の駆動信号１を伝達するプリバッファ
２と、駆動信号ｌと制御信号４とを入力し制御信号４の
レベルにしたがって駆動信号１を出カバ、ファ６へ伝達
する制御回路５とを含む。
内部回路から出力された駆動信号ｌはプリバ。
ファ２と制御回路５に並列に入力され、プリバッファ２
に入力された駆動信号１は出力バッファ３を経由して出
力端子７に出力される。
一方、制御回路５は入力された駆動信号１を、別に制御
回路５に入力さパる制御信号４のレベル状態にしたがっ
て、次段の出力バッファ６に伝達するか否かを制御する
。
即ち、制御信号４が高レベルのときは、制御回路５は活
性化し、駆動信号ｌは出カバ、ファ６を経由して出力端
子７に伝達される。制御信号４が低レベルのときは、制
御回路５は非活性化し、出カバ、ファ６の出力は高抵抗
状態になる。
制御信号４０レベルによシ、上記した２種類の状態を設
定できるため、制御回路５が活性化時は、出力端子７か
ら出力される信号の駆動能力は、出カバ、ファ３と出力
バッファ６との駆動能力を加えた値となり、制御回路５
が非活性時は、出力バッファ３のみの駆動能力となる。
制御信号４は１個の制御信号によシ複数の出力バッファ
を制御することができ、又、制御信号４は外部からの入
力、あるいは、内部論理構成により生成することが可能
である。
〔発明の効果〕
以上説明したように本発明は、−本の出力端子に対して
複数の駆動能力を設定できるので、半導体集積回路の外
部に接続される負荷榮件が複数存在しても、一種類の出
力駆動回路を使用でき、かつ、外部に接続する駆動回路
が不要になる効果がある。
又、出力回路部にｎ個の出力バッファを配置し、制御信
号によりそのうちｉ個を活性化すれば、単位量カバ、フ
ァのｉ倍の駆動能力が得られ、更に、活性化する出カバ
、ファの個数を制御することによシ、必要以上の駆動能
力の発生を抑えて、ノイズの抑制及び消費電流の低減が
できる効果もある。
【図面の簡単な説明】
第１図は本発明の一実施例の回路図である。

Claims (1)

    【特許請求の範囲】
  1. 出力端子に並列に接続されたｎ（ｎ≧２の整数）個の出
    力駆動回路と、該出力駆動回路のうちのｉ（１≦ｉ≦ｎ
    −１）個を制御信号にしたがって活性化する制御回路と
    を含むことを特徴とする半導体集積回路。
JP63279715A 1988-11-04 1988-11-04 半導体集積回路 Pending JPH02125518A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63279715A JPH02125518A (ja) 1988-11-04 1988-11-04 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63279715A JPH02125518A (ja) 1988-11-04 1988-11-04 半導体集積回路

Publications (1)

Publication Number Publication Date
JPH02125518A true JPH02125518A (ja) 1990-05-14

Family

ID=17614873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63279715A Pending JPH02125518A (ja) 1988-11-04 1988-11-04 半導体集積回路

Country Status (1)

Country Link
JP (1) JPH02125518A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0608615A2 (en) * 1993-01-29 1994-08-03 Advanced Micro Devices, Inc. Clock driver circuits
US5347178A (en) * 1992-01-23 1994-09-13 Mitsubishi Denki Kaisha Kitaitami Seisakusho CMOS semiconductor logic circuit with multiple input gates
US6495767B2 (en) 2000-09-22 2002-12-17 Sumitomo Wiring Systems, Ltd. Grommet
US6603078B2 (en) 2000-09-22 2003-08-05 Sumitomo Wiring Systems, Ltd. Grommet
US6685195B2 (en) 2001-09-28 2004-02-03 Sumitomo Wiring Systems, Ltd. Grommet
USRE38788E1 (en) 1997-07-04 2005-09-06 Sumitomo Wiring Systems, Ltd. Grommet
JP2007060073A (ja) * 2005-08-23 2007-03-08 Nec Electronics Corp デエンファシス機能を有する出力バッファ回路
JP2007060072A (ja) * 2005-08-23 2007-03-08 Nec Electronics Corp 出力バッファ回路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59158623A (ja) * 1983-02-28 1984-09-08 Matsushita Electric Works Ltd Ｃｍｏｓバツフア回路
JPS6380622A (ja) * 1986-09-24 1988-04-11 Mitsubishi Electric Corp 半導体集積回路装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59158623A (ja) * 1983-02-28 1984-09-08 Matsushita Electric Works Ltd Ｃｍｏｓバツフア回路
JPS6380622A (ja) * 1986-09-24 1988-04-11 Mitsubishi Electric Corp 半導体集積回路装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5347178A (en) * 1992-01-23 1994-09-13 Mitsubishi Denki Kaisha Kitaitami Seisakusho CMOS semiconductor logic circuit with multiple input gates
EP0608615A2 (en) * 1993-01-29 1994-08-03 Advanced Micro Devices, Inc. Clock driver circuits
EP0608615A3 (en) * 1993-01-29 1995-01-25 Advanced Micro Devices Inc Clock driver circuit.
USRE38788E1 (en) 1997-07-04 2005-09-06 Sumitomo Wiring Systems, Ltd. Grommet
US6495767B2 (en) 2000-09-22 2002-12-17 Sumitomo Wiring Systems, Ltd. Grommet
US6603078B2 (en) 2000-09-22 2003-08-05 Sumitomo Wiring Systems, Ltd. Grommet
US6685195B2 (en) 2001-09-28 2004-02-03 Sumitomo Wiring Systems, Ltd. Grommet
JP2007060073A (ja) * 2005-08-23 2007-03-08 Nec Electronics Corp デエンファシス機能を有する出力バッファ回路
JP2007060072A (ja) * 2005-08-23 2007-03-08 Nec Electronics Corp 出力バッファ回路

Similar Documents

Publication Publication Date Title
JPH02125518A (ja) 半導体集積回路
JPH02146815A (ja) 半導体集積回路の入力回路
JPH05211432A (ja) データ出力回路および半導体集積回路
JPS6271325A (ja) 半導体集積回路
JPH03175730A (ja) 出力バツフア
JPS63311817A (ja) 入出力バツフア回路
JPH05175807A (ja) バッファ回路
JPH0529531A (ja) Ｌｓｉパツケージの電源ライン構造
JPH05206809A (ja) 出力バッファ回路
JPH03169048A (ja) 半導体集積回路
KR19980026761A (ko) 인에이블단자를 갖는 입력패드 및 그것을 이용한 저전류소비형 집적회로
JPH0529915A (ja) 出力回路
JPH02131618A (ja) 出力バッファ回路
JPH02122725A (ja) 半導体装置
JPH0529916A (ja) 出力回路
JPH05281921A (ja) 液晶表示装置駆動回路
JPH09211074A (ja) 半導体装置
JPH01194713A (ja) 半導体集積回路装置
JPS6370450A (ja) 半導体集積回路
JPS58131817A (ja) 電力制御機能回路
JPH05274257A (ja) マイクロコンピュータ
JPH02206248A (ja) バス回路
JPH0495404A (ja) 発振回路
JPS6214521A (ja) 論理回路
JPH02130020A (ja) 遅延回路