JPH05281921A - 液晶表示装置駆動回路 - Google Patents
液晶表示装置駆動回路Info
- Publication number
- JPH05281921A JPH05281921A JP8369792A JP8369792A JPH05281921A JP H05281921 A JPH05281921 A JP H05281921A JP 8369792 A JP8369792 A JP 8369792A JP 8369792 A JP8369792 A JP 8369792A JP H05281921 A JPH05281921 A JP H05281921A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- circuit block
- resistance value
- resistance circuit
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 分割抵抗を外付けにしなくとも、用途に応じ
て分割抵抗値を変更し得るＬＣＤドライバを提供する。 【構成】 電源電位ＶDDと電源電位ＶLCとの電位差を分
割して出力するＬＣＤドライバであり、分割抵抗値を設
定する分割抵抗値設定信号β及びバーβを出力する分割
抵抗値設定回路１と、電源電位ＶDD端子と電源電位ＶLC
端子との間に直列に接続された少なくとも二つの抵抗回
路ブロックＣＢ１，ＣＢ２であって、少なくとも二種類
の抵抗値をそれぞれ設定することが可能で分割抵抗値設
定信号β及びバーβを与えられていずれかの抵抗値を設
定する抵抗回路ブロックＣＢ１，ＣＢ２とを備える。
て分割抵抗値を変更し得るＬＣＤドライバを提供する。 【構成】 電源電位ＶDDと電源電位ＶLCとの電位差を分
割して出力するＬＣＤドライバであり、分割抵抗値を設
定する分割抵抗値設定信号β及びバーβを出力する分割
抵抗値設定回路１と、電源電位ＶDD端子と電源電位ＶLC
端子との間に直列に接続された少なくとも二つの抵抗回
路ブロックＣＢ１，ＣＢ２であって、少なくとも二種類
の抵抗値をそれぞれ設定することが可能で分割抵抗値設
定信号β及びバーβを与えられていずれかの抵抗値を設
定する抵抗回路ブロックＣＢ１，ＣＢ２とを備える。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示装置を駆動する
回路に係わり、特に分割抵抗に関するものである。
回路に係わり、特に分割抵抗に関するものである。
【０００２】
【従来の技術】一般に、液晶表示装置を駆動する回路
（以下、ＬＣＤドライバという）は、内部に分割抵抗を
内蔵している。この分割抵抗により二つの電源電位間の
電圧を分割し、スイッチング回路を介して取り出して、
複雑なＬＣＤ駆動用信号波形を出力している。
（以下、ＬＣＤドライバという）は、内部に分割抵抗を
内蔵している。この分割抵抗により二つの電源電位間の
電圧を分割し、スイッチング回路を介して取り出して、
複雑なＬＣＤ駆動用信号波形を出力している。
【０００３】この分割抵抗の値は、ＬＣＤドライバの用
途に応じて異なって設定される必要がある。例えば、大
型のＬＣＤを駆動する場合は、駆動能力が高くなければ
ならない。これは、ＬＣＤの表示面積が大きいと液晶の
持つインピーダンスが大きく、信号電圧を保持させる際
に大きい電流を流さないとエッジがなまるためである。
よって、分割抵抗値を低く設定する必要がある。
途に応じて異なって設定される必要がある。例えば、大
型のＬＣＤを駆動する場合は、駆動能力が高くなければ
ならない。これは、ＬＣＤの表示面積が大きいと液晶の
持つインピーダンスが大きく、信号電圧を保持させる際
に大きい電流を流さないとエッジがなまるためである。
よって、分割抵抗値を低く設定する必要がある。
【０００４】逆に、小型のＬＣＤは液晶の持つインピー
ダンスは小さい。よって、ＬＣＤドライバには高い駆動
能力は要求されない。そこで、分割抵抗値を高めに設定
し、分割抵抗に流れる電流を下げた方が消費電流が低下
して望ましい。
ダンスは小さい。よって、ＬＣＤドライバには高い駆動
能力は要求されない。そこで、分割抵抗値を高めに設定
し、分割抵抗に流れる電流を下げた方が消費電流が低下
して望ましい。
【０００５】
【発明が解決しようとする課題】しかし、従来のＬＣＤ
ドライバは、抵抗値の固定された分割抵抗を備えてい
た。このため、用途毎に分割抵抗値を変えて設定したＬ
ＣＤドライバを新たに開発しなければならず、コスト高
及び製造時間の増大を招いていた。
ドライバは、抵抗値の固定された分割抵抗を備えてい
た。このため、用途毎に分割抵抗値を変えて設定したＬ
ＣＤドライバを新たに開発しなければならず、コスト高
及び製造時間の増大を招いていた。
【０００６】従来のＬＣＤドライバには、分割抵抗を外
付けにすることで抵抗値を変更したものも存在した。し
かし、この場合にはＬＣＤドライバを実装する面積が大
きくなる上に、コストの増加を免れなかった。
付けにすることで抵抗値を変更したものも存在した。し
かし、この場合にはＬＣＤドライバを実装する面積が大
きくなる上に、コストの増加を免れなかった。
【０００７】本発明は上記事情に鑑みてなされたもので
あり、分割抵抗を外付けにしなくとも用途に応じて抵抗
値を変更し得るＬＣＤドライバを提供することを目的と
する。
あり、分割抵抗を外付けにしなくとも用途に応じて抵抗
値を変更し得るＬＣＤドライバを提供することを目的と
する。
【０００８】
【課題を解決するための手段】本発明のＬＣＤドライバ
は、第１の電源電位と第２の電源電位との電位差を分割
して出力するものであり、分割抵抗値を設定する分割抵
抗値設定信号を出力する分割抵抗値設定回路と、前記第
１の電源電位端子と前記第２の電源電位端子との間に直
列に接続された少なくとも二つの抵抗回路ブロックであ
って、少なくとも二種類の分割抵抗値をそれぞれ設定す
ることが可能で前記分割抵抗値設定信号を与えられてい
ずれかの分割抵抗値を設定する抵抗回路ブロックとを備
えたことを特徴としている。
は、第１の電源電位と第２の電源電位との電位差を分割
して出力するものであり、分割抵抗値を設定する分割抵
抗値設定信号を出力する分割抵抗値設定回路と、前記第
１の電源電位端子と前記第２の電源電位端子との間に直
列に接続された少なくとも二つの抵抗回路ブロックであ
って、少なくとも二種類の分割抵抗値をそれぞれ設定す
ることが可能で前記分割抵抗値設定信号を与えられてい
ずれかの分割抵抗値を設定する抵抗回路ブロックとを備
えたことを特徴としている。
【０００９】前記各々の抵抗回路ブロックは、設定可能
な分割抵抗値が相対的に異なる高抵抗回路ブロックと低
抵抗回路ブロックとをそれぞれ有しており、前記高抵抗
回路ブロックと前記低抵抗回路ブロックのいずれか一方
又は両方を選択する選択信号を出力する手段をさらに備
え、前記各々の抵抗回路ブロックは前記選択信号を与え
られて前記高抵抗回路ブロックと前記低抵抗回路ブロッ
クのいずれか一方又は両方を選択し、前記高抵抗回路ブ
ロックと前記低抵抗回路ブロックは少なくとも二種類の
分割抵抗値をそれぞれ設定することが可能で前記分割抵
抗値設定信号を与えられていずれかの分割抵抗値を設定
するものであってもよい。
な分割抵抗値が相対的に異なる高抵抗回路ブロックと低
抵抗回路ブロックとをそれぞれ有しており、前記高抵抗
回路ブロックと前記低抵抗回路ブロックのいずれか一方
又は両方を選択する選択信号を出力する手段をさらに備
え、前記各々の抵抗回路ブロックは前記選択信号を与え
られて前記高抵抗回路ブロックと前記低抵抗回路ブロッ
クのいずれか一方又は両方を選択し、前記高抵抗回路ブ
ロックと前記低抵抗回路ブロックは少なくとも二種類の
分割抵抗値をそれぞれ設定することが可能で前記分割抵
抗値設定信号を与えられていずれかの分割抵抗値を設定
するものであってもよい。
【００１０】
【作用】分割抵抗値設定回路から分割抵抗値設定信号が
出力され、抵抗回路ブロックにおいて少なくとも二種類
の分割抵抗値のうちのいずれかが設定される。このよう
に、各々の抵抗回路ブロックの分割抵抗値を選択するこ
とで、外部へ出力される電流の大きさを用途に応じて変
えることができる。
出力され、抵抗回路ブロックにおいて少なくとも二種類
の分割抵抗値のうちのいずれかが設定される。このよう
に、各々の抵抗回路ブロックの分割抵抗値を選択するこ
とで、外部へ出力される電流の大きさを用途に応じて変
えることができる。
【００１１】各々の抵抗回路ブロックが高抵抗回路ブロ
ックと低抵抗回路ブロックとを有する場合は、選択信号
を与えられていずれか一方又は両方が選択される。この
ように、電圧波形が切り替わるときと切り替わって電位
が安定した後などのように、状況に応じて所望の分割抵
抗値をとる回路ブロックを選択することが可能となる。
そして、選択された高抵抗回路ブロック又は低抵抗回路
ブロック若しくはその両方において、分割抵抗値設定信
号を与えられていずれかの分割抵抗値が設定される。
ックと低抵抗回路ブロックとを有する場合は、選択信号
を与えられていずれか一方又は両方が選択される。この
ように、電圧波形が切り替わるときと切り替わって電位
が安定した後などのように、状況に応じて所望の分割抵
抗値をとる回路ブロックを選択することが可能となる。
そして、選択された高抵抗回路ブロック又は低抵抗回路
ブロック若しくはその両方において、分割抵抗値設定信
号を与えられていずれかの分割抵抗値が設定される。
【００１２】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。本発明では、ＬＣＤドライバ内に予め複
数種類の分割抵抗が備わっている。そして、用途に応じ
て、外部からプログラマブルに抵抗値を選択できる点に
特徴がある。
して説明する。本発明では、ＬＣＤドライバ内に予め複
数種類の分割抵抗が備わっている。そして、用途に応じ
て、外部からプログラマブルに抵抗値を選択できる点に
特徴がある。
【００１３】図１に、第１の実施例によるＬＣＤドライ
バの回路構成を示す。本実施例は、分割抵抗値設定回路
１と、四つの低抵抗回路ブロックＣＢ１及び高抵抗回路
ブロックＣＢ２と、インバータＩＮＶを備えている。分
割抵抗値設定回路１は、外部より信号を入力されて分割
抵抗値を設定する信号βを出力するものである。低抵抗
回路ブロックＣＢ１と高抵抗回路ブロックＣＢ２は、後
述するような理由で抵抗値が例えば１：１０というよう
に大きく異なっている。そして、いずれの抵抗回路ブロ
ックＣＢ１及びＣＢ２も、抵抗値の異なる二種類の分割
抵抗を備え、信号β及び反転された信号バーβを与えら
れていずれかを選択する。
バの回路構成を示す。本実施例は、分割抵抗値設定回路
１と、四つの低抵抗回路ブロックＣＢ１及び高抵抗回路
ブロックＣＢ２と、インバータＩＮＶを備えている。分
割抵抗値設定回路１は、外部より信号を入力されて分割
抵抗値を設定する信号βを出力するものである。低抵抗
回路ブロックＣＢ１と高抵抗回路ブロックＣＢ２は、後
述するような理由で抵抗値が例えば１：１０というよう
に大きく異なっている。そして、いずれの抵抗回路ブロ
ックＣＢ１及びＣＢ２も、抵抗値の異なる二種類の分割
抵抗を備え、信号β及び反転された信号バーβを与えら
れていずれかを選択する。
【００１４】各々の低抵抗回路ブロックＣＢ１の一つの
入力端には、入力端子ＩＮ１が接続されている。分割抵
抗値設定回路１の出力端に、各低抵抗回路ブロックＣＢ
１の他の入力端と各高抵抗回路ブロックＣＢ２の入力端
が接続されている。また、分割抵抗値設定回路１の出力
端には、インバータＩＮＶを介して低抵抗回路ブロック
ＣＢ１及び高抵抗回路ブロックＣＢ２の他の入力端がそ
れぞれ接続されている。四つの低抵抗回路ブロックＣＢ
１は、高電源電位ＶDD端子と低電源電位ＶLC端子との間
にそれぞれ直列に接続されている。そして、高電源電位
ＶDD端子には出力端子ＯＵ１が接続され、低電源電位Ｖ
LC端子には出力端子ＯＵ５が出力されている。各高抵抗
回路ブロックＣＢ１を直列に接続するノード、及び各低
抵抗回路ブロックＣＢ２を直列に接続するノードには、
電位の高い方から順に出力端子ＯＵ２，ＯＵ３，ＯＵ４
が共通接続されている。
入力端には、入力端子ＩＮ１が接続されている。分割抵
抗値設定回路１の出力端に、各低抵抗回路ブロックＣＢ
１の他の入力端と各高抵抗回路ブロックＣＢ２の入力端
が接続されている。また、分割抵抗値設定回路１の出力
端には、インバータＩＮＶを介して低抵抗回路ブロック
ＣＢ１及び高抵抗回路ブロックＣＢ２の他の入力端がそ
れぞれ接続されている。四つの低抵抗回路ブロックＣＢ
１は、高電源電位ＶDD端子と低電源電位ＶLC端子との間
にそれぞれ直列に接続されている。そして、高電源電位
ＶDD端子には出力端子ＯＵ１が接続され、低電源電位Ｖ
LC端子には出力端子ＯＵ５が出力されている。各高抵抗
回路ブロックＣＢ１を直列に接続するノード、及び各低
抵抗回路ブロックＣＢ２を直列に接続するノードには、
電位の高い方から順に出力端子ＯＵ２，ＯＵ３，ＯＵ４
が共通接続されている。
【００１５】また、各々の低抵抗回路ブロックＣＢ１
は、トランスファゲートＴＧ１，ＴＧ２及びＴＧ３と抵
抗ｒを二つ備えている。それぞれ、出力端子ＯＵ１と出
力端子ＯＵ２との間、ＯＵ２とＯＵ３との間、ＯＵ３と
ＯＵ４との間及びＯＵ４とＯＵ５との間には、トランス
ファゲートＴＧ１，二つの抵抗ｒ，及びトランスファゲ
ートＴＧ２が直列に接続されている。二つの抵抗ｒを接
続するノードと、出力端子ＯＵ２，ＯＵ３，ＯＵ４，及
びＯＵ５との間には、それぞれトランスファゲートＴＧ
３が接続されている。トランスファゲートＴＧ１は、入
力端子ＩＮ１から入力される回路ブロックを選択する信
号αによってオン、オフ動作を制御され、トランスファ
ゲートＴＧ２は、インバータＩＮＶによって反転された
信号βによって制御される。トランスファゲートＴＧ３
は、信号βにより制御される。
は、トランスファゲートＴＧ１，ＴＧ２及びＴＧ３と抵
抗ｒを二つ備えている。それぞれ、出力端子ＯＵ１と出
力端子ＯＵ２との間、ＯＵ２とＯＵ３との間、ＯＵ３と
ＯＵ４との間及びＯＵ４とＯＵ５との間には、トランス
ファゲートＴＧ１，二つの抵抗ｒ，及びトランスファゲ
ートＴＧ２が直列に接続されている。二つの抵抗ｒを接
続するノードと、出力端子ＯＵ２，ＯＵ３，ＯＵ４，及
びＯＵ５との間には、それぞれトランスファゲートＴＧ
３が接続されている。トランスファゲートＴＧ１は、入
力端子ＩＮ１から入力される回路ブロックを選択する信
号αによってオン、オフ動作を制御され、トランスファ
ゲートＴＧ２は、インバータＩＮＶによって反転された
信号βによって制御される。トランスファゲートＴＧ３
は、信号βにより制御される。
【００１６】高抵抗回路ブロックＣＢ２はトランスファ
ゲートＴＧ４及びＴＧ５と、二つの抵抗Ｒを備えてい
る。この抵抗Ｒは、低抵抗回路ブロックＣＢ１の抵抗ｒ
よりも十分に大きい。出力端子ＯＵ１と出力端子ＯＵ２
との間、ＯＵ２とＯＵ３との間、ＯＵ３とＯＵ４との
間、ＯＵ４とＯＵ５との間に、二つの抵抗Ｒとトランス
ファゲートＴＧ４が、直列に接続されている。二つの抵
抗Ｒを接続するノードと、出力端子ＯＵ２，ＯＵ３，Ｏ
Ｕ４及びＯＵ５との間には、それぞれトランスファゲー
トＴＧ４が接続されている。トランスファゲートＴＧ４
は、インバータＩＮＶによって反転された信号βによっ
て制御され、トランスファゲートＴＧ５は信号βにより
制御される。
ゲートＴＧ４及びＴＧ５と、二つの抵抗Ｒを備えてい
る。この抵抗Ｒは、低抵抗回路ブロックＣＢ１の抵抗ｒ
よりも十分に大きい。出力端子ＯＵ１と出力端子ＯＵ２
との間、ＯＵ２とＯＵ３との間、ＯＵ３とＯＵ４との
間、ＯＵ４とＯＵ５との間に、二つの抵抗Ｒとトランス
ファゲートＴＧ４が、直列に接続されている。二つの抵
抗Ｒを接続するノードと、出力端子ＯＵ２，ＯＵ３，Ｏ
Ｕ４及びＯＵ５との間には、それぞれトランスファゲー
トＴＧ４が接続されている。トランスファゲートＴＧ４
は、インバータＩＮＶによって反転された信号βによっ
て制御され、トランスファゲートＴＧ５は信号βにより
制御される。
【００１７】ここで、低抵抗回路ブロックＣＢ１と高抵
抗回路ブロックＣＢ２とが必要である理由について述べ
る。図３に、Ｖ１，Ｖ２及びＶ３の三種類の電位から構
成されるＬＣＤ駆動信号の波形を一例として示す。ここ
で、時点ｔ１，ｔ２，ｔ３，ｔ４，及びｔ５において、
電位が切り替わっている。このような電位が変化する時
点では、エッジがなまらないように電流を多く流す必要
がある。そして、電位が変化して一定のレベルに到達
し、安定した後は電流を少なくして消費電流を低減させ
た方がよい。そこで、電位が変化する時点では、低抵抗
回路ブロックＣＢ１及び高抵抗回路ブロックＣＢ２の両
方を導通状態にして分割抵抗値が低い状態にする。電位
が変化して安定した後は、高抵抗回路ブロックＣＢ２の
みを導通させて、分割抵抗値を高い状態にする。そして
本実施例では、低抵抗回路ブロックＣＢ１及び高抵抗回
路ブロックＣＢ２において、それぞれ分割抵抗値を二種
類ずつ用途に応じて選択することが可能である。
抗回路ブロックＣＢ２とが必要である理由について述べ
る。図３に、Ｖ１，Ｖ２及びＶ３の三種類の電位から構
成されるＬＣＤ駆動信号の波形を一例として示す。ここ
で、時点ｔ１，ｔ２，ｔ３，ｔ４，及びｔ５において、
電位が切り替わっている。このような電位が変化する時
点では、エッジがなまらないように電流を多く流す必要
がある。そして、電位が変化して一定のレベルに到達
し、安定した後は電流を少なくして消費電流を低減させ
た方がよい。そこで、電位が変化する時点では、低抵抗
回路ブロックＣＢ１及び高抵抗回路ブロックＣＢ２の両
方を導通状態にして分割抵抗値が低い状態にする。電位
が変化して安定した後は、高抵抗回路ブロックＣＢ２の
みを導通させて、分割抵抗値を高い状態にする。そして
本実施例では、低抵抗回路ブロックＣＢ１及び高抵抗回
路ブロックＣＢ２において、それぞれ分割抵抗値を二種
類ずつ用途に応じて選択することが可能である。
【００１８】このような構成を備えた第１の実施例の動
作について、以下に説明する。分割抵抗値設定回路１か
ら各回路ブロック内における分割抵抗値を選択する信号
βが出力される。小型のＬＣＤを駆動するような、駆動
能力の高さよりも消費電流の低減を優先させる場合に
は、抵抗値を大きくとる必要があり、信号βの論理レベ
ルは例えば「０」にある。この信号βが低抵抗回路ブロ
ックＣＢ１のトランスファゲートＴＧ３と、高抵抗回路
ブロックＣＢ２のトランスファゲートＴＧ５とに入力さ
れ、共にオフ状態となる。また、インバータＩＮＶによ
り反転された論理レベル「１」の信号バーβが、低抵抗
回路ブロックＣＢ１のトランスファゲートＴＧ２と高抵
抗回路ブロックＣＢ２のトランスファゲートＴＧ４とに
入力され、共にオンする。
作について、以下に説明する。分割抵抗値設定回路１か
ら各回路ブロック内における分割抵抗値を選択する信号
βが出力される。小型のＬＣＤを駆動するような、駆動
能力の高さよりも消費電流の低減を優先させる場合に
は、抵抗値を大きくとる必要があり、信号βの論理レベ
ルは例えば「０」にある。この信号βが低抵抗回路ブロ
ックＣＢ１のトランスファゲートＴＧ３と、高抵抗回路
ブロックＣＢ２のトランスファゲートＴＧ５とに入力さ
れ、共にオフ状態となる。また、インバータＩＮＶによ
り反転された論理レベル「１」の信号バーβが、低抵抗
回路ブロックＣＢ１のトランスファゲートＴＧ２と高抵
抗回路ブロックＣＢ２のトランスファゲートＴＧ４とに
入力され、共にオンする。
【００１９】この状態で、駆動信号のレベルが変化する
ときには論理レベル「１」の信号αが入力端子ＩＮ１よ
り入力される。この信号αが低抵抗回路ブロックＣＢ１
のトランスファゲートＴＧ１に与えられ、オンする。こ
れにより、全ての低抵抗回路ブロックＣＢ１の分割抵抗
値は、それぞれ２ｒとなる。また高抵抗回路ブロックＣ
Ｂ２は、信号αのレベルにかかわらず抵抗値は２Ｒであ
る。この結果、出力端子ＯＵ１〜ＯＵ５の間の各分割抵
抗値Ｚ１〜Ｚ４は、２ｒＲ／（ｒ＋Ｒ）となる。
ときには論理レベル「１」の信号αが入力端子ＩＮ１よ
り入力される。この信号αが低抵抗回路ブロックＣＢ１
のトランスファゲートＴＧ１に与えられ、オンする。こ
れにより、全ての低抵抗回路ブロックＣＢ１の分割抵抗
値は、それぞれ２ｒとなる。また高抵抗回路ブロックＣ
Ｂ２は、信号αのレベルにかかわらず抵抗値は２Ｒであ
る。この結果、出力端子ＯＵ１〜ＯＵ５の間の各分割抵
抗値Ｚ１〜Ｚ４は、２ｒＲ／（ｒ＋Ｒ）となる。
【００２０】駆動信号のレベルが変化してから安定した
時点では、信号αの論理レベルは「０」となる。これに
より、トランスファゲートＴＧ１はオフし、低抵抗回路
ブロックＣＢ１は非導通状態になる。高抵抗回路ブロッ
クＣＢ２のみ導通状態となり、出力端子ＯＵ１〜ＯＵ５
間の各分割抵抗Ｚ１〜Ｚ４は、２Ｒとなる。このよう
に、駆動信号のレベルが変化するときよりも、レベルが
安定した後の方が分割抵抗値は高くなり、各出力端子Ｏ
Ｕ１〜ＯＵ５から取り出される電流は小さく抑えられ
る。
時点では、信号αの論理レベルは「０」となる。これに
より、トランスファゲートＴＧ１はオフし、低抵抗回路
ブロックＣＢ１は非導通状態になる。高抵抗回路ブロッ
クＣＢ２のみ導通状態となり、出力端子ＯＵ１〜ＯＵ５
間の各分割抵抗Ｚ１〜Ｚ４は、２Ｒとなる。このよう
に、駆動信号のレベルが変化するときよりも、レベルが
安定した後の方が分割抵抗値は高くなり、各出力端子Ｏ
Ｕ１〜ＯＵ５から取り出される電流は小さく抑えられ
る。
【００２１】大型のＬＣＤを駆動するような駆動能力を
高める必要がある場合には、論理レベル「１」の信号が
分割抵抗値設定回路１より出力される。これにより、低
抵抗回路ブロックＣＢ１において、トランスファゲート
ＴＧ２がオフし、トランスファゲートＴＧ３がオンして
抵抗値はｒとなる。同様に、高抵抗回路ブロックＣＢ２
において、トランスファゲートＴＧ４がオフしてトラン
スファゲートＴＧ５がオンし、分割抵抗値はＲとなる。
高める必要がある場合には、論理レベル「１」の信号が
分割抵抗値設定回路１より出力される。これにより、低
抵抗回路ブロックＣＢ１において、トランスファゲート
ＴＧ２がオフし、トランスファゲートＴＧ３がオンして
抵抗値はｒとなる。同様に、高抵抗回路ブロックＣＢ２
において、トランスファゲートＴＧ４がオフしてトラン
スファゲートＴＧ５がオンし、分割抵抗値はＲとなる。
【００２２】この状態で、駆動信号のレベルが変化する
ときには論理レベル「１」の信号αが入力され、低抵抗
回路ブロックＣＢ１が導通状態になる。出力端子ＯＲ１
〜ＯＲ５間の各分割抵抗値Ｚ１〜Ｚ４は、それぞれｒＲ
／（ｒ＋Ｒ）となる。駆動信号のレベルが安定すると、
信号αの論理レベルが「０」になり、高抵抗回路ブロッ
クＣＢ２のみが導通する。各出力端子ＯＲ１〜ＯＲ５間
の各分割抵抗値Ｚ１〜Ｚ４はそれぞれＲになる。
ときには論理レベル「１」の信号αが入力され、低抵抗
回路ブロックＣＢ１が導通状態になる。出力端子ＯＲ１
〜ＯＲ５間の各分割抵抗値Ｚ１〜Ｚ４は、それぞれｒＲ
／（ｒ＋Ｒ）となる。駆動信号のレベルが安定すると、
信号αの論理レベルが「０」になり、高抵抗回路ブロッ
クＣＢ２のみが導通する。各出力端子ＯＲ１〜ＯＲ５間
の各分割抵抗値Ｚ１〜Ｚ４はそれぞれＲになる。
【００２３】このように、第１の実施例によれば二種類
の分割抵抗値を用途に応じてプログラマブルに選択する
ことが可能である。これにより、高い駆動能力を必要と
する場合と、駆動能力としては高いものは要求されず消
費電流を低減させるべき場合の両方に対して、本実施例
を共通に適用することができる。よって、用途に応じて
分割抵抗値を変えるために、分割抵抗を外付けにする必
要がなく、ＬＣＤドライバを実装するときに面積が増大
するのが防止される。あるいは、分割抵抗値の異なるＬ
ＣＤドライバを、用途に応じて新たに設計し直す必要が
なく、開発費用が低減される。
の分割抵抗値を用途に応じてプログラマブルに選択する
ことが可能である。これにより、高い駆動能力を必要と
する場合と、駆動能力としては高いものは要求されず消
費電流を低減させるべき場合の両方に対して、本実施例
を共通に適用することができる。よって、用途に応じて
分割抵抗値を変えるために、分割抵抗を外付けにする必
要がなく、ＬＣＤドライバを実装するときに面積が増大
するのが防止される。あるいは、分割抵抗値の異なるＬ
ＣＤドライバを、用途に応じて新たに設計し直す必要が
なく、開発費用が低減される。
【００２４】次に、本発明の第２の実施例によるＬＣＤ
ドライバの構成を図２に示す。第１の実施例と比較し、
低抵抗回路ブロックＣＢ１１と高抵抗回路ブロックＣＢ
１２の内部構成が相違し、さらにインバータＩＮＶが不
要である。他の構成要素は、第１の実施例と同様である
ため説明を省略する。
ドライバの構成を図２に示す。第１の実施例と比較し、
低抵抗回路ブロックＣＢ１１と高抵抗回路ブロックＣＢ
１２の内部構成が相違し、さらにインバータＩＮＶが不
要である。他の構成要素は、第１の実施例と同様である
ため説明を省略する。
【００２５】本実施例の低抵抗回路ブロックＣＢ１１
は、トランスファゲートＴＧ１１及びＴＧ１２と二つの
抵抗２ｒとを有している。出力端子ＯＵ１とＯＵ２、Ｏ
Ｕ２とＯＵ３、ＯＵ３とＯＵ４、及びＯＵ４とＯＵ５と
の間に、それぞれトランスファゲートＴＧ１１と抵抗２
ｒが直列に接続され、トランスファゲートＴＧ１１と抵
抗２ｒとを接続するノードと出力端子ＯＵ２，ＯＵ３，
ＯＵ４又はＯＵ５との間にトランスファゲートＴＧ１２
と抵抗２ｒとが接続されている。トランスファゲートＴ
Ｇ１１は、信号αによりそのオンオフ動作を制御され、
トランスファゲートＴＧ１２は信号βにより制御され
る。
は、トランスファゲートＴＧ１１及びＴＧ１２と二つの
抵抗２ｒとを有している。出力端子ＯＵ１とＯＵ２、Ｏ
Ｕ２とＯＵ３、ＯＵ３とＯＵ４、及びＯＵ４とＯＵ５と
の間に、それぞれトランスファゲートＴＧ１１と抵抗２
ｒが直列に接続され、トランスファゲートＴＧ１１と抵
抗２ｒとを接続するノードと出力端子ＯＵ２，ＯＵ３，
ＯＵ４又はＯＵ５との間にトランスファゲートＴＧ１２
と抵抗２ｒとが接続されている。トランスファゲートＴ
Ｇ１１は、信号αによりそのオンオフ動作を制御され、
トランスファゲートＴＧ１２は信号βにより制御され
る。
【００２６】高抵抗回路ブロックＣＢ１２は、出力端子
ＯＵ１とＯＵ２、ＯＵ２とＯＵ３、ＯＵ３とＯＵ４、及
びＯＵ４とＯＵ５との間に、トランスファゲートＴＧ１
３及び抵抗２Ｒと、抵抗２Ｒとが並列に接続されてい
る。トランスファゲートＴＧ１３は、信号βにより動作
を制御される。
ＯＵ１とＯＵ２、ＯＵ２とＯＵ３、ＯＵ３とＯＵ４、及
びＯＵ４とＯＵ５との間に、トランスファゲートＴＧ１
３及び抵抗２Ｒと、抵抗２Ｒとが並列に接続されてい
る。トランスファゲートＴＧ１３は、信号βにより動作
を制御される。
【００２７】この第２の実施例における動作は、第１の
実施例の場合と結果的に同様である。即ち、駆動能力を
高める必要がある場合、及び消費電流の低減を優先させ
る場合における分割抵抗値がそれぞれ一致している。
実施例の場合と結果的に同様である。即ち、駆動能力を
高める必要がある場合、及び消費電流の低減を優先させ
る場合における分割抵抗値がそれぞれ一致している。
【００２８】小型のＬＣＤを駆動するときのように、高
い駆動能力は不要である場合は、信号βは論理「０」と
なり、トランスファゲートＴＧ１２及びＴＧ１３が共に
オフする。この状態で、駆動信号のレベルが変わるとき
は信号αは論理「１」であり、トランスファゲートＴＧ
１１がオンする。これにより、各出力端子ＯＵ１〜ＯＵ
５間の各分割抵抗値Ｚ１〜Ｚ４は２ｒＲ／（ｒ＋Ｒ）と
なる。
い駆動能力は不要である場合は、信号βは論理「０」と
なり、トランスファゲートＴＧ１２及びＴＧ１３が共に
オフする。この状態で、駆動信号のレベルが変わるとき
は信号αは論理「１」であり、トランスファゲートＴＧ
１１がオンする。これにより、各出力端子ＯＵ１〜ＯＵ
５間の各分割抵抗値Ｚ１〜Ｚ４は２ｒＲ／（ｒ＋Ｒ）と
なる。
【００２９】駆動信号のレベルが安定した後は信号αは
論理「０」となり、トランスファゲートＴＧ１１がオフ
して分割抵抗値は２Ｒとなる。
論理「０」となり、トランスファゲートＴＧ１１がオフ
して分割抵抗値は２Ｒとなる。
【００３０】大型のＬＣＤを駆動するときのように、高
い駆動能力が必要な場合は、信号βは論理「１」で、ト
ランスファゲートＴＧ１２及びＴＧ１３は共にオンす
る。駆動信号のレベルが変化するときは信号αは論理
「１」で、トランスファゲートＴＧ１１がオンする。よ
って、各分割抵抗値Ｚ１〜Ｚ４はｒＲ／（ｒ＋Ｒ）とな
る。
い駆動能力が必要な場合は、信号βは論理「１」で、ト
ランスファゲートＴＧ１２及びＴＧ１３は共にオンす
る。駆動信号のレベルが変化するときは信号αは論理
「１」で、トランスファゲートＴＧ１１がオンする。よ
って、各分割抵抗値Ｚ１〜Ｚ４はｒＲ／（ｒ＋Ｒ）とな
る。
【００３１】駆動信号のレベルが安定すると、信号αは
論理「０」となってトランスファゲートＴＧ１１はオフ
する。これにより、分割抵抗値はＲとなる。
論理「０」となってトランスファゲートＴＧ１１はオフ
する。これにより、分割抵抗値はＲとなる。
【００３２】このように、第２の実施例は第１の実施例
の場合と同様に動作し、用途に応じて分割抵抗値を選択
することが可能である。
の場合と同様に動作し、用途に応じて分割抵抗値を選択
することが可能である。
【００３３】上述した実施例はいずれも一例であり、本
発明を限定するものではない。例えば、実施例では抵抗
回路ブロックとして低抵抗回路ブロックと高抵抗回路ブ
ロックとの二種類を備えている。しかし、用途によって
は必ずしも二種類の回路ブロックを備える必要はなく、
さらに抵抗値が相対的に異なる三種類以上の回路ブロッ
クを備えてもよい。また、各々の回路ブロックにおいて
選択可能な分割抵抗値は二種類に限られず、ＬＣＤの寸
法等に応じて三種類以上が選択可能であってもよい。ま
た、各々の回路ブロック内における分割抵抗値を選択す
るための回路構成は、図１及び図２に示されたものに限
定されず、分割抵抗値を選択する信号を与えられて抵抗
値が切り替わるものであればよい。
発明を限定するものではない。例えば、実施例では抵抗
回路ブロックとして低抵抗回路ブロックと高抵抗回路ブ
ロックとの二種類を備えている。しかし、用途によって
は必ずしも二種類の回路ブロックを備える必要はなく、
さらに抵抗値が相対的に異なる三種類以上の回路ブロッ
クを備えてもよい。また、各々の回路ブロックにおいて
選択可能な分割抵抗値は二種類に限られず、ＬＣＤの寸
法等に応じて三種類以上が選択可能であってもよい。ま
た、各々の回路ブロック内における分割抵抗値を選択す
るための回路構成は、図１及び図２に示されたものに限
定されず、分割抵抗値を選択する信号を与えられて抵抗
値が切り替わるものであればよい。
【００３４】
【発明の効果】以上説明したように本発明のＬＣＤドラ
イバは、各々の抵抗回路ブロックにおいて少なくとも二
種類の分割抵抗値のうちのいずれかを選択することがで
きるため、駆動すべきＬＣＤの寸法等、用途に応じて分
割抵抗を外付けにすることなく外部へ出力する電流の大
きさを変えることが可能である。
イバは、各々の抵抗回路ブロックにおいて少なくとも二
種類の分割抵抗値のうちのいずれかを選択することがで
きるため、駆動すべきＬＣＤの寸法等、用途に応じて分
割抵抗を外付けにすることなく外部へ出力する電流の大
きさを変えることが可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施例によるＬＣＤドライバの
回路構成を示したブロック図
回路構成を示したブロック図
【図２】本発明の第２の実施例によるＬＣＤドライバの
回路構成を示したブロック図
回路構成を示したブロック図
【図３】ＬＣＤを駆動する信号の波形を示した説明図。
１ 分割抵抗値設定回路 ＣＢ１，ＣＢ１１ 低抵抗回路ブロック ＣＢ２，ＣＢ１２ 高抵抗回路ブロック ＴＧ１〜ＴＧ５，ＴＧ１１〜ＴＧ１３ トランスファゲ
ート ＯＵ１〜ＯＵ５ 出力端子 ＩＮＶ インバータ
ート ＯＵ１〜ＯＵ５ 出力端子 ＩＮＶ インバータ
Claims (2)
- 【請求項１】第１の電源電位と第２の電源電位との電位
差を分割して出力する液晶表示装置駆動回路において、 分割抵抗値を設定する分割抵抗値設定信号を出力する分
割抵抗値設定回路と、 前記第１の電源電位端子と前記第２の電源電位端子との
間に直列に接続された少なくとも二つの抵抗回路ブロッ
クであって、少なくとも二種類の分割抵抗値をそれぞれ
設定することが可能で前記分割抵抗値設定信号を与えら
れていずれかの分割抵抗値を設定する抵抗回路ブロック
と、 を備えたことを特徴とする液晶表示装置駆動回路。 - 【請求項２】前記各々の抵抗回路ブロックは、設定可能
な分割抵抗値が相対的に異なる高抵抗回路ブロックと低
抵抗回路ブロックとをそれぞれ有しており、 前記高抵抗回路ブロックと前記低抵抗回路ブロックのい
ずれか一方又は両方を選択する選択信号を出力する手段
をさらに備え、 前記各々の抵抗回路ブロックは前記選択信号を与えられ
て前記高抵抗回路ブロックと前記低抵抗回路ブロックの
いずれか一方又は両方を選択し、 前記高抵抗回路ブロックと前記低抵抗回路ブロックは少
なくとも二種類の分割抵抗値をそれぞれ設定することが
可能で前記分割抵抗値設定信号を与えられていずれかの
分割抵抗値を設定することを特徴とする液晶表示装置駆
動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8369792A JPH05281921A (ja) | 1992-04-06 | 1992-04-06 | 液晶表示装置駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8369792A JPH05281921A (ja) | 1992-04-06 | 1992-04-06 | 液晶表示装置駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05281921A true JPH05281921A (ja) | 1993-10-29 |
Family
ID=13809691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8369792A Pending JPH05281921A (ja) | 1992-04-06 | 1992-04-06 | 液晶表示装置駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05281921A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005037746A (ja) * | 2003-07-16 | 2005-02-10 | Mitsubishi Electric Corp | 画像表示装置 |
| US7737641B2 (en) | 2000-09-29 | 2010-06-15 | Fujitsu Hitachi Plasma Display Limited | Capacitive-load driving circuit capable of properly handling temperature rise and plasma display apparatus using the same |
-
1992
- 1992-04-06 JP JP8369792A patent/JPH05281921A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7737641B2 (en) | 2000-09-29 | 2010-06-15 | Fujitsu Hitachi Plasma Display Limited | Capacitive-load driving circuit capable of properly handling temperature rise and plasma display apparatus using the same |
| US9305484B2 (en) | 2000-09-29 | 2016-04-05 | Hitachi Maxell, Ltd. | Capacitive-load driving circuit and plasma display apparatus using the same |
| JP2005037746A (ja) * | 2003-07-16 | 2005-02-10 | Mitsubishi Electric Corp | 画像表示装置 |
| US7375710B2 (en) | 2003-07-16 | 2008-05-20 | Mitsubishi Denki Kabushiki Kaisha | Image display apparatus having gradation potential generating circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4945264A (en) | Interface control circuit with active circuit charge or discharge | |
| US4316106A (en) | Dynamic ratioless circuitry for random logic applications | |
| JP2636749B2 (ja) | Ｘｏｒ回路と反転セレクタ回路及びこれらを用いた加算回路 | |
| EP0193459B1 (en) | Ttl tristate output device | |
| JPH05281921A (ja) | 液晶表示装置駆動回路 | |
| US4053792A (en) | Low power complementary field effect transistor (cfet) logic circuit | |
| JPH02125518A (ja) | 半導体集積回路 | |
| JPH06311016A (ja) | バッファ駆動能力切替回路 | |
| JPS5928296B2 (ja) | 電流スイツチ論理回路 | |
| JPH10199284A (ja) | シフトレジスタ | |
| US6300801B1 (en) | Or gate circuit and state machine using the same | |
| US5113419A (en) | Digital shift register | |
| JPH03175730A (ja) | 出力バツフア | |
| JPH11186881A (ja) | ラッチ装置 | |
| JPS62151022A (ja) | 論理回路 | |
| JPH02301323A (ja) | レベルシフト回路 | |
| JP2782946B2 (ja) | 半導体集積回路 | |
| JP3316516B2 (ja) | 多値出力回路 | |
| JPS6273815A (ja) | 大きなビツト幅のデ−タを処理するための回路網 | |
| JPS6090424A (ja) | 電流駆動回路 | |
| JPH02206248A (ja) | バス回路 | |
| JPH04122119A (ja) | Ｍｏｓ系パワートランジスタの駆動回路 | |
| JPS62151021A (ja) | 論理回路 | |
| JPH05268050A (ja) | 出力バッファー回路 | |
| JPH01321716A (ja) | 能動フイルタ |