JPH06311016A - バッファ駆動能力切替回路 - Google Patents
バッファ駆動能力切替回路Info
- Publication number
- JPH06311016A JPH06311016A JP5091545A JP9154593A JPH06311016A JP H06311016 A JPH06311016 A JP H06311016A JP 5091545 A JP5091545 A JP 5091545A JP 9154593 A JP9154593 A JP 9154593A JP H06311016 A JPH06311016 A JP H06311016A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- switching
- circuit
- buffers
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】 バッファの駆動能力を製造段階又は製造後の
使用時においてシステムに応じ最適に設定することが可
能なバッファ駆動能力切替回路を提供する。 【構成】 入力端子１１から入力された信号を与えら
れ、この信号を出力端子１２より外部へ出力するバッフ
ァ（１）〜（ｎ）が複数段並列に接続されたバッファ回
路１３と、バッファ回路１３と出力端子１１との間に直
列に接続されたスイッチング回路１４と、スイッチング
回路１４の開閉状態を制御する制御回路１５とを備え、
入力端子１１と出力端子１２との間でバッファ（１）〜
（ｎ）のうち少なくともいずれか一つが導通すること
で、入力端子１１と出力端子１２との間のバッファ駆動
能力が切り替わる。
使用時においてシステムに応じ最適に設定することが可
能なバッファ駆動能力切替回路を提供する。 【構成】 入力端子１１から入力された信号を与えら
れ、この信号を出力端子１２より外部へ出力するバッフ
ァ（１）〜（ｎ）が複数段並列に接続されたバッファ回
路１３と、バッファ回路１３と出力端子１１との間に直
列に接続されたスイッチング回路１４と、スイッチング
回路１４の開閉状態を制御する制御回路１５とを備え、
入力端子１１と出力端子１２との間でバッファ（１）〜
（ｎ）のうち少なくともいずれか一つが導通すること
で、入力端子１１と出力端子１２との間のバッファ駆動
能力が切り替わる。
Description
【０００１】
【産業上の利用分野】本発明は、バッファの出力電流の
大きさを設定するバッファ駆動能力切替回路に関する。
大きさを設定するバッファ駆動能力切替回路に関する。
【０００２】
【従来の技術】バッファの駆動能力は、トランジスタの
寸法により決定される。従来は、バッファの設計を行な
う際、このトランジスタの寸法をパターン設計時に一意
的に決定していた。
寸法により決定される。従来は、バッファの設計を行な
う際、このトランジスタの寸法をパターン設計時に一意
的に決定していた。
【０００３】ところで、近年では集積回路装置を用いる
システムの範囲が多様化し、同一の集積回路装置を高速
動作型のシステムや、低消費電力型のシステムに使用す
る場合が増えてきた。
システムの範囲が多様化し、同一の集積回路装置を高速
動作型のシステムや、低消費電力型のシステムに使用す
る場合が増えてきた。
【０００４】高速動作型のシステムに用いる場合は、出
力バッファに高い駆動能力が必要とされるが、逆に低消
費電力型のシステムでは駆動能力は低いことが望まし
い。しかし従来は、上述のように出力バッファの駆動能
力をパターン設計時に決定してしまうため、適用するシ
ステムに応じて最適な駆動能力に設定・変更することは
不可能であった。
力バッファに高い駆動能力が必要とされるが、逆に低消
費電力型のシステムでは駆動能力は低いことが望まし
い。しかし従来は、上述のように出力バッファの駆動能
力をパターン設計時に決定してしまうため、適用するシ
ステムに応じて最適な駆動能力に設定・変更することは
不可能であった。
【０００５】近年では、図７に示されるようにＲＡＭカ
ードやＲＯＭカード等の増設オプション５１を後から付
加するシステムや、あるいは交流電源と電池等の直流電
源との間で切替が可能な多電源対応型のシステムが多く
なってきた。このようなシステムでは、バスラインの負
荷容量が増大したり、システム使用電源電圧が変化する
ため、バッファの駆動能力を最適なものに変更する必要
がある。
ードやＲＯＭカード等の増設オプション５１を後から付
加するシステムや、あるいは交流電源と電池等の直流電
源との間で切替が可能な多電源対応型のシステムが多く
なってきた。このようなシステムでは、バスラインの負
荷容量が増大したり、システム使用電源電圧が変化する
ため、バッファの駆動能力を最適なものに変更する必要
がある。
【０００６】従来は、集積回路装置７３にコネクタ７１
を用いて増設オプション５１を付加するときは、データ
バス上にバスドライバ７２等を付加しなければならず、
装置の大型化及びコスト上昇をもたらしていた。図８の
ように、複数の増設オプション６１を集積回路装置８４
に付加する場合は、増大する負荷容量に応じて選定した
バスドライバ８３をコネクタ８２と集積回路装置８４と
の間に設けなければならない。
を用いて増設オプション５１を付加するときは、データ
バス上にバスドライバ７２等を付加しなければならず、
装置の大型化及びコスト上昇をもたらしていた。図８の
ように、複数の増設オプション６１を集積回路装置８４
に付加する場合は、増大する負荷容量に応じて選定した
バスドライバ８３をコネクタ８２と集積回路装置８４と
の間に設けなければならない。
【０００７】また、集積回路装置を多電源対応型にする
ためには、バッファを高速動作型のシステムに合わせて
駆動能力を予め高く設定しておかなければならない。こ
のため、低速動作型のシステムで用いるときには駆動能
力が必要以上に高いため、電源変動が生じて誤動作等の
問題を生じていた。
ためには、バッファを高速動作型のシステムに合わせて
駆動能力を予め高く設定しておかなければならない。こ
のため、低速動作型のシステムで用いるときには駆動能
力が必要以上に高いため、電源変動が生じて誤動作等の
問題を生じていた。
【０００８】
【発明が解決しようとする課題】以上のように、従来は
パターン設計時にバッファの駆動能力が一意的に決定さ
れてしまい、システムに応じて最適なものに設定するこ
とはできなかった。
パターン設計時にバッファの駆動能力が一意的に決定さ
れてしまい、システムに応じて最適なものに設定するこ
とはできなかった。
【０００９】本発明は上記事情に鑑みてなされたもの
で、バッファの駆動能力を製造段階又は使用時において
システムに応じて最適に設定することが可能なバッファ
駆動能力切替回路を提供することを目的とする。
で、バッファの駆動能力を製造段階又は使用時において
システムに応じて最適に設定することが可能なバッファ
駆動能力切替回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明のバッファ駆動能
力切替回路は、入力端子から入力された信号を与えら
れ、前記信号を出力端子より外部へ出力する複数段のバ
ッファが並列に接続されたバッファ回路と、前記入力端
子と前記各々のバッファとの間、又は前記各々のバッフ
ァと前記出力端子との間にそれぞれ直列に接続された複
数のスイッチング素子を有するスイッチング回路と、前
記スイッチング素子のそれぞれの開閉状態を選択的に切
り替える制御回路とを備え、前記スイッチング素子のそ
れぞれの開閉状態が切り替わることで、前記バッファの
少なくともいずれか一つが導通し、前記入力端子と前記
出力端子との間のバッファ駆動能力が切り替わることを
特徴としている。
力切替回路は、入力端子から入力された信号を与えら
れ、前記信号を出力端子より外部へ出力する複数段のバ
ッファが並列に接続されたバッファ回路と、前記入力端
子と前記各々のバッファとの間、又は前記各々のバッフ
ァと前記出力端子との間にそれぞれ直列に接続された複
数のスイッチング素子を有するスイッチング回路と、前
記スイッチング素子のそれぞれの開閉状態を選択的に切
り替える制御回路とを備え、前記スイッチング素子のそ
れぞれの開閉状態が切り替わることで、前記バッファの
少なくともいずれか一つが導通し、前記入力端子と前記
出力端子との間のバッファ駆動能力が切り替わることを
特徴としている。
【００１１】または、本発明のバッファ駆動能力切替回
路は、入力端子と出力端子との間に並列に接続された複
数段のトライステートバッファと、前記各々のトライス
テートバッファを選択的にアクティブ状態又はディスエ
ーブル状態に切り替える切替手段とを備え、前記トライ
ステートバッファの少なくともいずれか一つがアクティ
ブ状態になることで、前記入力端子と前記出力端子との
間のバッファ駆動能力が切り替わることを特徴としてい
る。
路は、入力端子と出力端子との間に並列に接続された複
数段のトライステートバッファと、前記各々のトライス
テートバッファを選択的にアクティブ状態又はディスエ
ーブル状態に切り替える切替手段とを備え、前記トライ
ステートバッファの少なくともいずれか一つがアクティ
ブ状態になることで、前記入力端子と前記出力端子との
間のバッファ駆動能力が切り替わることを特徴としてい
る。
【００１２】ここで、前記切替手段は、前記各々のトラ
イステートバッファを選択的にアクティブ状態又はディ
スエーブル状態に切り替えるために必要な情報を記憶
し、この情報に基づいて前記トライステートバッファを
いずれかの状態に切り替えるものであってもよい。
イステートバッファを選択的にアクティブ状態又はディ
スエーブル状態に切り替えるために必要な情報を記憶
し、この情報に基づいて前記トライステートバッファを
いずれかの状態に切り替えるものであってもよい。
【００１３】
【作用】制御回路によって各々のスイッチング素子の開
閉状態が切り替わり、複数段のバッファのうち少なくと
もいずれか一つが導通する。このように、複数段のバッ
ファが選択的に動作状態になることで、入力端子と出力
端子との間のバッファ駆動能力が切り替わる。
閉状態が切り替わり、複数段のバッファのうち少なくと
もいずれか一つが導通する。このように、複数段のバッ
ファが選択的に動作状態になることで、入力端子と出力
端子との間のバッファ駆動能力が切り替わる。
【００１４】トライステートバッファを用いた場合は、
切替手段によって複数段のトライステートバッファの動
作状態が切り替わり、少なくともいずれか一つが選択的
にアクティブ状態になる。これにより、入力端子と出力
端子との間のバッファ駆動能力が切り替わる。
切替手段によって複数段のトライステートバッファの動
作状態が切り替わり、少なくともいずれか一つが選択的
にアクティブ状態になる。これにより、入力端子と出力
端子との間のバッファ駆動能力が切り替わる。
【００１５】ここで、切替手段が複数段のトライステー
トバッファをアクティブ状態又はディスエーブル状態に
それぞれ切り替えるために必要な情報を記憶している場
合は、この情報に基づいてトライステートバッファの動
作状態が切り替わり、バッファ駆動能力が設定される。
トバッファをアクティブ状態又はディスエーブル状態に
それぞれ切り替えるために必要な情報を記憶している場
合は、この情報に基づいてトライステートバッファの動
作状態が切り替わり、バッファ駆動能力が設定される。
【００１６】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。本実施例によるバッファ駆動能力切替回
路の構成は、図１に示されるようである。この回路は、
図示されていない内部回路から転送されてきた信号を入
力される入力端子１２と、外部へ出力する出力端子１１
との間に、バッファ回路１３とスイッチング回路１４と
が直列に接続されており、さらにスイッチング回路１４
の開閉状態を制御する制御回路１５が設けられている。
して説明する。本実施例によるバッファ駆動能力切替回
路の構成は、図１に示されるようである。この回路は、
図示されていない内部回路から転送されてきた信号を入
力される入力端子１２と、外部へ出力する出力端子１１
との間に、バッファ回路１３とスイッチング回路１４と
が直列に接続されており、さらにスイッチング回路１４
の開閉状態を制御する制御回路１５が設けられている。
【００１７】バッファ回路１３は、駆動能力が異なるバ
ッファ（１）〜（ｎ）を複数段備えている。各々のバッ
ファ（１）〜（ｎ）は、駆動能力が相対的に１：２：
４：８：〜というように設定されており、下段へ向かう
につれて２n （ｎは、０以上の整数）倍の能力を持つよ
うになっている。
ッファ（１）〜（ｎ）を複数段備えている。各々のバッ
ファ（１）〜（ｎ）は、駆動能力が相対的に１：２：
４：８：〜というように設定されており、下段へ向かう
につれて２n （ｎは、０以上の整数）倍の能力を持つよ
うになっている。
【００１８】スイッチング回路１４は、各バッファ
（１）〜（ｎ）の出力端子にそれぞれ接続されたスイッ
チング素子を備え、各バッファ（１）〜（ｎ）と出力端
子１１との間との導通又は非導通状態を切り替える。
（１）〜（ｎ）の出力端子にそれぞれ接続されたスイッ
チング素子を備え、各バッファ（１）〜（ｎ）と出力端
子１１との間との導通又は非導通状態を切り替える。
【００１９】このような構成を備えたことで、本実施例
は次のように動作する。適用するシステムが高速型と低
速型のいずれであるか、また使用する電源の種類等によ
り、上述のように最適なバッファの駆動能力は異なる。
そこで、バッファ回路１３の有するバッファ（１）〜
（ｎ）のうちシステムに応じて最適な駆動能力を持つも
のを少なくとも一つ選択する。そして、選択したバッフ
ァ（ｉ）（ｉは、１〜ｎのうちのいずれかの整数）に接
続されたスイッチング素子が閉じるように、制御回路１
５でスイッチング回路１４を制御する。これにより、入
力端子１２に入力された信号が選択されたバッファ
（ｉ）にのみ与えられ、スイッチング回路１４を経て出
力端子１１より外部へ出力される。このように、本実施
例によれば適用するシステムに応じた最適なバッファ駆
動能力を得ることができる。
は次のように動作する。適用するシステムが高速型と低
速型のいずれであるか、また使用する電源の種類等によ
り、上述のように最適なバッファの駆動能力は異なる。
そこで、バッファ回路１３の有するバッファ（１）〜
（ｎ）のうちシステムに応じて最適な駆動能力を持つも
のを少なくとも一つ選択する。そして、選択したバッフ
ァ（ｉ）（ｉは、１〜ｎのうちのいずれかの整数）に接
続されたスイッチング素子が閉じるように、制御回路１
５でスイッチング回路１４を制御する。これにより、入
力端子１２に入力された信号が選択されたバッファ
（ｉ）にのみ与えられ、スイッチング回路１４を経て出
力端子１１より外部へ出力される。このように、本実施
例によれば適用するシステムに応じた最適なバッファ駆
動能力を得ることができる。
【００２０】図２に、本発明の第２の実施例によるバッ
ファ駆動能力切替回路の構成を示す。第１の実施例で
は、複数のバッファ（１）〜（ｎ）を持つバッファ回路
１３と、バッファ（１）〜（ｎ）のいずれかを選択的に
動作させるスイッチング回路１３とが異なって設けられ
ている。これに対し、第２の実施例におけるバッファ回
路２１は、バッファ機能とスイッチング機能とを合わせ
持っており、異なる駆動能力を有するトライステートバ
ッファＴＳ１〜ＴＳｎを複数段備えている。
ファ駆動能力切替回路の構成を示す。第１の実施例で
は、複数のバッファ（１）〜（ｎ）を持つバッファ回路
１３と、バッファ（１）〜（ｎ）のいずれかを選択的に
動作させるスイッチング回路１３とが異なって設けられ
ている。これに対し、第２の実施例におけるバッファ回
路２１は、バッファ機能とスイッチング機能とを合わせ
持っており、異なる駆動能力を有するトライステートバ
ッファＴＳ１〜ＴＳｎを複数段備えている。
【００２１】そして、各々のトライステートバッファＴ
Ｓ１〜ＴＳｎの動作状態は、記憶装置２２に記憶された
情報によって制御される。記憶装置２２は、記憶してい
る情報に応じて制御信号Ｃ１〜Ｃｎをトライステートバ
ッファＴＳ１〜ＴＳｎに与える。これにより、システム
に応じた最適な駆動能力を持つ少なくともいずれか１つ
のトライステートバッファＴＳｉがアクティブ状態にな
り、他のトライスートバッファＴＳは全てディスエーブ
ル状態になる。ここで、記憶装置２２は適用するシステ
ムに応じてトライスートバッファＴＳ１〜ＴＳｎの動作
状態を切り替えるための情報を記憶し得るものであれば
よく、例えばＲＯＭやＥ2 ＰＲＯＭ、レジスタ等を用い
ることができる。マスクＲＯＭを用いた場合には、製造
工程中にこの情報を記憶させることになる。レジスタや
Ｅ2 ＰＲＯＭを用いた場合には、使用時にデータを設定
あるいは変更することが可能である。
Ｓ１〜ＴＳｎの動作状態は、記憶装置２２に記憶された
情報によって制御される。記憶装置２２は、記憶してい
る情報に応じて制御信号Ｃ１〜Ｃｎをトライステートバ
ッファＴＳ１〜ＴＳｎに与える。これにより、システム
に応じた最適な駆動能力を持つ少なくともいずれか１つ
のトライステートバッファＴＳｉがアクティブ状態にな
り、他のトライスートバッファＴＳは全てディスエーブ
ル状態になる。ここで、記憶装置２２は適用するシステ
ムに応じてトライスートバッファＴＳ１〜ＴＳｎの動作
状態を切り替えるための情報を記憶し得るものであれば
よく、例えばＲＯＭやＥ2 ＰＲＯＭ、レジスタ等を用い
ることができる。マスクＲＯＭを用いた場合には、製造
工程中にこの情報を記憶させることになる。レジスタや
Ｅ2 ＰＲＯＭを用いた場合には、使用時にデータを設定
あるいは変更することが可能である。
【００２２】次に、本発明の第３の実施例について述べ
る。図３に、本実施例によるバッファ駆動能力切替回路
の構成を示す。本実施例は、バッファ回路３１が４段の
バッファ（１）、（２）、（４）及び（８）を備えてお
り、各バッファ（１）〜（８）の駆動能力は１：２：
４：８の比率で設定されている。
る。図３に、本実施例によるバッファ駆動能力切替回路
の構成を示す。本実施例は、バッファ回路３１が４段の
バッファ（１）、（２）、（４）及び（８）を備えてお
り、各バッファ（１）〜（８）の駆動能力は１：２：
４：８の比率で設定されている。
【００２３】このようなバッファ（１）〜（８）のう
ち、を少なくともいずれか１つを選択するで、１〜１５
倍のいずれかの駆動能力を持つバッファ回路３１を得る
ことができる。ここで、記憶回路３２は第２の実施例と
同様に、バッファ（１）〜（８）を選択的にアクティブ
状態にするための情報を記憶している。
ち、を少なくともいずれか１つを選択するで、１〜１５
倍のいずれかの駆動能力を持つバッファ回路３１を得る
ことができる。ここで、記憶回路３２は第２の実施例と
同様に、バッファ（１）〜（８）を選択的にアクティブ
状態にするための情報を記憶している。
【００２４】図４に、本発明の第４の実施例によるバッ
ファ駆動能力切替回路の構成を示す。本実施例では、バ
ッファ駆動能力切替回路４１が複数設けられている。各
バッファ駆動能力切替回路４１は、それぞれ出力端子１
１と入力端子１２との間に複数段のバッファ３１が設け
られている。このようなバッファ駆動能力切替回路４１
が複数個でグループ１を構成しており、いずれも記憶装
置４２から出力される制御信号Ｌ１によって駆動能力の
設定が行なわれる。
ファ駆動能力切替回路の構成を示す。本実施例では、バ
ッファ駆動能力切替回路４１が複数設けられている。各
バッファ駆動能力切替回路４１は、それぞれ出力端子１
１と入力端子１２との間に複数段のバッファ３１が設け
られている。このようなバッファ駆動能力切替回路４１
が複数個でグループ１を構成しており、いずれも記憶装
置４２から出力される制御信号Ｌ１によって駆動能力の
設定が行なわれる。
【００２５】グループ２は、一つの出力端子と入力端子
との間のバッファ駆動能力を切替るために、バッファ駆
動能力切替回路４３が一つ設けられている。このバッフ
ァ駆動能力切替回路４３は、記憶装置４２から出力され
る制御信号Ｌ２によってその駆動能力の設定が行なわれ
る。
との間のバッファ駆動能力を切替るために、バッファ駆
動能力切替回路４３が一つ設けられている。このバッフ
ァ駆動能力切替回路４３は、記憶装置４２から出力され
る制御信号Ｌ２によってその駆動能力の設定が行なわれ
る。
【００２６】グループｎ（ｎは３以上の整数）は、二つ
の出力端子と入力端子との間のそれぞれのバッファ駆動
能力を切り替えるために、二つのバッファ駆動能力切替
回路４４を備えている。この回路４４は、いずれも制御
信号Ｌｎによって駆動能力を設定される。
の出力端子と入力端子との間のそれぞれのバッファ駆動
能力を切り替えるために、二つのバッファ駆動能力切替
回路４４を備えている。この回路４４は、いずれも制御
信号Ｌｎによって駆動能力を設定される。
【００２７】本実施例では、共通する制御信号毎にグル
ープ化を図ることで、バッファの動作状態を切替えるた
めに必要な制御信号線の本数を削減することができ、装
置の小型化に寄与し得る。
ープ化を図ることで、バッファの動作状態を切替えるた
めに必要な制御信号線の本数を削減することができ、装
置の小型化に寄与し得る。
【００２８】図５に示されるように、第１〜第４の実施
例によるバッファ駆動能力切替回路を用いた集積回路装
置５３に、ＲＡＭカードやＲＯＭカード等のオプション
カードやオプションボード等の増設オプション５１を増
設する場合、増加する負荷容量に応じてバッファ駆動能
力を切り替えることができる。このため、集積回路装置
５３にコネクタ５２を介して直接増設オプション５１を
接続することができる。従って図７を用いて説明したよ
うに、従来必要であったバスドライバ７２等の回路を新
たに付加する必要はなく、装置の小型化及びコスト低減
が達成される。
例によるバッファ駆動能力切替回路を用いた集積回路装
置５３に、ＲＡＭカードやＲＯＭカード等のオプション
カードやオプションボード等の増設オプション５１を増
設する場合、増加する負荷容量に応じてバッファ駆動能
力を切り替えることができる。このため、集積回路装置
５３にコネクタ５２を介して直接増設オプション５１を
接続することができる。従って図７を用いて説明したよ
うに、従来必要であったバスドライバ７２等の回路を新
たに付加する必要はなく、装置の小型化及びコスト低減
が達成される。
【００２９】図６に示されるように、集積回路装置６４
に複数の増設オプション６１をコネクタ６３を用いて接
続する場合も同様である。図８に示されたように、従来
は必要であったバスドライバ８３等を付加させる必要は
なく、上述の実施例によれば容易に増設することができ
る。
に複数の増設オプション６１をコネクタ６３を用いて接
続する場合も同様である。図８に示されたように、従来
は必要であったバスドライバ８３等を付加させる必要は
なく、上述の実施例によれば容易に増設することができ
る。
【００３０】上述した実施例はいずれも一例であり、本
発明を限定するものではない。例えば、実施例では出力
バッファの駆動能力を切り替えているが、双方向に信号
を入出力するバッファに対しても本発明を適用すること
ができる。この場合には、入力バッファとして動作する
場合には駆動能力を切替る必要はなく、出力バッファと
して動作する場合に実施例のように切替えることが必要
となる。
発明を限定するものではない。例えば、実施例では出力
バッファの駆動能力を切り替えているが、双方向に信号
を入出力するバッファに対しても本発明を適用すること
ができる。この場合には、入力バッファとして動作する
場合には駆動能力を切替る必要はなく、出力バッファと
して動作する場合に実施例のように切替えることが必要
となる。
【００３１】また、第１の実施例ではスイッチング回路
１４をバッファ回路１３と出力端子１１との間に設けて
いるが、入力端子１２とバッファ回路１２との間に設け
てもよい。
１４をバッファ回路１３と出力端子１１との間に設けて
いるが、入力端子１２とバッファ回路１２との間に設け
てもよい。
【００３２】
【発明の効果】以上説明したように、本発明のバッファ
駆動能力切替回路によれば、並列に接続された複数段の
バッファの少なくとも１つが選択的に動作するため、適
用するシステムに応じて最適なバッファ駆動能力を得る
ことが可能であり、増設オプション等を付加する場合に
も容易に負荷容量の変更に対応することができる。
駆動能力切替回路によれば、並列に接続された複数段の
バッファの少なくとも１つが選択的に動作するため、適
用するシステムに応じて最適なバッファ駆動能力を得る
ことが可能であり、増設オプション等を付加する場合に
も容易に負荷容量の変更に対応することができる。
【図１】本発明の第１の実施例によるバッファ駆動能力
切替回路の構成を示したブロック図。
切替回路の構成を示したブロック図。
【図２】本発明の第２の実施例によるバッファ駆動能力
切替回路の構成を示したブロック図。
切替回路の構成を示したブロック図。
【図３】本発明の第３の実施例によるバッファ駆動能力
切替回路の構成を示したブロック図。
切替回路の構成を示したブロック図。
【図４】本発明の第４の実施例によるバッファ駆動能力
切替回路の構成を示したブロック図。
切替回路の構成を示したブロック図。
【図５】同第１〜第４の実施例によるバッファ駆動能力
切替回路を用いた集積回路装置に増設オプションを付加
するときの接続関係を示したブロック図。
切替回路を用いた集積回路装置に増設オプションを付加
するときの接続関係を示したブロック図。
【図６】同バッファ駆動能力切替回路を用いた集積回路
装置に複数の増設オプションを付加するときの接続関係
を示したブロック図。
装置に複数の増設オプションを付加するときの接続関係
を示したブロック図。
【図７】従来のバッファ駆動能力切替回路を用いた集積
回路装置に増設オプションを付加するときの接続関係を
示したブロック図。
回路装置に増設オプションを付加するときの接続関係を
示したブロック図。
【図８】同バッファ駆動能力切替回路を用いた集積回路
装置に複数の増設オプションを付加するときの接続関係
を示したブロック図。
装置に複数の増設オプションを付加するときの接続関係
を示したブロック図。
１１ 出力端子 １２ 入力端子 １３，２１，３１ バッファ回路 １４ スイッチング回路 １５ 制御回路 ２２，３２，４２，５３，６２ 記憶装置 ４１ バッファ駆動能力切替回路 ５１，６１ 増設オプション ５２，６３ コネクタ ６４ 集積回路装置 ＴＳ１，ＴＳ２，…，ＴＳｎ トライステートバッファ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 Ｍ 8427−4Ｍ
Claims (3)
- 【請求項１】入力端子から入力された信号を与えられ、
前記信号を出力端子より外部へ出力する複数段のバッフ
ァが並列に接続されたバッファ回路と、 前記入力端子と前記各々のバッファとの間、又は前記各
々のバッファと前記出力端子との間にそれぞれ直列に接
続された複数のスイッチング素子を有するスイッチング
回路と、 前記スイッチング素子のそれぞれの開閉状態を選択的に
切り替える制御回路とを備え、 前記スイッチング素子のそれぞれの開閉状態が切り替わ
ることで、前記バッファの少なくともいずれか一つが導
通し、前記入力端子と前記出力端子との間のバッファ駆
動能力が切り替わることを特徴とするバッファ駆動能力
切替回路。 - 【請求項２】入力端子と出力端子との間に並列に接続さ
れた複数段のトライステートバッファと、 前記各々のトライステートバッファを選択的にアクティ
ブ状態又はディスエーブル状態に切り替える切替手段と
を備え、 前記トライステートバッファの少なくともいずれか一つ
がアクティブ状態になることで、前記入力端子と前記出
力端子との間のバッファ駆動能力が切り替わることを特
徴とするバッファ駆動能力切替回路。 - 【請求項３】前記切替手段は、前記各々のトライステー
トバッファを選択的にアクティブ状態又はディスエーブ
ル状態に切り替えるために必要な情報を記憶し、この情
報に基づいて前記トライステートバッファをいずれかの
状態に切り替えることを特徴とする請求項２記載のバッ
ファ駆動能力切替回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5091545A JPH06311016A (ja) | 1993-04-19 | 1993-04-19 | バッファ駆動能力切替回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5091545A JPH06311016A (ja) | 1993-04-19 | 1993-04-19 | バッファ駆動能力切替回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06311016A true JPH06311016A (ja) | 1994-11-04 |
Family
ID=14029460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5091545A Withdrawn JPH06311016A (ja) | 1993-04-19 | 1993-04-19 | バッファ駆動能力切替回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06311016A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5568068A (en) * | 1995-06-08 | 1996-10-22 | Mitsubishi Denki Kabushiki Kaisha | Buffer circuit for regulating driving current |
| US6269328B1 (en) | 1997-05-26 | 2001-07-31 | Nec Corporation | Testing integrated circuit device |
| JP2007158567A (ja) * | 2005-12-02 | 2007-06-21 | Nec Electronics Corp | アッテネータ |
| JP2007180645A (ja) * | 2005-12-27 | 2007-07-12 | Sharp Corp | スイッチング増幅器 |
| JP2007180644A (ja) * | 2005-12-27 | 2007-07-12 | Sharp Corp | スイッチング増幅器 |
| JP2010171696A (ja) * | 2009-01-22 | 2010-08-05 | Mitsubishi Electric Corp | 半導体装置 |
-
1993
- 1993-04-19 JP JP5091545A patent/JPH06311016A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5568068A (en) * | 1995-06-08 | 1996-10-22 | Mitsubishi Denki Kabushiki Kaisha | Buffer circuit for regulating driving current |
| US6269328B1 (en) | 1997-05-26 | 2001-07-31 | Nec Corporation | Testing integrated circuit device |
| JP2007158567A (ja) * | 2005-12-02 | 2007-06-21 | Nec Electronics Corp | アッテネータ |
| JP2007180645A (ja) * | 2005-12-27 | 2007-07-12 | Sharp Corp | スイッチング増幅器 |
| JP2007180644A (ja) * | 2005-12-27 | 2007-07-12 | Sharp Corp | スイッチング増幅器 |
| JP2010171696A (ja) * | 2009-01-22 | 2010-08-05 | Mitsubishi Electric Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06311016A (ja) | バッファ駆動能力切替回路 | |
| US4237388A (en) | Inverter circuit | |
| JPH0561432A (ja) | 液晶ドライバ回路 | |
| JP2820131B2 (ja) | 液晶駆動方法および液晶駆動回路 | |
| JPH02125518A (ja) | 半導体集積回路 | |
| CN111599299B (zh) | 电平转换电路、显示面板 | |
| JP3297985B2 (ja) | シフトレジスタ | |
| JPH04123217A (ja) | 外部端子の状態切換回路 | |
| JPH05281921A (ja) | 液晶表示装置駆動回路 | |
| JPH05160684A (ja) | ラッチ回路 | |
| JP2503299Y2 (ja) | 電源盤起動制御回路 | |
| JP3285208B2 (ja) | 半導体装置 | |
| JPH02503848A (ja) | プログラマブル回路装置 | |
| JPH04305690A (ja) | 半導体集積回路 | |
| JPH1188130A (ja) | 波形整形回路 | |
| JPH0514138A (ja) | 仮保持機能付きラツチ回路 | |
| JPH08148984A (ja) | 半導体出力装置 | |
| KR950004859B1 (ko) | 전력소비 절감용 센스증폭기 제어회로 | |
| JPS60163532A (ja) | Ｍｏｓ集積回路用大電流制御回路 | |
| JPH06104714A (ja) | 半導体集積回路の出力回路 | |
| JPH05102818A (ja) | デジタル回路の出力段 | |
| JPH04369923A (ja) | 信号切り替え装置 | |
| JPH0617242U (ja) | Ｉｃのピン切替え回路 | |
| JPH0312570A (ja) | 半導体集積回路 | |
| JPH04274358A (ja) | 半導体ｌｓｉのクロックドライブ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000704 |