JP2503299Y2 - 電源盤起動制御回路 - Google Patents
電源盤起動制御回路Info
- Publication number
- JP2503299Y2 JP2503299Y2 JP6461189U JP6461189U JP2503299Y2 JP 2503299 Y2 JP2503299 Y2 JP 2503299Y2 JP 6461189 U JP6461189 U JP 6461189U JP 6461189 U JP6461189 U JP 6461189U JP 2503299 Y2 JP2503299 Y2 JP 2503299Y2
- Authority
- JP
- Japan
- Prior art keywords
- power
- control circuit
- power board
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は電源盤起動制御回路に関し、特に並列に接続
された複数電源の同時起動を実現する電源起動制御回路
に関する。
された複数電源の同時起動を実現する電源起動制御回路
に関する。
従来、負荷の所要電力の変化または負荷の種々の電圧
の種類に対応して、複数台の電源盤を順次立上げて行く
ような場合があるが、このような要求に応ずる複数台の
電源盤を並列運転する適切な電源起動制御回路がなく、
監視員が情況に対応して操作を行っていた。
の種類に対応して、複数台の電源盤を順次立上げて行く
ような場合があるが、このような要求に応ずる複数台の
電源盤を並列運転する適切な電源起動制御回路がなく、
監視員が情況に対応して操作を行っていた。
上述した従来の電源起動制御回路は、負荷所要電力あ
るいは電圧の種類に対応する複数台の電源盤の並列運転
において監視者が起動時に電源を順次立ち上げていく場
合、負荷に適切な電力あるいは、電圧の種類の供給が極
めて困難である。さらに所要の合成電力を同時に出力さ
せることが不可能であるという欠点がある。
るいは電圧の種類に対応する複数台の電源盤の並列運転
において監視者が起動時に電源を順次立ち上げていく場
合、負荷に適切な電力あるいは、電圧の種類の供給が極
めて困難である。さらに所要の合成電力を同時に出力さ
せることが不可能であるという欠点がある。
本考案の電源起動制御回路は、複数台の電源盤を同時
に並列起動させる電源盤起動制御回路において、前記電
源盤の起動スイッチ投入情報を出力する送信回路と、前
記複数の電源盤の起動スイッチ投入情報を受信し論理処
理する論理回路と、前記論理回路の制御により動作する
電源盤出力制御回路とを前記複数の電源盤のそれぞれに
備えている。
に並列起動させる電源盤起動制御回路において、前記電
源盤の起動スイッチ投入情報を出力する送信回路と、前
記複数の電源盤の起動スイッチ投入情報を受信し論理処
理する論理回路と、前記論理回路の制御により動作する
電源盤出力制御回路とを前記複数の電源盤のそれぞれに
備えている。
次に本考案について図面を参照して説明する。
第１図は本考案の一実施例の構成図を示しており、例
として５台の電源盤（以下Puという）Pu20〜Pu24と各電
源盤間の制御線端子間の配線系統を示している。第２図
は本考案の一実施例の要部の回路図であり、第１図のPu
20〜Pu24内のそれぞれに設けられている起動制御回路を
示している。
として５台の電源盤（以下Puという）Pu20〜Pu24と各電
源盤間の制御線端子間の配線系統を示している。第２図
は本考案の一実施例の要部の回路図であり、第１図のPu
20〜Pu24内のそれぞれに設けられている起動制御回路を
示している。
まず、第１図の実施例は主電源端子25から等機器され
る電源がPu20〜Pu24へそれぞれスイッチ15〜19を介して
入力され、後述する制御の条件を満足した４個のスイッ
チ投入された電源盤からの合成電力が電源出力端子26か
ら負荷に供給される。こゝで、各Pu20〜Pu24には第２図
で詳述する起動制御回路の制御信号授受用の５つの端子
（Pu20の場合は端子Ｘ1,Y1,Z1,W1，1）を有してお
り、第１図のように各５つの端子同士が接続されてい
る。
る電源がPu20〜Pu24へそれぞれスイッチ15〜19を介して
入力され、後述する制御の条件を満足した４個のスイッ
チ投入された電源盤からの合成電力が電源出力端子26か
ら負荷に供給される。こゝで、各Pu20〜Pu24には第２図
で詳述する起動制御回路の制御信号授受用の５つの端子
（Pu20の場合は端子Ｘ1,Y1,Z1,W1，1）を有してお
り、第１図のように各５つの端子同士が接続されてい
る。
次に第２図により起動制御回路の構成を説明する。こ
の起動制御回路は電源盤制御回路１、電源盤制御回路１
の駆動用トランジスタ２、Pu20〜Pu24中の自己のスイッ
チが投入され、電圧ＶCが供給されてスタンドバイとな
ったことを他の電源盤に情報として送るＸi情報送信端
子３、自己の電源盤以外の電源盤スイッチが投入された
ことを情報として受けるＹi,Zi,WI，i情報受信端子４
（第１図のＹ１〜５,Z１〜５,W１〜５，１〜５に対
応）、この４個の情報受信端子４の論理信号３個を組合
わせて４個のNANDゲートに入力するNANDゲート回路５、
この４個のNANDゲートの出力を合成するダイオード６〜
９、ＶCの電圧を分圧する抵抗11,12,13,14、ツェナダイ
オード10、から構成される。また、第３図は、NANDゲー
ト回路５に構成される各NANDゲートの入力対出力論理レ
ベルの眞値表を示す説明図である。
の起動制御回路は電源盤制御回路１、電源盤制御回路１
の駆動用トランジスタ２、Pu20〜Pu24中の自己のスイッ
チが投入され、電圧ＶCが供給されてスタンドバイとな
ったことを他の電源盤に情報として送るＸi情報送信端
子３、自己の電源盤以外の電源盤スイッチが投入された
ことを情報として受けるＹi,Zi,WI，i情報受信端子４
（第１図のＹ１〜５,Z１〜５,W１〜５，１〜５に対
応）、この４個の情報受信端子４の論理信号３個を組合
わせて４個のNANDゲートに入力するNANDゲート回路５、
この４個のNANDゲートの出力を合成するダイオード６〜
９、ＶCの電圧を分圧する抵抗11,12,13,14、ツェナダイ
オード10、から構成される。また、第３図は、NANDゲー
ト回路５に構成される各NANDゲートの入力対出力論理レ
ベルの眞値表を示す説明図である。
次に本実施例の動作を説明する。
今、Pu20のスイッチ15投入によりＶCが印加されると
電源盤制御回路１がバイアスされるが、トランジスタ２
がオン状態では、電源盤制御回路１は電源盤出力を停止
のまま保持している。また、スイッチ15投入状態を示す
Ｈレベルの信号がＸi送信端子３より他のPu21〜Pu24の
制御回路の受信端子４のそれぞれＹ2,Y3,W4，5に送ら
れる。他方、電源盤20のＹi〜i情報受信端子４に着目
すると、Ｙ1,Z1,W1，1にはそれぞれPu24,Pu23,Pu22,P
u21のＸi送信端子のＨレベル信号が受信される。
電源盤制御回路１がバイアスされるが、トランジスタ２
がオン状態では、電源盤制御回路１は電源盤出力を停止
のまま保持している。また、スイッチ15投入状態を示す
Ｈレベルの信号がＸi送信端子３より他のPu21〜Pu24の
制御回路の受信端子４のそれぞれＹ2,Y3,W4，5に送ら
れる。他方、電源盤20のＹi〜i情報受信端子４に着目
すると、Ｙ1,Z1,W1，1にはそれぞれPu24,Pu23,Pu22,P
u21のＸi送信端子のＨレベル信号が受信される。
仮にスイッチ投入されたPuをPu20,Pu21,Pu23とする
と、Pu20のNANDゲート、回路５の受信信号レベルはＢ1
Ｃ2Ａ4及びＡ2Ｂ3Ｃ4がＨレベルとなっているがその他
はＬレベルにあり、NANDゲート回路５の出力は第３図の
眞値表に示すようにいずれかのA,B,CがＬレベルなの
で、NAND出力はＨレベルにあることがわかる。またダイ
オード６〜９の出力も同様にＨレベルとなる。
と、Pu20のNANDゲート、回路５の受信信号レベルはＢ1
Ｃ2Ａ4及びＡ2Ｂ3Ｃ4がＨレベルとなっているがその他
はＬレベルにあり、NANDゲート回路５の出力は第３図の
眞値表に示すようにいずれかのA,B,CがＬレベルなの
で、NAND出力はＨレベルにあることがわかる。またダイ
オード６〜９の出力も同様にＨレベルとなる。
次にPu24（またはPu22）のSwを投入したとすると、Ａ
1,B2,C3（またはＣ1,A3,B4）がＨレベルとなるＡ2,B2,C
2（またはＡ4,B4,C4）が全てＨレベルとなり、第３図の
真値表からNANDゲートの出力は、Ｌレベルとなり、トラ
ンジスタ２をオフとする。トランジスタ２がオフとなる
と電源盤起動回路１が起動してPu20から電源が出力す
る。このような論理レベルの動作状態はPu21,Pu23,Pu24
（またはPu22）においても同様であり、Pu20,Pu21,Pu2
3,Pu24（またはPu22）の４台が同時に起動して合成電力
が出力26から出力される。
1,B2,C3（またはＣ1,A3,B4）がＨレベルとなるＡ2,B2,C
2（またはＡ4,B4,C4）が全てＨレベルとなり、第３図の
真値表からNANDゲートの出力は、Ｌレベルとなり、トラ
ンジスタ２をオフとする。トランジスタ２がオフとなる
と電源盤起動回路１が起動してPu20から電源が出力す
る。このような論理レベルの動作状態はPu21,Pu23,Pu24
（またはPu22）においても同様であり、Pu20,Pu21,Pu2
3,Pu24（またはPu22）の４台が同時に起動して合成電力
が出力26から出力される。
以上説明したように本考案は、複数台の電源内にお互
いの電源盤のスイッチ投入情報を認識する論理回路とこ
の論理回路の制御で動作する電源盤制御回路を備えるこ
とにより、複数台の電源を同時に起動されて合成電力を
出力することができる効果がある。
いの電源盤のスイッチ投入情報を認識する論理回路とこ
の論理回路の制御で動作する電源盤制御回路を備えるこ
とにより、複数台の電源を同時に起動されて合成電力を
出力することができる効果がある。
第１図は本考案の一実施例の構成図、第２図は第１図の
実施例の要部の起動制御回路の回路図、第３図は第２図
のNANDゲート回路の動作説明図である。 １……電源盤制御回路、２……トランジスタ、３……Ｘ
i情報送信端子、４……Ｙi,Zi,Wi，i情報受信端子、
５……NANDゲート回路、６〜９……ダイオード、10……
ツェナーダイオード、11〜14……抵抗、15〜19……スイ
ッチ、20〜24……電源盤、25……電源入力端子、26……
電源出力端子。
実施例の要部の起動制御回路の回路図、第３図は第２図
のNANDゲート回路の動作説明図である。 １……電源盤制御回路、２……トランジスタ、３……Ｘ
i情報送信端子、４……Ｙi,Zi,Wi，i情報受信端子、
５……NANDゲート回路、６〜９……ダイオード、10……
ツェナーダイオード、11〜14……抵抗、15〜19……スイ
ッチ、20〜24……電源盤、25……電源入力端子、26……
電源出力端子。
───────────────────────────────────────────────────── フロントページの続き (72)考案者 遠藤 洋七郎 宮城県黒川郡大和町吉岡字雷神２番地 宮城日本電気株式会社内 (56)参考文献 特開 平１−149115（ＪＰ，Ａ) 特開 平１−231622（ＪＰ，Ａ)
Claims (1)
- 【請求項１】複数台の電源盤を同時に並列起動させる電
源盤起動制御回路において、前記電源盤の起動スイッチ
投入情報を出力する送信回路と、前記複数の電源盤の起
動スイッチ投入情報を受信し論理処理する論理回路と、
前記論理回路の制御により動作する電源盤出力制御回路
とを前記複数の電源盤のそれぞれに備えたことを特徴と
する電源盤起動制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6461189U JP2503299Y2 (ja) | 1989-06-01 | 1989-06-01 | 電源盤起動制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6461189U JP2503299Y2 (ja) | 1989-06-01 | 1989-06-01 | 電源盤起動制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH033018U JPH033018U (ja) | 1991-01-14 |
| JP2503299Y2 true JP2503299Y2 (ja) | 1996-06-26 |
Family
ID=31595708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6461189U Expired - Lifetime JP2503299Y2 (ja) | 1989-06-01 | 1989-06-01 | 電源盤起動制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2503299Y2 (ja) |
-
1989
- 1989-06-01 JP JP6461189U patent/JP2503299Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH033018U (ja) | 1991-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5692203A (en) | Power up/power down for electronic hardware which conserves electric power | |
| JP2770446B2 (ja) | 電源装置の二重化起動方式 | |
| JP2503299Y2 (ja) | 電源盤起動制御回路 | |
| JPH0195605A (ja) | 自動車用アンテナ制御装置 | |
| JPH0378708B2 (ja) | ||
| US5400021A (en) | Apparatus for controlling an operational panel | |
| JP2000350360A (ja) | 電源制御方式 | |
| JP2663489B2 (ja) | 電源制御装置 | |
| JPH029372Y2 (ja) | ||
| KR200269695Y1 (ko) | 범용 입출력 제어장치 | |
| JPH0241260B2 (ja) | ||
| JPH01231428A (ja) | 切替制御回路 | |
| JPH036037Y2 (ja) | ||
| JPH067658Y2 (ja) | 遠隔制御装置 | |
| JPH07336887A (ja) | 並列冗長運転用電源盤 | |
| KR19980014826U (ko) | 디지탈 출력보드의 구동장치 | |
| JPH05274257A (ja) | マイクロコンピュータ | |
| KR19990086921A (ko) | 유니버설 시리얼 버스의 허브장치 | |
| JPH09198169A (ja) | キー入力装置 | |
| JPH0535516A (ja) | パネル間動作切替回路 | |
| JPH0426325A (ja) | 多接続電源盤 | |
| JPH04236126A (ja) | 電源供給方式 | |
| JPH06349397A (ja) | 切替器 | |
| JPH05250074A (ja) | マイクロコンピュータ | |
| JPH0583853A (ja) | 電源装置および電源制御方法 |