JPH0378708B2 - - Google Patents
Info
- Publication number
- JPH0378708B2 JPH0378708B2 JP57101678A JP10167882A JPH0378708B2 JP H0378708 B2 JPH0378708 B2 JP H0378708B2 JP 57101678 A JP57101678 A JP 57101678A JP 10167882 A JP10167882 A JP 10167882A JP H0378708 B2 JPH0378708 B2 JP H0378708B2
- Authority
- JP
- Japan
- Prior art keywords
- timer
- component
- circuit
- output
- components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000004069 differentiation Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B31/00—Arrangements for the associated working of recording or reproducing apparatus with related apparatus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/20—Circuits for coupling gramophone pick-up, recorder output, or microphone to receiver
- H04B1/205—Circuits for coupling gramophone pick-up, recorder output, or microphone to receiver with control bus for exchanging commands between units
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Electronic Switches (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
本発明は回路機器の制御システムに関し、特に
複数の回路機器（コンポーネント）の組み合せに
よりなる音響機器システムの動作を制御するシス
テムに関するものである。
複数の回路機器（コンポーネント）の組み合せに
よりなる音響機器システムの動作を制御するシス
テムに関するものである。
回路機器のオンオフを行ういわゆるタイマは、
広い分野にわたつて使用されており、車載用音響
機器の分野でもタイマを用いて動作制御を行う要
求が高まりつつある。タイマを有する車載用のチ
ユーナは既に発表されているが、チユーナに関し
てのみタイマ制御を行うものであり、例えばチユ
ーナ以外にテープデツキ等をも備えたコンポーネ
ントシステムの動作制御をタイマで行うものは未
だない。
広い分野にわたつて使用されており、車載用音響
機器の分野でもタイマを用いて動作制御を行う要
求が高まりつつある。タイマを有する車載用のチ
ユーナは既に発表されているが、チユーナに関し
てのみタイマ制御を行うものであり、例えばチユ
ーナ以外にテープデツキ等をも備えたコンポーネ
ントシステムの動作制御をタイマで行うものは未
だない。
従つて、従来技術では、特定の機器をタイマで
オンさせようとしても、その時他の機器がオン
（動作中）であれば、一連のシステムで２つのソ
ースが出力されるという不具合が発生する。この
為、従来例では、タイマによつて動作する機器以
外の機器がオンの時は、タイマは動作しないよう
にするか、タイマによつて特定の機器以外の出力
をカツトする方法がとられる。前者の方法によれ
ば、タイマを有効に使用する事はできなくなる。
又、後者の方法によれば、出力をカツトされた機
器は、出力が出ないだけで、動作は続行している
為に無駄に消費電力を増加させる結果となる。テ
ーププレーヤーの場合は、テープが勝手に進行し
てしまうという不具合も生ずる。更に、出力をカ
ツトする機器の数が限定されていればその数だけ
のカツト回路を必要とし、将来機器の数が増加す
る事が予想される場合には、その数を見込んだカ
ツト回路数を要すので、コストがかかつてしま
う。タイマによつて出力がカツトされる機器の
各々にカツト回路を設ける事も考えられるが、そ
の場合、タイマによつてONされる機器を用いな
いユーザーに無駄な消費を強いることになる。
オンさせようとしても、その時他の機器がオン
（動作中）であれば、一連のシステムで２つのソ
ースが出力されるという不具合が発生する。この
為、従来例では、タイマによつて動作する機器以
外の機器がオンの時は、タイマは動作しないよう
にするか、タイマによつて特定の機器以外の出力
をカツトする方法がとられる。前者の方法によれ
ば、タイマを有効に使用する事はできなくなる。
又、後者の方法によれば、出力をカツトされた機
器は、出力が出ないだけで、動作は続行している
為に無駄に消費電力を増加させる結果となる。テ
ーププレーヤーの場合は、テープが勝手に進行し
てしまうという不具合も生ずる。更に、出力をカ
ツトする機器の数が限定されていればその数だけ
のカツト回路を必要とし、将来機器の数が増加す
る事が予想される場合には、その数を見込んだカ
ツト回路数を要すので、コストがかかつてしま
う。タイマによつて出力がカツトされる機器の
各々にカツト回路を設ける事も考えられるが、そ
の場合、タイマによつてONされる機器を用いな
いユーザーに無駄な消費を強いることになる。
また、これらの制御がコネクタを介してなされ
る場合、タイマを有する機器のそのシステムにお
ける位置が限定されて接続の方法も限定されるこ
ととなるから、コンポーネントカーステレオの如
く、狭い車内に配置される機器では、その接続ミ
スによる動作不良を招き、配線等の作業に十分な
配慮を要し作業が困難になるという二次的な欠点
をも招く。
る場合、タイマを有する機器のそのシステムにお
ける位置が限定されて接続の方法も限定されるこ
ととなるから、コンポーネントカーステレオの如
く、狭い車内に配置される機器では、その接続ミ
スによる動作不良を招き、配線等の作業に十分な
配慮を要し作業が困難になるという二次的な欠点
をも招く。
本発明は上記欠点を排除すべくなされたもので
あつて、その目的とするところは、１個のタイマ
により複数の回路機器の特定機器を作動制御可能
とすると共に、各機器に優先順位をつけることに
より同時に２以上の機器が作動することを防止す
るようにした回路機器の制御システムを提供する
ことである。
あつて、その目的とするところは、１個のタイマ
により複数の回路機器の特定機器を作動制御可能
とすると共に、各機器に優先順位をつけることに
より同時に２以上の機器が作動することを防止す
るようにした回路機器の制御システムを提供する
ことである。
本発明による制御システムは複数の回路機器の
いずれか１つを選択的に作動せしめる制御システ
ムであつて、所定優先順位に従つて優先順位の上
位の回路機器に電源投入されている限り下位の回
路機器には電源供給が禁止されるよう構成されて
おり、かつタイマ手段からのタイマ制御指令に応
じて優先順位を無視して所定回路機器に電源供給
を可能とするように構成されていることを特徴と
している。
いずれか１つを選択的に作動せしめる制御システ
ムであつて、所定優先順位に従つて優先順位の上
位の回路機器に電源投入されている限り下位の回
路機器には電源供給が禁止されるよう構成されて
おり、かつタイマ手段からのタイマ制御指令に応
じて優先順位を無視して所定回路機器に電源供給
を可能とするように構成されていることを特徴と
している。
以下に図面を用いて本発明につき説明する。
第１図は本発明の原理の一例を示すブロツク図
であり、１，２，…ｍ，ｍ＋１，…は制御される
べき回路機器（以下コンポーネントと略記する）
であり、ｎ個のコンポーネントにより例えば１つ
の音響システムを形成しており、各コンポーネン
トの出力は出力信号バスＢへいわゆるワイヤード
オア形式で並列接続されている。この出力信号バ
スＢが出力アンプＤにより増幅されスピーカＥの
入力となる。
であり、１，２，…ｍ，ｍ＋１，…は制御される
べき回路機器（以下コンポーネントと略記する）
であり、ｎ個のコンポーネントにより例えば１つ
の音響システムを形成しており、各コンポーネン
トの出力は出力信号バスＢへいわゆるワイヤード
オア形式で並列接続されている。この出力信号バ
スＢが出力アンプＤにより増幅されスピーカＥの
入力となる。
各コンポーネントには図示せぬ制御回路が夫々
内蔵されている。第１のコンポーネント１に内蔵
された第１の制御回路は、第２図において詳述す
るが、第１のコンポーネントへの電源投入操作に
よりこのコンポーネントへ電源を供給し、電源断
操作により次段の第２のコンポーネント２へイネ
ーブル信号を送出するよう構成されている。第２
乃至第ｎの制御回路の各々は、これまた第２図に
おいて詳記するが、イネーブル信号の存在時にお
ける各対応するコンポーネントへの電源投入操作
により各対応コンポーネントへ電源を供給し、電
源断操作により次段コンポーネントへイネーブル
信号を送出するようになされている。ラインＡが
イネーブル信号ラインとなる。
内蔵されている。第１のコンポーネント１に内蔵
された第１の制御回路は、第２図において詳述す
るが、第１のコンポーネントへの電源投入操作に
よりこのコンポーネントへ電源を供給し、電源断
操作により次段の第２のコンポーネント２へイネ
ーブル信号を送出するよう構成されている。第２
乃至第ｎの制御回路の各々は、これまた第２図に
おいて詳記するが、イネーブル信号の存在時にお
ける各対応するコンポーネントへの電源投入操作
により各対応コンポーネントへ電源を供給し、電
源断操作により次段コンポーネントへイネーブル
信号を送出するようになされている。ラインＡが
イネーブル信号ラインとなる。
第ｍ（−は２≦ｍ≦ｎの範囲の整数）のコンポ
ーネントｍの制御回路にはタイマＴが内蔵されて
おり、本例ではこのタイマＴの出力であるタイマ
制御信号が、バスＣを介して他のすべてのコンポ
ーネント内の制御回路のリセツト信号として供給
されるようになつている。
ーネントｍの制御回路にはタイマＴが内蔵されて
おり、本例ではこのタイマＴの出力であるタイマ
制御信号が、バスＣを介して他のすべてのコンポ
ーネント内の制御回路のリセツト信号として供給
されるようになつている。
従つて、タイマＴが動作してバスＣに制御信号
が発生されると、第ｍのコンポーネントｍ以外の
コンポーネント内の制御回路はすべてリセツトさ
れてイネーブル信号送出状態にコントロールされ
る。すなわち、タイマＴにより、それまで動作状
態にあつたコンポーネントは必ず動作停止され
る。そして、このタイマＴによつて第ｍのコンポ
ーネントｍのみに電源が供給されこのコンポーネ
ントの出力がスピーカＥへ印加されることにな
る。
が発生されると、第ｍのコンポーネントｍ以外の
コンポーネント内の制御回路はすべてリセツトさ
れてイネーブル信号送出状態にコントロールされ
る。すなわち、タイマＴにより、それまで動作状
態にあつたコンポーネントは必ず動作停止され
る。そして、このタイマＴによつて第ｍのコンポ
ーネントｍのみに電源が供給されこのコンポーネ
ントの出力がスピーカＥへ印加されることにな
る。
タイマＴからの制御信号（リセツト信号）が無
い場合には、すべてのコンポーネント内の制御回
路はリセツト解除されており、制御動作可能状態
にある。従つて、第１のコンポーネント１の電源
が投入されると、このコンポーネント１のみがオ
ンとなり、イネーブル信号の送出はなくなつて他
のコンポーネントは絶対にオンすることはない。
この電源が断とされるとイネーブル信号がライン
Ａを経て第２のコンポーネント２へ送出される。
従つて、第２のコンポーネント２の電源オン操作
が可能である。この電源オン操作により第２のコ
ンポーネントがオンとなり、イネーブル信号が断
となるので他の第３のコンポーネント以下のコン
ポーネントはオンし得ない。以下順次同様動作が
可能となり、結果的に、第１乃至第ｎのコンポー
ネントがこの順に優先順位を有することになるの
である。また、あるコンポーネントが動作中、よ
り優先順位の高いコンポーネントが動作すれば、
現在動作中のコンポーネントは動作を停止するこ
とになる。
い場合には、すべてのコンポーネント内の制御回
路はリセツト解除されており、制御動作可能状態
にある。従つて、第１のコンポーネント１の電源
が投入されると、このコンポーネント１のみがオ
ンとなり、イネーブル信号の送出はなくなつて他
のコンポーネントは絶対にオンすることはない。
この電源が断とされるとイネーブル信号がライン
Ａを経て第２のコンポーネント２へ送出される。
従つて、第２のコンポーネント２の電源オン操作
が可能である。この電源オン操作により第２のコ
ンポーネントがオンとなり、イネーブル信号が断
となるので他の第３のコンポーネント以下のコン
ポーネントはオンし得ない。以下順次同様動作が
可能となり、結果的に、第１乃至第ｎのコンポー
ネントがこの順に優先順位を有することになるの
である。また、あるコンポーネントが動作中、よ
り優先順位の高いコンポーネントが動作すれば、
現在動作中のコンポーネントは動作を停止するこ
とになる。
第２図は第１図のブロツクの具体例を示す回路
図であり、第１図と同等部分は同一符号により示
されている。優先順位の最も高いコンポーネント
１は、例えばテープデツキであり、テープ走行用
モータＭや磁気ヘツドＨ更には電気回路OP1等よ
りなつている。コンポーネントｍに内蔵されたタ
イマＴが動作していない時において、テープをロ
ードするか再生（又は記録）状態にすると電源ス
イツチS1が投入されることになる。この時の電圧
の立上りが、抵抗R1、ダイオードD1，D2、コン
デンサC1からなる立上り微分回路により検出さ
れてダイオードD3を介してトランジスタQ1のベ
ースへ伝達され、このトランジスタQ1をオンさ
せる。トランジスタQ1がオンとなると、そのコ
レクタに設けられているリレーL1が駆動されそ
の接点がNC側からNO側に切換えられる。リレ
ーの共通端子にはスイツチS1を経て電源Vccが印
加されており、これが抵抗R2を介してトランジ
スタQ1のベースへ供給され、よつてトランジス
タQ1をオンに維持し、リレーL1はNO側へ切換わ
つた状態に保たれる。従つて、モータＭや電気回
路OP1等に電源が印加されテープデツキ１は動作
をすることになる。このデツキ１の出力はダイオ
ードD5を介してスピーカＥの入力信号となる。
図であり、第１図と同等部分は同一符号により示
されている。優先順位の最も高いコンポーネント
１は、例えばテープデツキであり、テープ走行用
モータＭや磁気ヘツドＨ更には電気回路OP1等よ
りなつている。コンポーネントｍに内蔵されたタ
イマＴが動作していない時において、テープをロ
ードするか再生（又は記録）状態にすると電源ス
イツチS1が投入されることになる。この時の電圧
の立上りが、抵抗R1、ダイオードD1，D2、コン
デンサC1からなる立上り微分回路により検出さ
れてダイオードD3を介してトランジスタQ1のベ
ースへ伝達され、このトランジスタQ1をオンさ
せる。トランジスタQ1がオンとなると、そのコ
レクタに設けられているリレーL1が駆動されそ
の接点がNC側からNO側に切換えられる。リレ
ーの共通端子にはスイツチS1を経て電源Vccが印
加されており、これが抵抗R2を介してトランジ
スタQ1のベースへ供給され、よつてトランジス
タQ1をオンに維持し、リレーL1はNO側へ切換わ
つた状態に保たれる。従つて、モータＭや電気回
路OP1等に電源が印加されテープデツキ１は動作
をすることになる。このデツキ１の出力はダイオ
ードD5を介してスピーカＥの入力信号となる。
スイツチS1がオフであれば、リレーL1は非動
作であり接点はNC側にある。よつて、電圧Vcc
がイネーブル信号としてラインＡへ送出され第２
のコンポーネントへ供給され、優先順位の低いコ
ンポーネントを動作可能とするのである。従つ
て、リレーL1、トランジスタQ1、微分回路等が
第１の制御回路１ａとなる。
作であり接点はNC側にある。よつて、電圧Vcc
がイネーブル信号としてラインＡへ送出され第２
のコンポーネントへ供給され、優先順位の低いコ
ンポーネントを動作可能とするのである。従つ
て、リレーL1、トランジスタQ1、微分回路等が
第１の制御回路１ａとなる。
第２のコンポーネント２は電気回路OP2からな
り、第２の制御回路２ａを内蔵する。この回路２
ａは、フリツプフロツプFF1とアンドゲートG1と
からなつており、第２のコンポーネント２へ電源
オンオフ制御スイツチS10の押圧操作毎にフリツ
プフロツプFF1の出力Ｑ，は反転するようにな
つている。このフリツプフロツプFF1の出力Ｑに
よりトランジスタQ10が制御されて電気回路OP2
へ電源投入がコントロールされる。フリツプフロ
ツプFF1の出力とイネーブルラインＡとの論理
積がアンドゲートG1により得られて、第２のコ
ンポーネント２のイネーブル信号出力となつて次
段の第３のコンポーネント３（図示せず）へ送出
される。
り、第２の制御回路２ａを内蔵する。この回路２
ａは、フリツプフロツプFF1とアンドゲートG1と
からなつており、第２のコンポーネント２へ電源
オンオフ制御スイツチS10の押圧操作毎にフリツ
プフロツプFF1の出力Ｑ，は反転するようにな
つている。このフリツプフロツプFF1の出力Ｑに
よりトランジスタQ10が制御されて電気回路OP2
へ電源投入がコントロールされる。フリツプフロ
ツプFF1の出力とイネーブルラインＡとの論理
積がアンドゲートG1により得られて、第２のコ
ンポーネント２のイネーブル信号出力となつて次
段の第３のコンポーネント３（図示せず）へ送出
される。
イネーブル入力ラインＡが高レベル（＋Vcc）
のときに、スイツチS10が押されると、フリツプ
フロツプFF1はリセツト解除されているからその
出力Ｑ，は互いに反転して、トランジスタQ10
をオンすると共にゲートG1を閉とする。よつて、
電気回路OP2に電源が印加されその出力がダイオ
ードD10を経てスピーカ入力となるのである。ゲ
ートG1が閉であるため、イネーブル信号は次段
以後のコンポーネントへは送出されない。
のときに、スイツチS10が押されると、フリツプ
フロツプFF1はリセツト解除されているからその
出力Ｑ，は互いに反転して、トランジスタQ10
をオンすると共にゲートG1を閉とする。よつて、
電気回路OP2に電源が印加されその出力がダイオ
ードD10を経てスピーカ入力となるのである。ゲ
ートG1が閉であるため、イネーブル信号は次段
以後のコンポーネントへは送出されない。
第２のコンポーネント２をオフとすべく、再び
スイツチS10が押されると、フリツプフロツプ
FF1は反転してトランジスタQ10をオフすると共
にゲートG1を開とする。従つて、電気回路OP2は
オフとなり、またイネーブル信号がゲートG1を
介して次段コンポーネントへ送出される。
スイツチS10が押されると、フリツプフロツプ
FF1は反転してトランジスタQ10をオフすると共
にゲートG1を開とする。従つて、電気回路OP2は
オフとなり、またイネーブル信号がゲートG1を
介して次段コンポーネントへ送出される。
尚、第２のコンポーネント２のイネーブル信号
Ａラインが低レベルにあれば、フリツプフロツプ
FF1はリセツト状態とされているから、スイツチ
S10の操作によつては何等フリツプフロツプFF1
は変化せず、コンポーネント２はオンし得ない。
また、アンドゲートG1の出力も低レベルである
から、更に下位のコンポーネントもオンし得ない
ことになる。
Ａラインが低レベルにあれば、フリツプフロツプ
FF1はリセツト状態とされているから、スイツチ
S10の操作によつては何等フリツプフロツプFF1
は変化せず、コンポーネント２はオンし得ない。
また、アンドゲートG1の出力も低レベルである
から、更に下位のコンポーネントもオンし得ない
ことになる。
以上の構成及び動作は第ｍのコンポーネントｍ
を除く、他のコンポーネントについても同様であ
るから特に図示していない。
を除く、他のコンポーネントについても同様であ
るから特に図示していない。
タイマＴを有する第ｍのコンポーネントｍに
は、第ｍの制御回路maが内蔵されており、これ
はフリツプフロツプFF2、タイマＴ、アンドゲー
トG2、インバータI1及びスイツチS21〜23等より
なつている。この制御回路maにより、トランジ
スタQ20がオンとなり電気回路OP3に電源が印加
され、その出力がダイオードD20を介してスピー
カ入力となるのである。
は、第ｍの制御回路maが内蔵されており、これ
はフリツプフロツプFF2、タイマＴ、アンドゲー
トG2、インバータI1及びスイツチS21〜23等より
なつている。この制御回路maにより、トランジ
スタQ20がオンとなり電気回路OP3に電源が印加
され、その出力がダイオードD20を介してスピー
カ入力となるのである。
いま、タイマスイツチS24がオン、入力される
イネーブル信号ラインＡが高レベルでスイツチ
S23がオン状態にある時、タイマＴが起動すると、
スイツチS22がオンとなつてスイツチS21のオンオ
フに無関係にトランジスタQ20が導通する。よつ
て電気回路OP3に電源が印加されることになる。
イネーブル信号ラインＡが高レベルでスイツチ
S23がオン状態にある時、タイマＴが起動すると、
スイツチS22がオンとなつてスイツチS21のオンオ
フに無関係にトランジスタQ20が導通する。よつ
て電気回路OP3に電源が印加されることになる。
次に、このコンポーネントｍより優先順位の高
いコンポーネントのうちいずれか１つが動作中に
タイマＴが通した場合、コンポーネントｍへ入力
されるイネーブル信号ラインＡは低レベルにある
から、第ｍの制御回路ma内のスイツチS23がオフ
となつており、そのままではトランジスタQ20を
オンすることができない。ここで、制御回路ma
からは、タイマＴの起動時点においてタイマ制御
信号バスＣへ高レベルのリセツト信号を発生す
る。従つて、すべてのコンポーネントの制御回路
をリセツトしてその制御動作を停止させイネーブ
ル信号送出状態とする。そのために、バスＣは各
コンポーネントのフリツプフロツプのクリヤ入力
端子へ接続されている。第１のコンポーネント１
では、バスＣにおけるリセツト信号の立上りを、
抵抗R6、コンデンサC2、ダイオードD7からなる
微分回路により検出し、トランジスタQ2をある
一定時間オンせさるようにしている。従つて、ト
ランジスタQ1のベースを強制的に低レベルとす
ることになるから、リレーL1がオンしていれば、
必ずオフに反転してその接点はNC側へリセツト
される。よつて、第１のコンポーネント１がタイ
マオン時に動作していても必ずリセツトされてイ
ネーブル信号送出状態となる。
いコンポーネントのうちいずれか１つが動作中に
タイマＴが通した場合、コンポーネントｍへ入力
されるイネーブル信号ラインＡは低レベルにある
から、第ｍの制御回路ma内のスイツチS23がオフ
となつており、そのままではトランジスタQ20を
オンすることができない。ここで、制御回路ma
からは、タイマＴの起動時点においてタイマ制御
信号バスＣへ高レベルのリセツト信号を発生す
る。従つて、すべてのコンポーネントの制御回路
をリセツトしてその制御動作を停止させイネーブ
ル信号送出状態とする。そのために、バスＣは各
コンポーネントのフリツプフロツプのクリヤ入力
端子へ接続されている。第１のコンポーネント１
では、バスＣにおけるリセツト信号の立上りを、
抵抗R6、コンデンサC2、ダイオードD7からなる
微分回路により検出し、トランジスタQ2をある
一定時間オンせさるようにしている。従つて、ト
ランジスタQ1のベースを強制的に低レベルとす
ることになるから、リレーL1がオンしていれば、
必ずオフに反転してその接点はNC側へリセツト
される。よつて、第１のコンポーネント１がタイ
マオン時に動作していても必ずリセツトされてイ
ネーブル信号送出状態となる。
こうすることにより、第ｍのコンポーネントｍ
内のスイツチS23はオンとなるから、タイマ起動
によつて必ず第ｍのコンポーネントｍの電気回路
OP3は活性化されることになるのである。この
時、ゲートG2の出力は低レベルとなるから、よ
り優先順位の低い次段コンポーネントへはイネー
ブル信号は送出されず動作禁止となる。
内のスイツチS23はオンとなるから、タイマ起動
によつて必ず第ｍのコンポーネントｍの電気回路
OP3は活性化されることになるのである。この
時、ゲートG2の出力は低レベルとなるから、よ
り優先順位の低い次段コンポーネントへはイネー
ブル信号は送出されず動作禁止となる。
第１のコンポーネント１を再び動作させるに
は、トランジスタQ1のベースにダイオードD6を
介して外部よりリスタートパルスを印加すれば、
トランジスタQ1がオンとなるから、第１のコン
ポーネントがオンとなり、そのイネーブル信号出
力は低レベルとなつて第２段以降のコンポーネン
トはすべて動作停止する。
は、トランジスタQ1のベースにダイオードD6を
介して外部よりリスタートパルスを印加すれば、
トランジスタQ1がオンとなるから、第１のコン
ポーネントがオンとなり、そのイネーブル信号出
力は低レベルとなつて第２段以降のコンポーネン
トはすべて動作停止する。
第３図は本発明の他の実施例の回路図であり、
第２図と同等部分は同一符号により示されてい
る。本例においては、タイマＴからのリセツト信
号を第１のコンポーネント１のみに供給するよう
にしたものであり、他の構成は第２図のそれと全
く同等となつている。こうすることによつて、タ
イマＴによりオフとなるのは、最高優先順位の第
１のコンポーネント１のみであり、それ以外のコ
ンポーネントは、電源スイツチS10，S20が操作さ
れたもののうちで優先順位の高いものから動作さ
せることが可能となる。
第２図と同等部分は同一符号により示されてい
る。本例においては、タイマＴからのリセツト信
号を第１のコンポーネント１のみに供給するよう
にしたものであり、他の構成は第２図のそれと全
く同等となつている。こうすることによつて、タ
イマＴによりオフとなるのは、最高優先順位の第
１のコンポーネント１のみであり、それ以外のコ
ンポーネントは、電源スイツチS10，S20が操作さ
れたもののうちで優先順位の高いものから動作さ
せることが可能となる。
尚、第２，３図において第１のコンポーネント
１のリスタートパルスの代りにタイマコントロー
ル出力を用いれば、タイマにて再スタートさせる
ことも可能となる。また種々の変形等が可能とな
るものである。
１のリスタートパルスの代りにタイマコントロー
ル出力を用いれば、タイマにて再スタートさせる
ことも可能となる。また種々の変形等が可能とな
るものである。
叙上の如く、本発明によればタイマにより特定
コンポーネントのみを優先的に動作させることが
可能となり、また各コンポーネントに優先順位を
つけることにより同時に２以上のコンポーネント
が動作することを禁止しているので、無駄な動作
がなくなる。これらコンポーネントはカスケード
に何台も追加接続できるのでシステムの増大に容
易に対処可能となる。
コンポーネントのみを優先的に動作させることが
可能となり、また各コンポーネントに優先順位を
つけることにより同時に２以上のコンポーネント
が動作することを禁止しているので、無駄な動作
がなくなる。これらコンポーネントはカスケード
に何台も追加接続できるのでシステムの増大に容
易に対処可能となる。
第１図は本発明の一実施例の動作を示すブロツ
ク図、第２図は第１図のブロツクの具体的回路
図、第３図は本発明の他の実施例の回路図であ
る。 主要部分の符号の説明、１〜ｎ……コンポーネ
ント、１ａ〜na……制御回路、Ａ……イネーブ
ル信号ライン、Ｂ……出力信号バスライン、Ｃ…
…タイマ出力バスライン、Ｔ……タイマ。
ク図、第２図は第１図のブロツクの具体的回路
図、第３図は本発明の他の実施例の回路図であ
る。 主要部分の符号の説明、１〜ｎ……コンポーネ
ント、１ａ〜na……制御回路、Ａ……イネーブ
ル信号ライン、Ｂ……出力信号バスライン、Ｃ…
…タイマ出力バスライン、Ｔ……タイマ。
Claims (1)
- １ イネーブル入力信号により回路機器動作が可
能となり、リセツト入力信号により前記回路機器
動作が停止し、前記回路機器動作の停止の間イネ
ーブル出力信号を出力する複数の回路機器のうち
いずれか１つを選択的に作動せしめる制御システ
ムであつて作動させるべき優先順位の高い回路機
器の前記イネーブル出力信号を作動させるべき優
先順位の低い回路機器の前記イネーブル入力信号
とするとともに、１の前記回路機器内に設けられ
タイマ制御信号を出力するタイマ手段と、前記タ
イマ制御信号に応答して前記タイマ手段を有する
回路機器を強制的に作動せしめる手段とを有し、
前記タイマ制御信号を少なくとも１の前記回路機
器のリセツト入力信号とすることを特徴とする回
路機器の制御システム。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57101678A JPS58219820A (ja) | 1982-06-14 | 1982-06-14 | 回路機器の制御システム |
| GB08315943A GB2123251B (en) | 1982-06-14 | 1983-06-10 | Timer-controlled audio component system |
| FR8309831A FR2528651B1 (fr) | 1982-06-14 | 1983-06-14 | Ensemble d'elements electro-acoustiques commande par dispositif temporisateur |
| DE19833321450 DE3321450C2 (de) | 1982-06-14 | 1983-06-14 | Zeitgebergesteuertes System mit mehreren Audio-Komponenten |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57101678A JPS58219820A (ja) | 1982-06-14 | 1982-06-14 | 回路機器の制御システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58219820A JPS58219820A (ja) | 1983-12-21 |
| JPH0378708B2 true JPH0378708B2 (ja) | 1991-12-16 |
Family
ID=14307005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57101678A Granted JPS58219820A (ja) | 1982-06-14 | 1982-06-14 | 回路機器の制御システム |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPS58219820A (ja) |
| DE (1) | DE3321450C2 (ja) |
| FR (1) | FR2528651B1 (ja) |
| GB (1) | GB2123251B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3013364B2 (ja) * | 1989-10-23 | 2000-02-28 | ソニー株式会社 | カラオケ装置 |
| US5170381A (en) * | 1989-11-22 | 1992-12-08 | Eldon Taylor | Method for mixing audio subliminal recordings |
| DE19624761B4 (de) * | 1996-06-21 | 2004-02-05 | Robert Bosch Gmbh | Rundfunkempfänger |
| JP2002116787A (ja) * | 2000-07-10 | 2002-04-19 | Matsushita Electric Ind Co Ltd | 優先順位決定装置、優先順位決定方法及び優先順位決定プログラム |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL71860C (ja) * | 1946-03-27 | 1900-01-01 | ||
| JPS5411474Y2 (ja) * | 1973-09-19 | 1979-05-23 | ||
| SE8005542L (sv) * | 1979-08-06 | 1981-02-07 | Clarion Co Ltd | Automatiskt kraftforsorjningssystem |
| GB2102242A (en) * | 1981-07-15 | 1983-01-26 | Summa Nova Corp | Automatic audio mixing selector device |
-
1982
- 1982-06-14 JP JP57101678A patent/JPS58219820A/ja active Granted
-
1983
- 1983-06-10 GB GB08315943A patent/GB2123251B/en not_active Expired
- 1983-06-14 FR FR8309831A patent/FR2528651B1/fr not_active Expired
- 1983-06-14 DE DE19833321450 patent/DE3321450C2/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| GB2123251A (en) | 1984-01-25 |
| FR2528651A1 (fr) | 1983-12-16 |
| JPS58219820A (ja) | 1983-12-21 |
| GB8315943D0 (en) | 1983-07-13 |
| DE3321450C2 (de) | 1986-06-19 |
| FR2528651B1 (fr) | 1986-09-12 |
| GB2123251B (en) | 1985-09-25 |
| DE3321450A1 (de) | 1984-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880003473A (ko) | 전기기계식 액튜에이터 및 시스템 | |
| JPH0378708B2 (ja) | ||
| JP2737452B2 (ja) | 電源システム | |
| KR910000681Y1 (ko) | 기능 절환 장치 | |
| JP2503299Y2 (ja) | 電源盤起動制御回路 | |
| SU1121707A1 (ru) | Устройство дл форсировки электромагнитов | |
| JPH0127400Y2 (ja) | ||
| JPH029372Y2 (ja) | ||
| KR0129491Y1 (ko) | 전원 스위칭 회로 | |
| JP3092126B2 (ja) | 電源切換回路 | |
| JPS62213519A (ja) | スイッチ制御回路 | |
| KR930004284Y1 (ko) | 스텝핑모터의 전력세이브 회로 | |
| JPH0119177Y2 (ja) | ||
| KR920004064Y1 (ko) | 전자식 전원 스위치 회로 | |
| JPH04285999A (ja) | 圧電ブザーの駆動回路 | |
| JPS6318216Y2 (ja) | ||
| JPS6319961Y2 (ja) | ||
| KR830000461Y1 (ko) | 비데오 테이프 레코더(vtr)의 예약 녹화시 녹화기능 유지회로 | |
| JP2509531Y2 (ja) | マイクロコンピュ―タの電源回路 | |
| KR890006039Y1 (ko) | 전원 공급 장치 | |
| JPH01194713A (ja) | 半導体集積回路装置 | |
| JPH02247930A (ja) | 低消費電力リレー駆動回路 | |
| JPS6152538B2 (ja) | ||
| JPS598027A (ja) | システムコントロ−ラの操作方法 | |
| JPH05205352A (ja) | 電源起動回路 |