JPS58219820A - 回路機器の制御システム - Google Patents
回路機器の制御システムInfo
- Publication number
- JPS58219820A JPS58219820A JP57101678A JP10167882A JPS58219820A JP S58219820 A JPS58219820 A JP S58219820A JP 57101678 A JP57101678 A JP 57101678A JP 10167882 A JP10167882 A JP 10167882A JP S58219820 A JPS58219820 A JP S58219820A
- Authority
- JP
- Japan
- Prior art keywords
- component
- timer
- turned
- components
- priority
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B31/00—Arrangements for the associated working of recording or reproducing apparatus with related apparatus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/20—Circuits for coupling gramophone pick-up, recorder output, or microphone to receiver
- H04B1/205—Circuits for coupling gramophone pick-up, recorder output, or microphone to receiver with control bus for exchanging commands between units
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Electronic Switches (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は回路機器の制御システムに関し、特に複数の回
路機器（コンポーネント）の組み合けによりなる音響機
器システムの動作を制御するシステムに関するわのであ
る。 回路機器のＡンＡノを行ういわゆるタイマは、広い分野
にわたっ°
路機器（コンポーネント）の組み合けによりなる音響機
器システムの動作を制御するシステムに関するわのであ
る。 回路機器のＡンＡノを行ういわゆるタイマは、広い分野
にわたっ°
【使用されでおり、申載用音費機器の分野で
もタイマを用いて動作制御を行う要求が高まりつつある
。タイマを有する車載用の１１−すは既に発表されてい
るが、チューブに関してのみタイマ制御を行うものであ
り、例えばチューナ以外にデーブデツキ等をも備えたコ
ンポーネントシスデムの動作制御をタイマで行うものは
未だない。 従つ°（、従来技術では、特定の機器をタイマでオンさ
せようとしＣも、イの詩仙の機器がオン（動作中）であ
れば、−３１のシステムで２つのソースが出力されると
いう不具合が発生ずる。この為、従来例では、タイマに
につて動作りる機器以外の機器がオンの時は、タイマは
動作しないようにするか、タイマによって特定の機器以
外の出力をカットする方法がとられる。前者の方法によ
れば、タイマを有効に使用する事はできなくなる。 又、後者の１ｊ法にＪ、れば、出力をカットされた機器
は、出力が出（２いだＣｊＣ：、動作は続行している為
に無駄に消費電力を増加させる結果どなる。ツー１プレ
ーｔ’−の場合は、デー１が勝手に進行しでしまうとい
う不具合も生ずる。更に、出力をカットする機器の数が
限定されていればその数だりのカット回路を必要とし、
将来機器の数が増加する事が予想される場合には、その
数を見込んだカット回路数を要すので、コストがかかっ
てしまう。 タイマによつ−Ｃ出ツノがカットされる機器の各々にカ
ット回路を段（′ｌる事も考えられるが、イの場合、タ
イマによってＯＮされる機器を用いないニーＩＪ’−に
無駄な費用を強いることに４ｃる。 また、これらの制御がコネクタを介してなされる場合、
タイマをイｊする機器の・でのシステムにお（」る位閘
が限定されて接続の方法も限定されることと４Ｔるから
、コンボーネン］−カースプレＡの如く、狭い車内に配
置される機器では、その接続ミスによる動作不良を招き
、配置”紳゛等の作業に十分な配慮を要し作業が困難に
なるという二次的な欠点をも招く。 本発明は上記欠点を排除７ベクイ【されたものであつ−
（“、ぞの目的とするところは、１個のタインにより複
数の回路機器の特定機器を作動制御可能とするど共に、
各機器に優先順位をっ番）ることにより同時に２以上の
機器が作動づることを防止づるＪ、うにした回路機器の
制御システムを提供と覆ることである。 本発明による制御シスーアムは複数の回路機器のいずれ
か１つを選択的に作動せしめる制御システムであって、
所定優先順位に従って優先順位の上位の回路機器に電ｉ
没入されている限り下位の回路機器には電源供給が禁止
されるよう構成されτＪ５す、かつタイマ手段からのタ
イマ制卸指令に応じＣ優先順位を無視して所定回路機器
に電源供給を可能どするように構成されていることを特
徴どしている。 以下に図面を用い一τ本発明につき説明する。 −し１ 第１図は本発明の隙即の一例を示すブ［１ツク図Ｃあり
、１．２．・・・・・・ｍ、ｍ＋１．・・・・・・は制
御されるべき回路機器（以下コンポーネン］−と略記づ
る）Ｃあり、ｎ個の〕ンボーネントにより例えば１つの
音響システムを形成しており、各コンポーネン１−の出
力は出力信号バスＢへいわゆるワイＡ７−ドＡア形式で
並列接続されでいる。この出力信号バス１３が出力アン
プＤにより増幅されスピーカ［、の入力となる。 各コンポーネントには図示μぬ制御回路が夫々内蔵され
ている。第１の］ンボーネン］・１に内蔵された第１の
制御回路は、第２図において詳述“するが、第１の二１
ンボーネントへの電源投入操作によりこの］ンボーネン
トへ電源を供給し、電源断操作にＪ：り次段の第２のコ
ンボーネン１−２へイネーブル信号を送出するよう構成
されている。第２乃至第ｎの制御回路の各々は、これま
Ｉこ第２図において詳記づるが、イネーブル信号の存在
時におｔＪる各対応するコンポーネントへの電源投入操
作により各対応コンポーネントへ電源を供給し、電源断
操作により次段コンポーネントヘイネーブル信号を送出
りるにうになされている。ラインΔがイネーブル信号ラ
インとなる。 ５− 第１Ｉｌ（ｍは２≦ｍ≦ｎの範囲の整数）の］コンポー
ネントの制御回路にはタイマ１が内蔵されており、本例
ぐはこのタイマＴの出力であるタイマ制御信号が、バス
０を介して他のづべての］ンボーネント内の制御回路の
リセット・信号として供給されるようになっている。 従って、タイマＴが動作してバスＣに制御信号が発生さ
れるど、第ｍの］ンボーネントｍ以外のフンボーネジ１
−内の制御回路はずべてリセッ（−されてイネーブル信
号送出状態に」ント［１−ルされる。１なわち、タイマ
Ｔにより、それまで動作状態にあった」ンボーネントは
必ず動作停止される。 そして、このタイマ１−によって第ｍの二１ンボーネン
ｌ−ｍのみに電源が供給されこの」ンボーネントの出力
がスピーカＦへ印加されることになる。 タイマＴからの制御信号（リヒット信号）が無い場合に
は、すべ−Ｃの］ンボーネント内の制御回路はリセット
解除されており、制御動作可能状態にある。従つ（、第
１のコンボーネンＩ〜１の電源が投入されるど、この二
１ンボーネント１のみがＡ６− ンとなり、イネーブル信号の送出はなくなって他のＴ１
ンポーネン１へは絶対にオンすることはない。 この電源が断とされると、イネーブル信号がライン八を
経Ｃ第２の、］ンボーネン１−２へ送出される。 従っ（、第２の」ンボーネンＩ〜２の電ｆｆ１７１ン操
作が可能である。この電源オン操作により第２の」ンボ
ーネントがオンどなり、イネーブル信号が断となるのｅ
他の第３の」ンボーネン［・以下のコンポーネントはオ
ンし得ない。以下順次同様動作が可能どなり、結果的に
、第１乃至第ｎのコンボーネンｌ〜がこの順に優先順位
を有することになるのである。また、あるコンポーネン
トが動作中、より優先順位の高いコンボーネン１−が動
作１れば、現イ１動作中の］ンボーネントは動作を停止
づることになる。 第２図は第１図のブ１］ツクの具体例を承り回路図であ
り、第１図と同等部分は同一符号により示されている。 優先順位の最も高い一１ンボーネント１は、例えばテー
プデッキであり、デープ走行用を一タＭや磁気ヘッド］
」更には電気回路ＯＰ＋等より’ｒ′につている。二１
ンポーネンｆ−ｍに内蔵されたタイマＴが動作し−Ｃい
ない時において、テープを【】−ドするか再生（又は記
録）状態に覆ると電源スイッチＳ＋が投入されることに
なる。この時の電圧の立上りが、抵抗１テ１．ダイオー
ドＤ＋。 Ｄ２．コンデンサＣ＋からなる立上り微分回路により検
出されてダイオード１〕３を介してｔ−ンンジスタＱＩ
のベースへ伝達され、このトランジスタＱ１をオンさせ
る１、１−ランジスタＱ１がオンとなるど、その二ルク
タに設（）られ−（いるリレーＬ＋が駆動されのイの接
点がＮ Ｃ側からＮｏ側に切換られる。リレーの共通端
子にはスイッチＳＩを軽（電源Ｖ（ｃが印加されており
、これが抵抗１＜２を介し−ＣトランジスタＱ１のベー
スへ供給され、よっＵ ｌ−ランジスタＱ１をオンに維
持し、リレーし電はＮｏ側へ切換わった状態に保たれる
。従って、モータＭｉゝ）電気回路０１〕１等に電源が
印加されテープデッキ１【よ動作をすることになる。こ
のデッ−Ｖ１の出力はダイオードＤ５を介してスピーカ
Ｅの人力信号どなる。 スイング−３＋がオフであれば、リレーＬ＋は非動作で
あり接点はＮ Ｇ側にある。よって、電圧Ｖ ｃｃがイ
ネーブル信号としてライン八へ送出され第２のコンポー
ネントへ供給され、優先順位の低い］ンボーネントを動
作可能とするのである。従−）で、リレーＬ＋、トラン
ジスタＱ＋ 、微分回路等が第１の制御回路１ａとなる
。 第２のコンポーネント２は電気回路ＯＰ ２からなり、
第２の制御回路２ａを内蔵覆る。この回路２ａは、ノリ
ツブ７０ツブＦ ｒ：＋とアンドゲートＧ１とからなっ
ており、第２のコンボーネン１〜２への電源Ａ−＞ Ａ
フ制御スイッヂＳ Ｉｎの押圧操作句にノリツブフロッ
プＦ１：１の出力Ｑ、Ｏは反転するようになっている。 このノリツブ７０ツブＦ：１：１の出力Ｑによりトラン
ジスタＱ＋ｏが制御されて電気回路（１−Ｐ ２への電
源投入がコントロールされる。ノリツブノロツブＦＦ＋
の出力０とイネーブルライン△どの論理積がアンドゲー
トＧ１により得られて、第２の］ンポーネンｌ−２のイ
ネーブル信号出力となって次段の第３のコンポーネント
３９− （図示せず）外送出される。 イネーブル人カラインへが高レベル（十Ｖ ｃｒ、 ）
のときに、スイングＳ ＋ｏが押されると、フリツブフ
［１ツブＦ（：１はリセット解除されているからその出
力Ｑ、ＣＩは互いに反転して、トランジスタ０１０をオ
ンとすると〕ＬにゲートＧ１を開とする。。 よって、電気回路ＯＰ２に電源が印加されイの出力がダ
イオード１〕１ｏを経てスピーカ入力となるのである。 ゲートＧ１が閉であるため、イネ−プル信号１，１次段
以後の」ンポーネントへは送出されない。 第２のコンポーネント２をオフとすべく、再びスイング
５）１つが押されると、ノリツブノロツブＦＦ＋４は反
転し−（トランジスタＱＩＯをオフと覆ると共にゲーｈ
Ｇ ＋ を聞どＪる。従って、電気回路０１）２はオ
フとなり、またイネーブルイに号がゲートＧ１を介して
次段コンポ−ネントンへ送出される。 尚、第２の］ンボーネント２へのイネーブル信、ｑ Ａ
ラインが低レベルにあれば、ノリツプノｌ−１ツブ１τ
Ｆ二１ はリレンｌ−状態とされでいるから、スイ１０
− ッＩ ＳＩＩ＋の操作によっては何等ノリップフ１」ツ
ブｌ ［ｌは変化せず、二１ンボ−７，ンｌ−２はオン
し得４【い。また、アンドグー１−０１の出力も低レベ
ルｅあるから、更に十位の、ｊンボーネントもオンし１
ηｆ、【いことになる。 以」、の構成及び動作は第一の］ンボーネンｌ−ｍを除
く、他の二１ンボーネントについても同様であるから特
に図示しくいない。 タイマＴを右する第一の］ンボーネントｍには、第一の
制御回路ｍａが内蔵されており、これはフリップフロッ
プＦＦ２．タイマＴ、アンドゲート０２、インバーター
１及びスイッチＳ ２１ ”−η等よりなっＣいる。こ
の制御回路ｍａにより、トランジスタＱ ２ｏがオンと
なり電気回路ＯＰ３に電源が印加され、イの出力がダイ
オードＤ ２１１を介してスピーカ入力どなるのである
。 いま、タイマスイッヂ８２４がオン、入力される１）・ イネーブル信号ラインΔが高レベルでスイッチＳ ２３
がオン状態にある時、タイマー゛が起動すると、スーｆ
ツヂＳ ２２がオンとなってスイッチ３２＋のオンオフ
に無関係りトランジスタＱ ２０が導通するわよって電
気回路ＯＰ３に電源が印加されることになる。 次に、このコンポーネントｍより優先順位の高いコンポ
ーネントのうちいずれか１つが動作中にタイマＴが起動
した場合、コンポーネント剛へ入力されるイネーブル信
号ラインＡは低レベルにあるから、第一の制御回路ｌｌ
１ａ内のスイッチ８２３がオフとなっており、そのまま
ではトランジスタＱδをオンとすることができない。こ
こで、制御回路ｍａからは、タイマＴの起動時点におい
てタイマ制御信号バスＣへ高レベルのリセット信号を発
生する。従って、すべてのコンポーネントの制御回路を
リセットしてその制御動作を停止させイネーブル信号送
出状態とする。そのために、バスＣは各コンポーネント
の７リツプフＯツブのクリヤ入力端子へ接続されている
。第１のコンポーネント１では、バスＣにおけるリセッ
ト信号の立上りを、抵抗Ｒ６，コンデンサＣ２，ダイオ
ードＤ７からなる微分回路により検出し、トランジスタ
Ｑ２をある一定時間オンせさるようにしている。従って
、トランジスタＱ１のベースを強制的に低レベルとする
ことになるから、リレーＬ＋がオンしていれば、必ずオ
フに反転してその接点はＮＧ側ヘリセットされる。よっ
て、第１のコンポーネント１がタイマオン時に動作して
いても必ずリセットされてイネーブル信号送出状態とな
る。 こうすることにより、第一のコンポーネントｍ内のスイ
ッチ８２３はオンとなるから、タイマ起動によって必ず
第一のコンポーネント−の電気回路ＯＰ３は活性化され
ることになるのである。この時、ゲートＧ２の出力は低
レベルとなるから、より優先順位の低い次段コンポーネ
ントへはイネーブル信号は送出されず動作禁止となる。 ・第１のコンポーネント１を再び動作させるには、
トランジスタＱ１のベースにダイオードＤ６を介して外
部よりリスタートパルスを印加すれば、トランジスタＱ
１がオンとなるから、第１のコンポーネントがオンとな
り、そのイネーブル信号出力は低レベルとなって第２・
段以降のコンポーネント１３− はすべて動作停止する。 第３図は本発明の他の実施例の回路図であり、第２図と
同等部分は同一符号により示されている。 本例においては、タイマＴからのリセット信号を第１の
コンポーネント１のみに供給するようにしたものであり
、他の構成は第２図のそれと全く同等となっている。こ
うすることによって、タイマＴによりオフとなるのは、
最高優先順位の第１のコンポーネント１のみであり、そ
れ以外のコンポーネントは、電源スィッチ（Ｓｔｅ 、
Ｓｔｅ ）が操作されたもののうちで優先順位の高い
ものから動作させることが可能となる。 尚、第２，３図において第１のコンポーネント１のリス
タートパルスの代りにタイマコントロール出力を用いれ
ば、タイマにて再スタートさせることも可能となる。ま
た種々の変形等が可能となるものである。 叙上の如く、本発明によればタイマにより特定コンポー
ネントのみを優先的に動作させることが可能となり、ま
た各コンポーネントに優先順位を１４− つけることにより同時に２以上のコンポーネントが動作
することを禁止しているので、無駄な動作がなくなる。 これらコンポーネントはカスケードに何台も追加接続で
きるのでシステムの増大に容易に対処可能となる。
もタイマを用いて動作制御を行う要求が高まりつつある
。タイマを有する車載用の１１−すは既に発表されてい
るが、チューブに関してのみタイマ制御を行うものであ
り、例えばチューナ以外にデーブデツキ等をも備えたコ
ンポーネントシスデムの動作制御をタイマで行うものは
未だない。 従つ°（、従来技術では、特定の機器をタイマでオンさ
せようとしＣも、イの詩仙の機器がオン（動作中）であ
れば、−３１のシステムで２つのソースが出力されると
いう不具合が発生ずる。この為、従来例では、タイマに
につて動作りる機器以外の機器がオンの時は、タイマは
動作しないようにするか、タイマによって特定の機器以
外の出力をカットする方法がとられる。前者の方法によ
れば、タイマを有効に使用する事はできなくなる。 又、後者の１ｊ法にＪ、れば、出力をカットされた機器
は、出力が出（２いだＣｊＣ：、動作は続行している為
に無駄に消費電力を増加させる結果どなる。ツー１プレ
ーｔ’−の場合は、デー１が勝手に進行しでしまうとい
う不具合も生ずる。更に、出力をカットする機器の数が
限定されていればその数だりのカット回路を必要とし、
将来機器の数が増加する事が予想される場合には、その
数を見込んだカット回路数を要すので、コストがかかっ
てしまう。 タイマによつ−Ｃ出ツノがカットされる機器の各々にカ
ット回路を段（′ｌる事も考えられるが、イの場合、タ
イマによってＯＮされる機器を用いないニーＩＪ’−に
無駄な費用を強いることに４ｃる。 また、これらの制御がコネクタを介してなされる場合、
タイマをイｊする機器の・でのシステムにお（」る位閘
が限定されて接続の方法も限定されることと４Ｔるから
、コンボーネン］−カースプレＡの如く、狭い車内に配
置される機器では、その接続ミスによる動作不良を招き
、配置”紳゛等の作業に十分な配慮を要し作業が困難に
なるという二次的な欠点をも招く。 本発明は上記欠点を排除７ベクイ【されたものであつ−
（“、ぞの目的とするところは、１個のタインにより複
数の回路機器の特定機器を作動制御可能とするど共に、
各機器に優先順位をっ番）ることにより同時に２以上の
機器が作動づることを防止づるＪ、うにした回路機器の
制御システムを提供と覆ることである。 本発明による制御シスーアムは複数の回路機器のいずれ
か１つを選択的に作動せしめる制御システムであって、
所定優先順位に従って優先順位の上位の回路機器に電ｉ
没入されている限り下位の回路機器には電源供給が禁止
されるよう構成されτＪ５す、かつタイマ手段からのタ
イマ制卸指令に応じＣ優先順位を無視して所定回路機器
に電源供給を可能どするように構成されていることを特
徴どしている。 以下に図面を用い一τ本発明につき説明する。 −し１ 第１図は本発明の隙即の一例を示すブ［１ツク図Ｃあり
、１．２．・・・・・・ｍ、ｍ＋１．・・・・・・は制
御されるべき回路機器（以下コンポーネン］−と略記づ
る）Ｃあり、ｎ個の〕ンボーネントにより例えば１つの
音響システムを形成しており、各コンポーネン１−の出
力は出力信号バスＢへいわゆるワイＡ７−ドＡア形式で
並列接続されでいる。この出力信号バス１３が出力アン
プＤにより増幅されスピーカ［、の入力となる。 各コンポーネントには図示μぬ制御回路が夫々内蔵され
ている。第１の］ンボーネン］・１に内蔵された第１の
制御回路は、第２図において詳述“するが、第１の二１
ンボーネントへの電源投入操作によりこの］ンボーネン
トへ電源を供給し、電源断操作にＪ：り次段の第２のコ
ンボーネン１−２へイネーブル信号を送出するよう構成
されている。第２乃至第ｎの制御回路の各々は、これま
Ｉこ第２図において詳記づるが、イネーブル信号の存在
時におｔＪる各対応するコンポーネントへの電源投入操
作により各対応コンポーネントへ電源を供給し、電源断
操作により次段コンポーネントヘイネーブル信号を送出
りるにうになされている。ラインΔがイネーブル信号ラ
インとなる。 ５− 第１Ｉｌ（ｍは２≦ｍ≦ｎの範囲の整数）の］コンポー
ネントの制御回路にはタイマ１が内蔵されており、本例
ぐはこのタイマＴの出力であるタイマ制御信号が、バス
０を介して他のづべての］ンボーネント内の制御回路の
リセット・信号として供給されるようになっている。 従って、タイマＴが動作してバスＣに制御信号が発生さ
れるど、第ｍの］ンボーネントｍ以外のフンボーネジ１
−内の制御回路はずべてリセッ（−されてイネーブル信
号送出状態に」ント［１−ルされる。１なわち、タイマ
Ｔにより、それまで動作状態にあった」ンボーネントは
必ず動作停止される。 そして、このタイマ１−によって第ｍの二１ンボーネン
ｌ−ｍのみに電源が供給されこの」ンボーネントの出力
がスピーカＦへ印加されることになる。 タイマＴからの制御信号（リヒット信号）が無い場合に
は、すべ−Ｃの］ンボーネント内の制御回路はリセット
解除されており、制御動作可能状態にある。従つ（、第
１のコンボーネンＩ〜１の電源が投入されるど、この二
１ンボーネント１のみがＡ６− ンとなり、イネーブル信号の送出はなくなって他のＴ１
ンポーネン１へは絶対にオンすることはない。 この電源が断とされると、イネーブル信号がライン八を
経Ｃ第２の、］ンボーネン１−２へ送出される。 従っ（、第２の」ンボーネンＩ〜２の電ｆｆ１７１ン操
作が可能である。この電源オン操作により第２の」ンボ
ーネントがオンどなり、イネーブル信号が断となるのｅ
他の第３の」ンボーネン［・以下のコンポーネントはオ
ンし得ない。以下順次同様動作が可能どなり、結果的に
、第１乃至第ｎのコンボーネンｌ〜がこの順に優先順位
を有することになるのである。また、あるコンポーネン
トが動作中、より優先順位の高いコンボーネン１−が動
作１れば、現イ１動作中の］ンボーネントは動作を停止
づることになる。 第２図は第１図のブ１］ツクの具体例を承り回路図であ
り、第１図と同等部分は同一符号により示されている。 優先順位の最も高い一１ンボーネント１は、例えばテー
プデッキであり、デープ走行用を一タＭや磁気ヘッド］
」更には電気回路ＯＰ＋等より’ｒ′につている。二１
ンポーネンｆ−ｍに内蔵されたタイマＴが動作し−Ｃい
ない時において、テープを【】−ドするか再生（又は記
録）状態に覆ると電源スイッチＳ＋が投入されることに
なる。この時の電圧の立上りが、抵抗１テ１．ダイオー
ドＤ＋。 Ｄ２．コンデンサＣ＋からなる立上り微分回路により検
出されてダイオード１〕３を介してｔ−ンンジスタＱＩ
のベースへ伝達され、このトランジスタＱ１をオンさせ
る１、１−ランジスタＱ１がオンとなるど、その二ルク
タに設（）られ−（いるリレーＬ＋が駆動されのイの接
点がＮ Ｃ側からＮｏ側に切換られる。リレーの共通端
子にはスイッチＳＩを軽（電源Ｖ（ｃが印加されており
、これが抵抗１＜２を介し−ＣトランジスタＱ１のベー
スへ供給され、よっＵ ｌ−ランジスタＱ１をオンに維
持し、リレーし電はＮｏ側へ切換わった状態に保たれる
。従って、モータＭｉゝ）電気回路０１〕１等に電源が
印加されテープデッキ１【よ動作をすることになる。こ
のデッ−Ｖ１の出力はダイオードＤ５を介してスピーカ
Ｅの人力信号どなる。 スイング−３＋がオフであれば、リレーＬ＋は非動作で
あり接点はＮ Ｇ側にある。よって、電圧Ｖ ｃｃがイ
ネーブル信号としてライン八へ送出され第２のコンポー
ネントへ供給され、優先順位の低い］ンボーネントを動
作可能とするのである。従−）で、リレーＬ＋、トラン
ジスタＱ＋ 、微分回路等が第１の制御回路１ａとなる
。 第２のコンポーネント２は電気回路ＯＰ ２からなり、
第２の制御回路２ａを内蔵覆る。この回路２ａは、ノリ
ツブ７０ツブＦ ｒ：＋とアンドゲートＧ１とからなっ
ており、第２のコンボーネン１〜２への電源Ａ−＞ Ａ
フ制御スイッヂＳ Ｉｎの押圧操作句にノリツブフロッ
プＦ１：１の出力Ｑ、Ｏは反転するようになっている。 このノリツブ７０ツブＦ：１：１の出力Ｑによりトラン
ジスタＱ＋ｏが制御されて電気回路（１−Ｐ ２への電
源投入がコントロールされる。ノリツブノロツブＦＦ＋
の出力０とイネーブルライン△どの論理積がアンドゲー
トＧ１により得られて、第２の］ンポーネンｌ−２のイ
ネーブル信号出力となって次段の第３のコンポーネント
３９− （図示せず）外送出される。 イネーブル人カラインへが高レベル（十Ｖ ｃｒ、 ）
のときに、スイングＳ ＋ｏが押されると、フリツブフ
［１ツブＦ（：１はリセット解除されているからその出
力Ｑ、ＣＩは互いに反転して、トランジスタ０１０をオ
ンとすると〕ＬにゲートＧ１を開とする。。 よって、電気回路ＯＰ２に電源が印加されイの出力がダ
イオード１〕１ｏを経てスピーカ入力となるのである。 ゲートＧ１が閉であるため、イネ−プル信号１，１次段
以後の」ンポーネントへは送出されない。 第２のコンポーネント２をオフとすべく、再びスイング
５）１つが押されると、ノリツブノロツブＦＦ＋４は反
転し−（トランジスタＱＩＯをオフと覆ると共にゲーｈ
Ｇ ＋ を聞どＪる。従って、電気回路０１）２はオ
フとなり、またイネーブルイに号がゲートＧ１を介して
次段コンポ−ネントンへ送出される。 尚、第２の］ンボーネント２へのイネーブル信、ｑ Ａ
ラインが低レベルにあれば、ノリツプノｌ−１ツブ１τ
Ｆ二１ はリレンｌ−状態とされでいるから、スイ１０
− ッＩ ＳＩＩ＋の操作によっては何等ノリップフ１」ツ
ブｌ ［ｌは変化せず、二１ンボ−７，ンｌ−２はオン
し得４【い。また、アンドグー１−０１の出力も低レベ
ルｅあるから、更に十位の、ｊンボーネントもオンし１
ηｆ、【いことになる。 以」、の構成及び動作は第一の］ンボーネンｌ−ｍを除
く、他の二１ンボーネントについても同様であるから特
に図示しくいない。 タイマＴを右する第一の］ンボーネントｍには、第一の
制御回路ｍａが内蔵されており、これはフリップフロッ
プＦＦ２．タイマＴ、アンドゲート０２、インバーター
１及びスイッチＳ ２１ ”−η等よりなっＣいる。こ
の制御回路ｍａにより、トランジスタＱ ２ｏがオンと
なり電気回路ＯＰ３に電源が印加され、イの出力がダイ
オードＤ ２１１を介してスピーカ入力どなるのである
。 いま、タイマスイッヂ８２４がオン、入力される１）・ イネーブル信号ラインΔが高レベルでスイッチＳ ２３
がオン状態にある時、タイマー゛が起動すると、スーｆ
ツヂＳ ２２がオンとなってスイッチ３２＋のオンオフ
に無関係りトランジスタＱ ２０が導通するわよって電
気回路ＯＰ３に電源が印加されることになる。 次に、このコンポーネントｍより優先順位の高いコンポ
ーネントのうちいずれか１つが動作中にタイマＴが起動
した場合、コンポーネント剛へ入力されるイネーブル信
号ラインＡは低レベルにあるから、第一の制御回路ｌｌ
１ａ内のスイッチ８２３がオフとなっており、そのまま
ではトランジスタＱδをオンとすることができない。こ
こで、制御回路ｍａからは、タイマＴの起動時点におい
てタイマ制御信号バスＣへ高レベルのリセット信号を発
生する。従って、すべてのコンポーネントの制御回路を
リセットしてその制御動作を停止させイネーブル信号送
出状態とする。そのために、バスＣは各コンポーネント
の７リツプフＯツブのクリヤ入力端子へ接続されている
。第１のコンポーネント１では、バスＣにおけるリセッ
ト信号の立上りを、抵抗Ｒ６，コンデンサＣ２，ダイオ
ードＤ７からなる微分回路により検出し、トランジスタ
Ｑ２をある一定時間オンせさるようにしている。従って
、トランジスタＱ１のベースを強制的に低レベルとする
ことになるから、リレーＬ＋がオンしていれば、必ずオ
フに反転してその接点はＮＧ側ヘリセットされる。よっ
て、第１のコンポーネント１がタイマオン時に動作して
いても必ずリセットされてイネーブル信号送出状態とな
る。 こうすることにより、第一のコンポーネントｍ内のスイ
ッチ８２３はオンとなるから、タイマ起動によって必ず
第一のコンポーネント−の電気回路ＯＰ３は活性化され
ることになるのである。この時、ゲートＧ２の出力は低
レベルとなるから、より優先順位の低い次段コンポーネ
ントへはイネーブル信号は送出されず動作禁止となる。 ・第１のコンポーネント１を再び動作させるには、
トランジスタＱ１のベースにダイオードＤ６を介して外
部よりリスタートパルスを印加すれば、トランジスタＱ
１がオンとなるから、第１のコンポーネントがオンとな
り、そのイネーブル信号出力は低レベルとなって第２・
段以降のコンポーネント１３− はすべて動作停止する。 第３図は本発明の他の実施例の回路図であり、第２図と
同等部分は同一符号により示されている。 本例においては、タイマＴからのリセット信号を第１の
コンポーネント１のみに供給するようにしたものであり
、他の構成は第２図のそれと全く同等となっている。こ
うすることによって、タイマＴによりオフとなるのは、
最高優先順位の第１のコンポーネント１のみであり、そ
れ以外のコンポーネントは、電源スィッチ（Ｓｔｅ 、
Ｓｔｅ ）が操作されたもののうちで優先順位の高い
ものから動作させることが可能となる。 尚、第２，３図において第１のコンポーネント１のリス
タートパルスの代りにタイマコントロール出力を用いれ
ば、タイマにて再スタートさせることも可能となる。ま
た種々の変形等が可能となるものである。 叙上の如く、本発明によればタイマにより特定コンポー
ネントのみを優先的に動作させることが可能となり、ま
た各コンポーネントに優先順位を１４− つけることにより同時に２以上のコンポーネントが動作
することを禁止しているので、無駄な動作がなくなる。 これらコンポーネントはカスケードに何台も追加接続で
きるのでシステムの増大に容易に対処可能となる。
第１図は本発明の一実施例の動作を示すブロック図、第
２図は第１図のブロックの具体的回路図。 第３図は本発明の他の実施例の回路図である。 主要部分の符号の説明 − １〜０・・・・・・コンポーネント １ａ〜ｎａ・・・・・・制御回路 Ａ・・・・・・イネーブル信号ライン Ｂ・・・・・・出力信号パスライン Ｃ・・・・・・タイマ出力バスライン Ｔ・・・・・・タイマ 出願人 パイオニア株式会社 代理人 弁理士 藤村元彦 １５−
２図は第１図のブロックの具体的回路図。 第３図は本発明の他の実施例の回路図である。 主要部分の符号の説明 − １〜０・・・・・・コンポーネント １ａ〜ｎａ・・・・・・制御回路 Ａ・・・・・・イネーブル信号ライン Ｂ・・・・・・出力信号パスライン Ｃ・・・・・・タイマ出力バスライン Ｔ・・・・・・タイマ 出願人 パイオニア株式会社 代理人 弁理士 藤村元彦 １５−
Claims (2)
- （１） 複数の回路機器のいずれか１つを選択的に作動
せしめる制御システムであって、所定の優先順位に従っ
て優先順位の上位の回路機器に電源投入されている限り
下位の回路機器には電源供給が禁止されるように構成さ
れており、かつタイマ手段からのタイマ制御指令に応じ
て前記優先順位を無視可能とするように構成されている
ことを特徴とする制御システム。 - （２） 前記タイマ手段にＪ：り特定の回路機器のみに
電源供給をなすようにしたことを特徴とする特許請求の
範囲第１項記載の制御システム。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57101678A JPS58219820A (ja) | 1982-06-14 | 1982-06-14 | 回路機器の制御システム |
| GB08315943A GB2123251B (en) | 1982-06-14 | 1983-06-10 | Timer-controlled audio component system |
| FR8309831A FR2528651B1 (fr) | 1982-06-14 | 1983-06-14 | Ensemble d'elements electro-acoustiques commande par dispositif temporisateur |
| DE19833321450 DE3321450C2 (de) | 1982-06-14 | 1983-06-14 | Zeitgebergesteuertes System mit mehreren Audio-Komponenten |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57101678A JPS58219820A (ja) | 1982-06-14 | 1982-06-14 | 回路機器の制御システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58219820A true JPS58219820A (ja) | 1983-12-21 |
| JPH0378708B2 JPH0378708B2 (ja) | 1991-12-16 |
Family
ID=14307005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57101678A Granted JPS58219820A (ja) | 1982-06-14 | 1982-06-14 | 回路機器の制御システム |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPS58219820A (ja) |
| DE (1) | DE3321450C2 (ja) |
| FR (1) | FR2528651B1 (ja) |
| GB (1) | GB2123251B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03137867A (ja) * | 1989-10-23 | 1991-06-12 | Sony Corp | カラオケ装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5170381A (en) * | 1989-11-22 | 1992-12-08 | Eldon Taylor | Method for mixing audio subliminal recordings |
| DE19624761B4 (de) * | 1996-06-21 | 2004-02-05 | Robert Bosch Gmbh | Rundfunkempfänger |
| JP2002116787A (ja) | 2000-07-10 | 2002-04-19 | Matsushita Electric Ind Co Ltd | 優先順位決定装置、優先順位決定方法及び優先順位決定プログラム |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL71860C (ja) * | 1946-03-27 | 1900-01-01 | ||
| JPS5411474Y2 (ja) * | 1973-09-19 | 1979-05-23 | ||
| US4380809A (en) * | 1979-08-06 | 1983-04-19 | Clarion Co., Ltd. | Automatic power supply system |
| GB2102242A (en) * | 1981-07-15 | 1983-01-26 | Summa Nova Corp | Automatic audio mixing selector device |
-
1982
- 1982-06-14 JP JP57101678A patent/JPS58219820A/ja active Granted
-
1983
- 1983-06-10 GB GB08315943A patent/GB2123251B/en not_active Expired
- 1983-06-14 FR FR8309831A patent/FR2528651B1/fr not_active Expired
- 1983-06-14 DE DE19833321450 patent/DE3321450C2/de not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03137867A (ja) * | 1989-10-23 | 1991-06-12 | Sony Corp | カラオケ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0378708B2 (ja) | 1991-12-16 |
| GB8315943D0 (en) | 1983-07-13 |
| FR2528651A1 (fr) | 1983-12-16 |
| GB2123251A (en) | 1984-01-25 |
| DE3321450C2 (de) | 1986-06-19 |
| GB2123251B (en) | 1985-09-25 |
| DE3321450A1 (de) | 1984-01-05 |
| FR2528651B1 (fr) | 1986-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5396108A (en) | Latch controlled output driver | |
| US6211709B1 (en) | Pulse generating apparatus | |
| JPS58219820A (ja) | 回路機器の制御システム | |
| US5086441A (en) | Frequency divider circuit | |
| JPH06197000A (ja) | Ｃｍｏｓ３ステートバッファ回路およびその制御方法 | |
| JPH09180452A (ja) | メモリのアドレス遷移検出回路 | |
| JPH0645900A (ja) | オーバーラップなしでの複数個の電圧の一つの選択 | |
| US5757940A (en) | Electric volume controller | |
| JPH1169624A (ja) | 突入電流制限付スイッチ回路 | |
| JPH0936722A (ja) | 論理ゲートのアレイをソフト駆動するための方法及び装置、及びスイッチングの歪みの抑制方法 | |
| JPH038126B2 (ja) | ||
| JP2943810B2 (ja) | モータ駆動ｉｃ回路 | |
| JPH05166380A (ja) | 出力バッファ回路 | |
| KR910003208Y1 (ko) | 캠코더의 더빙연결장치 | |
| JPS6122345Y2 (ja) | ||
| JPS59229806A (ja) | プランジヤ−駆動回路 | |
| KR870001882Y1 (ko) | 더블데크의 선곡제어회로 | |
| JP2836655B2 (ja) | 半導体デバイス測定装置 | |
| JPS62226403A (ja) | 音響装置の入力モ−ド切り換え回路 | |
| JPS59147505A (ja) | 増幅回路 | |
| JPH05325574A (ja) | 書き込み回路 | |
| JP2503299Y2 (ja) | 電源盤起動制御回路 | |
| JPH01174116A (ja) | バイアス制御回路 | |
| JPH02884B2 (ja) | ||
| JPH0423489B2 (ja) |