JPH02884B2 - - Google Patents
Info
- Publication number
- JPH02884B2 JPH02884B2 JP58046803A JP4680383A JPH02884B2 JP H02884 B2 JPH02884 B2 JP H02884B2 JP 58046803 A JP58046803 A JP 58046803A JP 4680383 A JP4680383 A JP 4680383A JP H02884 B2 JPH02884 B2 JP H02884B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- switch
- inputs
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 238000007599 discharging Methods 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
- H03G3/348—Muting in response to a mechanical action or to power supply variations, e.g. during tuning; Click removal circuits
Landscapes
- Amplifiers (AREA)
- Noise Elimination (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明は、切換回路を付加した増幅器の該切換
回路の切換動作に伴う雑音（ポツ音）を除去する
ミユート回路の制御信号発生回路に関する。
回路の切換動作に伴う雑音（ポツ音）を除去する
ミユート回路の制御信号発生回路に関する。
従来技術と問題点
第１図はオートリバース型テープデツキに内蔵
される増幅回路の一例で、１は磁気テープのＡ面
から検出された入力Ａを増幅する増幅器、２はそ
のＢ面から検出された入力Ｂを増幅する増幅器で
ある。この型のテープデツキは４ヘツドを備え、
これらはプレイ状では磁気テープに接触し、４ヘ
ツドのうちの２ヘツドがフオワード時再生ステレ
オ出力を生じ、残りの２ヘツドがリバース時再生
ステレオ出力を生じる。入力Ａとは該フオワード
時再生ステレオ出力の一方を示し（他方は図示を
省略）、入力Ｂとはリバース時のそれを示し、Ａ
面、Ｂ面とは上記各２ヘツドが接触するテープ面
をいう。増幅器１，２の出力は、テープ走行方向
Ｆ／Ｒ（Ｆはフオワード、Ｒはリバース）に応じ
て切換えられるＦ／Ｒ切換スイツチSWbを通し
て出力段の増幅器３に入力し、これによりＦ／Ｒ
選択がなされる。SWaは増幅器１〜３を含む増
幅回路の特性を変更する切換スイツチで、使用す
る磁気テープがメタル（Ｍ）かノーマル（Ｎ）か
に応じてＭ側又はＮ側に切換られる。
される増幅回路の一例で、１は磁気テープのＡ面
から検出された入力Ａを増幅する増幅器、２はそ
のＢ面から検出された入力Ｂを増幅する増幅器で
ある。この型のテープデツキは４ヘツドを備え、
これらはプレイ状では磁気テープに接触し、４ヘ
ツドのうちの２ヘツドがフオワード時再生ステレ
オ出力を生じ、残りの２ヘツドがリバース時再生
ステレオ出力を生じる。入力Ａとは該フオワード
時再生ステレオ出力の一方を示し（他方は図示を
省略）、入力Ｂとはリバース時のそれを示し、Ａ
面、Ｂ面とは上記各２ヘツドが接触するテープ面
をいう。増幅器１，２の出力は、テープ走行方向
Ｆ／Ｒ（Ｆはフオワード、Ｒはリバース）に応じ
て切換えられるＦ／Ｒ切換スイツチSWbを通し
て出力段の増幅器３に入力し、これによりＦ／Ｒ
選択がなされる。SWaは増幅器１〜３を含む増
幅回路の特性を変更する切換スイツチで、使用す
る磁気テープがメタル（Ｍ）かノーマル（Ｎ）か
に応じてＭ側又はＮ側に切換られる。
オートリバース型のテープデツキでは再生時の
走行方向を図示しないスイツチにより切換え、こ
のスイツチとＦ／Ｒ切換スイツチSWbは連動し
ている。そしてこれらのスイツチが切換えられる
とき、ポツというシヨツク音がスピーカから発生
するが、これを避けるために通常ミユート回路を
使用する。ミユート回路は増幅器の信号線をグラ
ンドへ接続する等して、音声出力をスピーカへ与
えないようにする機能を有した回路であるが、こ
の回路をポツ音が出る切換時のみ一時的に作動さ
せるためには適切なミユーテイング制御信号発生
回路が必要となる。ポツ音はＭ／Ｎ切換スイツチ
SWaを操作したときも発生するから、このスイ
ツチSWaに対してもミユーテイング制御信号発
生回路が必要になる。
走行方向を図示しないスイツチにより切換え、こ
のスイツチとＦ／Ｒ切換スイツチSWbは連動し
ている。そしてこれらのスイツチが切換えられる
とき、ポツというシヨツク音がスピーカから発生
するが、これを避けるために通常ミユート回路を
使用する。ミユート回路は増幅器の信号線をグラ
ンドへ接続する等して、音声出力をスピーカへ与
えないようにする機能を有した回路であるが、こ
の回路をポツ音が出る切換時のみ一時的に作動さ
せるためには適切なミユーテイング制御信号発生
回路が必要となる。ポツ音はＭ／Ｎ切換スイツチ
SWaを操作したときも発生するから、このスイ
ツチSWaに対してもミユーテイング制御信号発
生回路が必要になる。
第２図ａ，ｂは従来例である。同図ａはスイツ
チSWをオンにするとミユーテイング制御信号
OUTが生じるが、スイツチSWがオンの間該信
号OUTが常に生じる回路方式であるため、単純
に該スイツチSWを第１図の切換スイツチSWaま
たはSWbと連動させた使い方はできない。即ち
一方の状態では常にミユートがかかつてしまう。
この回路を使用するには切換スイツチSWa等が
切換え動作を行なう間だけスイツチSWが閉じる
ようにする等の工夫が必要であるが、不充分、不
完全さが残るのは避けられない。一方、第２図ｂ
はコンデンサ４，５を用いてスイツチ信号を微分
化し、オンオフ時に一時的にのみミユーテイング
制御信号が発生するようにしたものであるが、集
積回路上で容量の大きなコンデンサ４，５を作る
ことがむずかしく、このために外付部品が増加す
る欠点がある。また入力を追加する場合、１入力
に対しコンパレータを６，７又は８，９等と２個
必要とするので回路が複雑となる。
チSWをオンにするとミユーテイング制御信号
OUTが生じるが、スイツチSWがオンの間該信
号OUTが常に生じる回路方式であるため、単純
に該スイツチSWを第１図の切換スイツチSWaま
たはSWbと連動させた使い方はできない。即ち
一方の状態では常にミユートがかかつてしまう。
この回路を使用するには切換スイツチSWa等が
切換え動作を行なう間だけスイツチSWが閉じる
ようにする等の工夫が必要であるが、不充分、不
完全さが残るのは避けられない。一方、第２図ｂ
はコンデンサ４，５を用いてスイツチ信号を微分
化し、オンオフ時に一時的にのみミユーテイング
制御信号が発生するようにしたものであるが、集
積回路上で容量の大きなコンデンサ４，５を作る
ことがむずかしく、このために外付部品が増加す
る欠点がある。また入力を追加する場合、１入力
に対しコンパレータを６，７又は８，９等と２個
必要とするので回路が複雑となる。
発明の目的
本発明は、複数の切換スイツチを備えた増幅器
において、スイツチの切換時に発生する耳障りな
シヨツク音を防止するためのミユート回路を制御
する効果的なそして集積回路化容易なミユート制
御信号発生回路を提供しようとするものである。
において、スイツチの切換時に発生する耳障りな
シヨツク音を防止するためのミユート回路を制御
する効果的なそして集積回路化容易なミユート制
御信号発生回路を提供しようとするものである。
発明の構成
本発明は、排他的論理和回路を１もしくは複数
個用いて複数のスイツチ入力の変化を検出する入
力回路と、該回路の出力によつて充放電が制御さ
れるチヤージポンプ回路と、該入力回路の出力と
該チヤージポンプ回路の出力を２入力として該入
力回路の入力の１つに変化が生じたとき一定時間
だけミユーテイング制御信号を発生する出力段の
排他的論理和回路とを備えてなることを特徴とす
るが、以下図示の実施例を参照しながらこれを詳
細に説明する。
個用いて複数のスイツチ入力の変化を検出する入
力回路と、該回路の出力によつて充放電が制御さ
れるチヤージポンプ回路と、該入力回路の出力と
該チヤージポンプ回路の出力を２入力として該入
力回路の入力の１つに変化が生じたとき一定時間
だけミユーテイング制御信号を発生する出力段の
排他的論理和回路とを備えてなることを特徴とす
るが、以下図示の実施例を参照しながらこれを詳
細に説明する。
発明の実施例
第３図は本発明の一実施例を示す概略構成図
で、E1，E2は排他的論理和（以下EORと略す）
回路、N1〜N3はインバータ、SW1，SW2はスイ
ツチ、CSa，CSbは定電流源、Caはコンデンサで
ある。この回路構成でスイツチ入力１，２とも論
理Ｈ（ハイ）であるとはEOR回路E1の出力ａは論
理Ｌ（ロー）であるから、インバータN2の出力は
Ｈである。従つてスイツチSW1がオン（スイツチ
SW2はオフ）しているのでコンデンサCaは充電
されている。この状態で一方の入力１をＬとする
と（第５図のタイミングチヤート）、EOR回路
E1によりａ点はＬ→ＨとなりスイツチSW2がオ
ンし（SW1はオフ）、同時にインバータN1により
ｂ点はＨ→Ｌとなる。スイツチSW2がオンすると
コンデンサCaの電荷が定電流回路CSdを通り放
電されるのでＣ点の電位Ecは直線的に低下する
が、はインバータN3のしきい電圧VTh以下となら
ないうちはｄ点はＬ→Ｈとならない。ゆえに入力
１をＬとした時点よりEc≦VThとなるまでの間
はEOR回路E2の２つの入力ｂ，ｄはどちらでも
Ｌであつて出力はＬを保つ。ミユーテイング制
御信号として意味を持つのはこの出力のレベル
であるが、その継続期間は入力１に変化生じてか
らEc≦VThとなるまでに限られ、Ec≦VThになる
と出力ＯはＨに反転してミユートを解く。
で、E1，E2は排他的論理和（以下EORと略す）
回路、N1〜N3はインバータ、SW1，SW2はスイ
ツチ、CSa，CSbは定電流源、Caはコンデンサで
ある。この回路構成でスイツチ入力１，２とも論
理Ｈ（ハイ）であるとはEOR回路E1の出力ａは論
理Ｌ（ロー）であるから、インバータN2の出力は
Ｈである。従つてスイツチSW1がオン（スイツチ
SW2はオフ）しているのでコンデンサCaは充電
されている。この状態で一方の入力１をＬとする
と（第５図のタイミングチヤート）、EOR回路
E1によりａ点はＬ→ＨとなりスイツチSW2がオ
ンし（SW1はオフ）、同時にインバータN1により
ｂ点はＨ→Ｌとなる。スイツチSW2がオンすると
コンデンサCaの電荷が定電流回路CSdを通り放
電されるのでＣ点の電位Ecは直線的に低下する
が、はインバータN3のしきい電圧VTh以下となら
ないうちはｄ点はＬ→Ｈとならない。ゆえに入力
１をＬとした時点よりEc≦VThとなるまでの間
はEOR回路E2の２つの入力ｂ，ｄはどちらでも
Ｌであつて出力はＬを保つ。ミユーテイング制
御信号として意味を持つのはこの出力のレベル
であるが、その継続期間は入力１に変化生じてか
らEc≦VThとなるまでに限られ、Ec≦VThになる
と出力ＯはＨに反転してミユートを解く。
この後、入力１がＬのままで他方の入力２をＬ
とすると（第５図）スイツチSW1が再度オンし
て定電流源CSaによつてコンデンサCa充電され
るが、同様の理由でｄ点はEc≧VThとなるまでＨ
→Ｌとならない。この間、つまり入力２をＬにし
てからEc≧VThになるまでの間は出力パルス状
にＬとなるので、これがミユーテイング制御信号
となる。この信号の後縁は、ｂ点が直ちにＬ→Ｈ
となつているので、Ec≧VThとなつてｄ点がＬ→
Ｈになつた時点である。このようにして、入力
１，２の立下りから一定時間だけミユーテイング
制御信号が発生されたが、同様の動作原理から入
力１，２の立上り（第５図の）から一定時間
も同種のミユーテイング制御信号が発生される。
とすると（第５図）スイツチSW1が再度オンし
て定電流源CSaによつてコンデンサCa充電され
るが、同様の理由でｄ点はEc≧VThとなるまでＨ
→Ｌとならない。この間、つまり入力２をＬにし
てからEc≧VThになるまでの間は出力パルス状
にＬとなるので、これがミユーテイング制御信号
となる。この信号の後縁は、ｂ点が直ちにＬ→Ｈ
となつているので、Ec≧VThとなつてｄ点がＬ→
Ｈになつた時点である。このようにして、入力
１，２の立下りから一定時間だけミユーテイング
制御信号が発生されたが、同様の動作原理から入
力１，２の立上り（第５図の）から一定時間
も同種のミユーテイング制御信号が発生される。
第４図は第１図の切換スイツチSWa，SWbを
入力１，２として上述のミユーテイング制御信号
Ｏを発生する回路の具体例である。この回路は切
換スイツチSWa，SWbによつて制御される電子
的な切換スイツチSWa′，SWb′を内蔵しており、
これが第１図の増幅器切換えに利用される。トラ
ンジスタQ7，Q8はEOR回路E1を、またトランジ
スタQ19，Q20はEOR回路E2を構成する。トラン
ジスタQ21はインバータN1に相当し、１点鎖線枠
CP内はインバータN2からインバータN3に至るチ
ヤージポンプ回路である。このうちトランジスタ
Q13〜Q15はスイツチSW1，SW2、定電流源Csbに
相当し、トランジスタQ16はコンデンサCaの電圧
検出用、ダイオードD3〜D4はレベルシフト用で
ある。この場合、第５図のVThはトランジスタ
Q17を含めてVBE３段上つてトランジスタQ16の
VBE１段下つたところであるから、VBE２段分の
1.4Vである。詳しい説明は省略するがQ1〜Q23は
トランジスタ、ZD1〜ZD3はツエナーダイオード、
D1〜D5はダイオード、CS1〜CS10は定電流源、
Ｑミユーテイング用のトランジスタで、出力の
反転信号′を受けて信号線Ｌを流れる信号をグ
ランドへ落とす。尚、この回路では電源Vccの電
圧が低下すると定電流源CS10がオフとなるので
出力は常にＬとなり、反転信号′は常にＨレ
ベルになる。このため電源低下で増幅器の出力が
異常になつた場合には自動的にミユートがかかる
利点がある。また同様の理由から電源のオン、オ
フ時にもミユートがかかる。
入力１，２として上述のミユーテイング制御信号
Ｏを発生する回路の具体例である。この回路は切
換スイツチSWa，SWbによつて制御される電子
的な切換スイツチSWa′，SWb′を内蔵しており、
これが第１図の増幅器切換えに利用される。トラ
ンジスタQ7，Q8はEOR回路E1を、またトランジ
スタQ19，Q20はEOR回路E2を構成する。トラン
ジスタQ21はインバータN1に相当し、１点鎖線枠
CP内はインバータN2からインバータN3に至るチ
ヤージポンプ回路である。このうちトランジスタ
Q13〜Q15はスイツチSW1，SW2、定電流源Csbに
相当し、トランジスタQ16はコンデンサCaの電圧
検出用、ダイオードD3〜D4はレベルシフト用で
ある。この場合、第５図のVThはトランジスタ
Q17を含めてVBE３段上つてトランジスタQ16の
VBE１段下つたところであるから、VBE２段分の
1.4Vである。詳しい説明は省略するがQ1〜Q23は
トランジスタ、ZD1〜ZD3はツエナーダイオード、
D1〜D5はダイオード、CS1〜CS10は定電流源、
Ｑミユーテイング用のトランジスタで、出力の
反転信号′を受けて信号線Ｌを流れる信号をグ
ランドへ落とす。尚、この回路では電源Vccの電
圧が低下すると定電流源CS10がオフとなるので
出力は常にＬとなり、反転信号′は常にＨレ
ベルになる。このため電源低下で増幅器の出力が
異常になつた場合には自動的にミユートがかかる
利点がある。また同様の理由から電源のオン、オ
フ時にもミユートがかかる。
上記実施例では２入力（切換スイツチが２個）
の場合の例としたが、入力段のEOR回路E1を第
６図にように構成すればさらに多くのスイツチ入
力に対しても共通の回路でミユーテイング制御信
号を発生できる。
の場合の例としたが、入力段のEOR回路E1を第
６図にように構成すればさらに多くのスイツチ入
力に対しても共通の回路でミユーテイング制御信
号を発生できる。
発明の効果
以上述べたように本発明によれば、複数のスイ
ツチ入力に対し共通の回路を利用して変化点から
一定時間だけミユーテイング制御信号を発生でき
る。しかも、使用するコンデンサは１つであるか
ら外付部品は少なく、また端子数も少なくて済む
利点がある。
ツチ入力に対し共通の回路を利用して変化点から
一定時間だけミユーテイング制御信号を発生でき
る。しかも、使用するコンデンサは１つであるか
ら外付部品は少なく、また端子数も少なくて済む
利点がある。
第１図は切換スイツチ付増幅回路の一例を示す
構成図、第２図は従来のミユーテイング制御信号
発生回路の構成図、第３図は本発明の一実施例を
示す構成図、第４図はその具体例を示す回路図、
第５図は第３図の各部信号波形図、第６図は多入
力に適用する入力段の構成図である。 図中、E1は入力段の排他的論理回路（入力回
路）、CPはチヤージポンプ回路、E2は出力段の排
他的論理和回路である。
構成図、第２図は従来のミユーテイング制御信号
発生回路の構成図、第３図は本発明の一実施例を
示す構成図、第４図はその具体例を示す回路図、
第５図は第３図の各部信号波形図、第６図は多入
力に適用する入力段の構成図である。 図中、E1は入力段の排他的論理回路（入力回
路）、CPはチヤージポンプ回路、E2は出力段の排
他的論理和回路である。
Claims (1)
- １ 排他的論理和回路を１もしくは複数個用いて
複数のスイツチ入力の変化を検出する入力回路
と、該回路の出力によつて充放電が制御されるチ
ヤージポンプ回路と、該入力回路の出力と該チヤ
ージポンプ回路の出力を２入力として該入力回路
の入力の１つに変化が生じたとき一定時間だけミ
ユーテイング制御信号を発生する出力段の排他的
論理和回路とを備えてなることを特徴とするミユ
ーテイング制御信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58046803A JPS59172813A (ja) | 1983-03-19 | 1983-03-19 | ミユ−テイング制御信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58046803A JPS59172813A (ja) | 1983-03-19 | 1983-03-19 | ミユ−テイング制御信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59172813A JPS59172813A (ja) | 1984-09-29 |
| JPH02884B2 true JPH02884B2 (ja) | 1990-01-09 |
Family
ID=12757485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58046803A Granted JPS59172813A (ja) | 1983-03-19 | 1983-03-19 | ミユ−テイング制御信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59172813A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63165915U (ja) * | 1987-04-16 | 1988-10-28 | ||
| JP2562787B2 (ja) * | 1993-06-29 | 1996-12-11 | 堅 青井 | 排気ガス清浄装置 |
-
1983
- 1983-03-19 JP JP58046803A patent/JPS59172813A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59172813A (ja) | 1984-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6390078A (ja) | パルス符号変調信号再生用装置 | |
| KR20000005918A (ko) | 고성능데이터기록용우회기록구동기 | |
| JPH02884B2 (ja) | ||
| JP2004015154A (ja) | 音声出力装置を有する電子装置 | |
| JPH06152269A (ja) | スイッチングアンプ | |
| JPH10106160A (ja) | 光ディスク用の信号再生回路 | |
| GB2234385A (en) | A reproduction circuit for a double-deck cassette apparatus | |
| JP2001244749A (ja) | ミュート回路およびオーディオ増幅回路 | |
| US6594097B1 (en) | Reproduction amplifier circuit of hard disk drive | |
| JPS631501Y2 (ja) | ||
| JPH0447362B2 (ja) | ||
| JP3157461B2 (ja) | 平滑回路 | |
| JP3646457B2 (ja) | 音響用アンプ回路 | |
| JPH0422443Y2 (ja) | ||
| JPS6327767B2 (ja) | ||
| JPS5914810Y2 (ja) | 電源制御回路 | |
| JP2680924B2 (ja) | コントロールコーディング回路 | |
| JP2901726B2 (ja) | 読取情報信号の波形変換回路 | |
| JPS60123111A (ja) | 増幅回路 | |
| JPH05114838A (ja) | ノイズ除去回路 | |
| JP3616180B2 (ja) | 位相制御回路およびこれを用いるデジタルビデオテープ再生装置 | |
| JPS5972690A (ja) | テ−プレコ−ダの自動選曲装置 | |
| JPS599446Y2 (ja) | ミュ−ティング制御信号発生回路 | |
| Fukushima et al. | Integrated circuits for tape recorder operated by single dry battery | |
| JPH0232694B2 (ja) | Johokirokusaiseiki |