JP2680924B2 - コントロールコーディング回路 - Google Patents
コントロールコーディング回路Info
- Publication number
- JP2680924B2 JP2680924B2 JP2278076A JP27807690A JP2680924B2 JP 2680924 B2 JP2680924 B2 JP 2680924B2 JP 2278076 A JP2278076 A JP 2278076A JP 27807690 A JP27807690 A JP 27807690A JP 2680924 B2 JP2680924 B2 JP 2680924B2
- Authority
- JP
- Japan
- Prior art keywords
- recording
- period
- level
- input
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はコントロールコーディング回路に関し、特に
VTRにおいてテープ上に頭出しコード等の信号を書込む
ためのコントロールコーディング回路に関する。
VTRにおいてテープ上に頭出しコード等の信号を書込む
ためのコントロールコーディング回路に関する。
VTRで再生を行なう場合、テープ上に記録されたビデ
オトラックと回転ヘッドとの位置合わせを行なう必要が
ある。このためにテープの端のコントロールトラックに
コントロール信号が飽和磁化記録されている。このコン
トロール信号は、デューティ比の大小を用いて1ビット
データの“0",“1"が決定され、これらを複数ビット組
合せて頭出しコード等のコントロール信号としており、
これをテープのコントロールトラックに書込む機能が考
案され、コントロールコーディング回路と呼ばれてい
る。
オトラックと回転ヘッドとの位置合わせを行なう必要が
ある。このためにテープの端のコントロールトラックに
コントロール信号が飽和磁化記録されている。このコン
トロール信号は、デューティ比の大小を用いて1ビット
データの“0",“1"が決定され、これらを複数ビット組
合せて頭出しコード等のコントロール信号としており、
これをテープのコントロールトラックに書込む機能が考
案され、コントロールコーディング回路と呼ばれてい
る。
従来のコントロールコーディング回路は、一例として
第3図に示すように、記録するための第1のコントロー
ル信号RCN1を入力するインバータIV3と、記録するため
の第2のコントロール信号RCN2を入力するインバータIV
4と、一端をインバータIV3の出力端と接続し他端を記録
再生ヘッド1の第1の入力出端(+)と接続する抵抗R2
と、一端をインバータIV4の出力端と接続し他端を記録
再生ヘッド1の第2の入出力端(−)と接続する抵抗R3
と、一端を接地する容量素子C1と、この容量素子C1の他
端と抵抗R2,R3の他端との間にそれぞれ接続されそれぞ
れ所定のタイミングでオン,オフするスイッチS5,S6
と、入力端を記録再生ヘッド1の第1の入出力端(+)
と接続し記録再生ヘッド1の再生信号を増幅する増幅器
2とを有する構成となっていた。
第3図に示すように、記録するための第1のコントロー
ル信号RCN1を入力するインバータIV3と、記録するため
の第2のコントロール信号RCN2を入力するインバータIV
4と、一端をインバータIV3の出力端と接続し他端を記録
再生ヘッド1の第1の入力出端(+)と接続する抵抗R2
と、一端をインバータIV4の出力端と接続し他端を記録
再生ヘッド1の第2の入出力端(−)と接続する抵抗R3
と、一端を接地する容量素子C1と、この容量素子C1の他
端と抵抗R2,R3の他端との間にそれぞれ接続されそれぞ
れ所定のタイミングでオン,オフするスイッチS5,S6
と、入力端を記録再生ヘッド1の第1の入出力端(+)
と接続し記録再生ヘッド1の再生信号を増幅する増幅器
2とを有する構成となっていた。
次に、この回路の動作について説明する。
第4図はこの回路の動作を説明するための各部信号の
タイミング図である。
タイミング図である。
テープのコントロールトラック上には、書換え前に例
えばデューティ比27.5%の“0"のデータが記録されてお
り、これをデューティ比60%の“1"のデータに書換える
場合について説明する。
えばデューティ比27.5%の“0"のデータが記録されてお
り、これをデューティ比60%の“1"のデータに書換える
場合について説明する。
まず、再生状態にして、コントロール信号の各ビット
の記録位置を変えないように、書換え前の1ビットの周
期の前縁の立上りを検出する。このとき、スイッチS5,S
6はオフとなっており、記録再生ヘッド1の再生信号が
効率よく増幅器2に伝達されるようになっている。この
とき書換え用のコントロール信号RCN1,RCN2は共に高レ
ベルとなっている。
の記録位置を変えないように、書換え前の1ビットの周
期の前縁の立上りを検出する。このとき、スイッチS5,S
6はオフとなっており、記録再生ヘッド1の再生信号が
効率よく増幅器2に伝達されるようになっている。この
とき書換え用のコントロール信号RCN1,RCN2は共に高レ
ベルとなっている。
この1ビットの前縁の立上りが検出された後、再生状
態から記録状態に切換え、コントロール信号RCN1を低レ
ベルにしてデユーティ比60%のデータの記録に入る(時
刻tA)。
態から記録状態に切換え、コントロール信号RCN1を低レ
ベルにしてデユーティ比60%のデータの記録に入る(時
刻tA)。
1ビットの前縁の立上りから1ビットの周期の60%の
点(時刻tB)でコントロール信号RCN1,RCN2をそれぞれ
高レベル,低レベルとし(時刻tC)、これを次のビット
の少し前(時刻tD)まで継続することにより、デューテ
ィ比60%のデータを記録することができる。
点(時刻tB)でコントロール信号RCN1,RCN2をそれぞれ
高レベル,低レベルとし(時刻tC)、これを次のビット
の少し前(時刻tD)まで継続することにより、デューテ
ィ比60%のデータを記録することができる。
そして次のビットの前縁の立上りを検出するためにこ
の立上りの少し前で再生状態とし上述の動作をくり返
す。
の立上りの少し前で再生状態とし上述の動作をくり返
す。
ここで、コントロール信号RCN1が高レベルから低レベ
ル、コントロール信号RCN2が低レベルから高レベルにな
る時刻tA,tCと対応するテープ上には、同一磁化方向の
データが記録されているため、コントロール信号RCN1,R
CN2のリンキングによるノイズがテープ上に記録される
ことになる。
ル、コントロール信号RCN2が低レベルから高レベルにな
る時刻tA,tCと対応するテープ上には、同一磁化方向の
データが記録されているため、コントロール信号RCN1,R
CN2のリンキングによるノイズがテープ上に記録される
ことになる。
この様子を第5図を参照して説明する。
コントロール信号RCN1,RCN2により、記録再生ヘッド
1の入出力端(+),(−)には信号V1,V2が印加さ
れ、記録再生ヘッド1に電流が流れるが、このとき、コ
ントロール信号RCN1,RCN2のレベル変化時刻(tA,tB,
tC)でリンキングが発生する。
1の入出力端(+),(−)には信号V1,V2が印加さ
れ、記録再生ヘッド1に電流が流れるが、このとき、コ
ントロール信号RCN1,RCN2のレベル変化時刻(tA,tB,
tC)でリンキングが発生する。
このリンキングにより、時刻tAにおいては書換え前の
磁化の強さより強く磁化され、時刻tCにおいては逆方向
に磁化され、これが再生されたときノイズとなって現
れ、1ビットの前縁の立上り検出等の障害となる。
磁化の強さより強く磁化され、時刻tCにおいては逆方向
に磁化され、これが再生されたときノイズとなって現
れ、1ビットの前縁の立上り検出等の障害となる。
そこでこのノイズを除去するために、抵抗R2,R3、ス
イッチS5,S6、容量素子C1により、時刻tA,tCでの信号
V1,V2のレベル変化を緩やかにし、記録再生ヘッド1の
流れる電流のリンキング除去している。
イッチS5,S6、容量素子C1により、時刻tA,tCでの信号
V1,V2のレベル変化を緩やかにし、記録再生ヘッド1の
流れる電流のリンキング除去している。
なお、時刻tBにおいては、磁化方向の切換わる位置の
立下り方向のリンキングとなるので特に問題はない。
立下り方向のリンキングとなるので特に問題はない。
上述した従来のコントロールコーディング回路は、リ
ンキングによるノイズを除去するために書換え用のコン
トロール信号RCN1,RCN2のレベル変化を緩やかにする抵
抗R2,R3、スイッチS5,S6、及び容量素子C1が記録再生ヘ
ッド1の入出力端に接続された構成となっているので、
次のビットの前縁の立上りを検出するために再生状態と
したときに、容量素子C1の電荷が十分に放電されておら
ず、この残留電荷による電圧が増幅され、サーボ系等に
悪影響を及ぼすという問題点があった。すなわち、容量
素子C1,抵抗R2,R3はリンキング,ノイズを除去できる程
度に大きな値をもち、記録再生ヘッド1の入出力端の電
荷は抵抗R2,R3を介してインバータIV3,IV4の出力端から
放電されるため、再生状態に切換わる時刻tDまでにこの
残留電荷を、サーボ系等に悪影響を及ぼさない程度に十
分小さくすることが困難であった。
ンキングによるノイズを除去するために書換え用のコン
トロール信号RCN1,RCN2のレベル変化を緩やかにする抵
抗R2,R3、スイッチS5,S6、及び容量素子C1が記録再生ヘ
ッド1の入出力端に接続された構成となっているので、
次のビットの前縁の立上りを検出するために再生状態と
したときに、容量素子C1の電荷が十分に放電されておら
ず、この残留電荷による電圧が増幅され、サーボ系等に
悪影響を及ぼすという問題点があった。すなわち、容量
素子C1,抵抗R2,R3はリンキング,ノイズを除去できる程
度に大きな値をもち、記録再生ヘッド1の入出力端の電
荷は抵抗R2,R3を介してインバータIV3,IV4の出力端から
放電されるため、再生状態に切換わる時刻tDまでにこの
残留電荷を、サーボ系等に悪影響を及ぼさない程度に十
分小さくすることが困難であった。
本発明の目的は、再生時の記録再生ヘッドの入出力端
の残留電荷をサーボ系等に悪影響を及ぼさないように十
分小さくすることができるコントローラコーディング回
路を提供することにある。
の残留電荷をサーボ系等に悪影響を及ぼさないように十
分小さくすることができるコントローラコーディング回
路を提供することにある。
本発明のコントロールコーディング回路は、一端にCR
制御信号を入力する抵抗、及び一端を前記抵抗の他端と
接続し他端を基準電位点と接続する容量素子を備え、1
ビットの周期の前縁を検出する再生期間終了後の記録期
間に入った後所定のタイミングで第1のレベルから第2
のレベルへ、次の再生期間に入る前の所定のタイミング
で第2のレベルから第1のレベルへ所定の時定数で変化
する時定数信号を発生するCR回路と、出力端を記録再生
ヘッドの第1の入出力端と接続し前記再生期間中前記出
力端を高インピーダンス状態とする記録用の第1の増幅
器と、出力端を前記記録再生ヘッドの第2の出力端と接
続する記録用の第2の増幅器と、入力端を前記記録再生
ヘッドの第1の入出力端に接続する再生用の増幅器と、
前記再生期間終了後の所定の期間の第1の期間には前記
CR回路からの第1のレベルから第2のレベルへ変化する
時定数信号を前記記録用の第1の増幅器の入力端へ伝達
し、前記再生期間に入る前から所定の期間の第2の期間
には前記CR回路からの第2のレベルから第1のレベルへ
変化する時定数信号を前記記録用の第2の増幅器へ伝達
し、前記第1及び第2の期間以外は記録用の第1及び第
2のコントロール信号を前記記録用の第1及び第2の増
幅器の入力端にそれぞれ対応して伝達するスイッチ回路
とを有している。
制御信号を入力する抵抗、及び一端を前記抵抗の他端と
接続し他端を基準電位点と接続する容量素子を備え、1
ビットの周期の前縁を検出する再生期間終了後の記録期
間に入った後所定のタイミングで第1のレベルから第2
のレベルへ、次の再生期間に入る前の所定のタイミング
で第2のレベルから第1のレベルへ所定の時定数で変化
する時定数信号を発生するCR回路と、出力端を記録再生
ヘッドの第1の入出力端と接続し前記再生期間中前記出
力端を高インピーダンス状態とする記録用の第1の増幅
器と、出力端を前記記録再生ヘッドの第2の出力端と接
続する記録用の第2の増幅器と、入力端を前記記録再生
ヘッドの第1の入出力端に接続する再生用の増幅器と、
前記再生期間終了後の所定の期間の第1の期間には前記
CR回路からの第1のレベルから第2のレベルへ変化する
時定数信号を前記記録用の第1の増幅器の入力端へ伝達
し、前記再生期間に入る前から所定の期間の第2の期間
には前記CR回路からの第2のレベルから第1のレベルへ
変化する時定数信号を前記記録用の第2の増幅器へ伝達
し、前記第1及び第2の期間以外は記録用の第1及び第
2のコントロール信号を前記記録用の第1及び第2の増
幅器の入力端にそれぞれ対応して伝達するスイッチ回路
とを有している。
また、スイッチ回路が、抵抗の他端と記録用の第1の
増幅器の入力端との間に接続された第1のスイッチと、
一端に記録用の第1のコントロール信号を入力し他端を
記録用の第1の増幅器の入力端と接続する第2のスイッ
チと、前記抵抗の他端と記録用の第2の増幅器の入力端
との間に接続された第3のスイッチと、一端に記録用の
第2のコントロール信号を入力し他端を記録用の第2の
増幅器の入力端と接続する第4のスイッチとを含んで構
成される。
増幅器の入力端との間に接続された第1のスイッチと、
一端に記録用の第1のコントロール信号を入力し他端を
記録用の第1の増幅器の入力端と接続する第2のスイッ
チと、前記抵抗の他端と記録用の第2の増幅器の入力端
との間に接続された第3のスイッチと、一端に記録用の
第2のコントロール信号を入力し他端を記録用の第2の
増幅器の入力端と接続する第4のスイッチとを含んで構
成される。
また、CR制御信号が再生期間終了後所定のタイミング
で第1のレベルから第2のレベルへと変化し、次の再生
期間に入る所定のタイミングで第2のレベルから第1の
レベルへと変化し、前記再生期間終了後から前記CR制御
信号が第1のレベルから第2のレベルへと変化するタイ
ミングまでの間の所定のタイミングから発生する第1の
期間中は第1のスイッチはオン、第2のスイッチはオフ
でこの第1の期間以外はこの逆のオン,オフ動作をし、
前記CR制御信号が第2のレベルから第1のレベルへと変
化するタイミングより前の所定のタイミングから発生す
る第2の期間中は第3のスイッチはオン、第4のスイッ
チはオフでこの第2の期間以外はこの逆のオン,オフ動
作をするように構成される。
で第1のレベルから第2のレベルへと変化し、次の再生
期間に入る所定のタイミングで第2のレベルから第1の
レベルへと変化し、前記再生期間終了後から前記CR制御
信号が第1のレベルから第2のレベルへと変化するタイ
ミングまでの間の所定のタイミングから発生する第1の
期間中は第1のスイッチはオン、第2のスイッチはオフ
でこの第1の期間以外はこの逆のオン,オフ動作をし、
前記CR制御信号が第2のレベルから第1のレベルへと変
化するタイミングより前の所定のタイミングから発生す
る第2の期間中は第3のスイッチはオン、第4のスイッ
チはオフでこの第2の期間以外はこの逆のオン,オフ動
作をするように構成される。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第1図は本発明の一実施例を示す回路図である。
CR回路3は、一端にCR制御信号CRCを入力する抵抗R
1、及び一端を抵抗R1の他端と接続し他端を基準電位点
(接地電位点)と接続する容量素子C1を備え、CR制御信
号CRCに従って1ビットの周期の前縁を検出する再生期
間終了後の記録期間に入った後所定のタイミングで第1
のレベルから第2のレベルへ、次の再生期間入る前の所
定のタイミングで第2のレベルから第1のレベルへ所定
の時定数で変化する時定数信号VCRを発生する。
1、及び一端を抵抗R1の他端と接続し他端を基準電位点
(接地電位点)と接続する容量素子C1を備え、CR制御信
号CRCに従って1ビットの周期の前縁を検出する再生期
間終了後の記録期間に入った後所定のタイミングで第1
のレベルから第2のレベルへ、次の再生期間入る前の所
定のタイミングで第2のレベルから第1のレベルへ所定
の時定数で変化する時定数信号VCRを発生する。
記録用の第1のインバータIV1は、出力端を記録再生
ヘッド1の第1の入出力端(+)と接続し出力制御信号
OCに従って再生期間中出力端を高インピーダンス状態と
する。記録用の第2のインバータIV2は、出力端を記録
再生ヘッド1の第2の入出力端(−)と接続している。
また、再生用の増幅器は、入力端を記録再生ヘッド1の
第1の入出力端(+)と接続している。
ヘッド1の第1の入出力端(+)と接続し出力制御信号
OCに従って再生期間中出力端を高インピーダンス状態と
する。記録用の第2のインバータIV2は、出力端を記録
再生ヘッド1の第2の入出力端(−)と接続している。
また、再生用の増幅器は、入力端を記録再生ヘッド1の
第1の入出力端(+)と接続している。
スイッチ回路4は、抵抗R1の他端と記録用の第1のイ
ンバータIV1の入力端との間に接続された第1のスイッ
チS1と、一端に記録用の第1のコントロール信号RCN1を
入力し他端を記録用の第1のインバータIV1の入力端と
接続する第2のスイッチS2Sと、抵抗R1の他端と記録用
の第2のインバータIV2の入力端との間に接続された第
3のスイッチS3と、一端に記録用の第2のコントロール
信号RCN2を入力し他端を記録用の第2のインバータIV2
の入力端と接続する第4のスイッチS4とを含んで構成さ
れ、かつ再生期間終了後からCR制御信号CRCが高レベル
から低レベルへと変化するタイミングまでの間の所定の
タイミングから発生する第1の期間中は第1のスイッタ
S1はオン、第2のスイッチS2はオフで、この第1の期間
以外はこの逆のオン,オフ動作をし、CR制御信号CRCが
低レベルから高レベルへと変化するタイミングより前の
所定のタイミングから発生する第2の期間中は第3のス
イッチS3はオン第4のスイッチ4はオフでこの第2の期
間以外はこの逆のオン,オフ動作をするように構成され
ている。
ンバータIV1の入力端との間に接続された第1のスイッ
チS1と、一端に記録用の第1のコントロール信号RCN1を
入力し他端を記録用の第1のインバータIV1の入力端と
接続する第2のスイッチS2Sと、抵抗R1の他端と記録用
の第2のインバータIV2の入力端との間に接続された第
3のスイッチS3と、一端に記録用の第2のコントロール
信号RCN2を入力し他端を記録用の第2のインバータIV2
の入力端と接続する第4のスイッチS4とを含んで構成さ
れ、かつ再生期間終了後からCR制御信号CRCが高レベル
から低レベルへと変化するタイミングまでの間の所定の
タイミングから発生する第1の期間中は第1のスイッタ
S1はオン、第2のスイッチS2はオフで、この第1の期間
以外はこの逆のオン,オフ動作をし、CR制御信号CRCが
低レベルから高レベルへと変化するタイミングより前の
所定のタイミングから発生する第2の期間中は第3のス
イッチS3はオン第4のスイッチ4はオフでこの第2の期
間以外はこの逆のオン,オフ動作をするように構成され
ている。
次に、この実施例の動作について説明する。
第2図はこの実施例の動作を説明するための各部信号
のタイミング図である。
のタイミング図である。
この実施例においても、デューティ比27.5%の“0"の
データをデューティ60%の“1"のデータに書換える場合
について説明する。
データをデューティ60%の“1"のデータに書換える場合
について説明する。
まず、再生期間中に記録再生ヘッド1により書換え前
の1ビットの周期の前縁の立上がりがピックアップさ
れ、増幅器2により増幅され、再生コントロール信号PC
Nとして出力される。この再生期間中はインバータIV1の
出力は高インピーダンス状態となっており、ピックアッ
プされたコントロール信号が効率よく増幅されるように
なっている。
の1ビットの周期の前縁の立上がりがピックアップさ
れ、増幅器2により増幅され、再生コントロール信号PC
Nとして出力される。この再生期間中はインバータIV1の
出力は高インピーダンス状態となっており、ピックアッ
プされたコントロール信号が効率よく増幅されるように
なっている。
また、この再生期間においては、スイッチS2,S3がオ
ン、スイッチS1,S4がオフとなっており、時定数信号VCR
は高レベル、記録用のコントロール信号RCN1,RCN2もそ
れぞれ高レベルとなっている。
ン、スイッチS1,S4がオフとなっており、時定数信号VCR
は高レベル、記録用のコントロール信号RCN1,RCN2もそ
れぞれ高レベルとなっている。
再生期間が終り記録期間に入ると、スイッチS1,S4が
オン、スイッチS2,S3がオフとなって、インバータIV1に
はCR回路3から時定数信号VCRが、インバータIV2には記
録用のコントロール信号RCN2が伝達される状態となる。
オン、スイッチS2,S3がオフとなって、インバータIV1に
はCR回路3から時定数信号VCRが、インバータIV2には記
録用のコントロール信号RCN2が伝達される状態となる。
この状態でまずCR制御信号CRCが高レベルから低レベ
ルに変化する(時刻tA)。従って時定数信号VCRは、抵
抗R1,容量素子C1による時定数に従って高レベルから低
レベルへと変化し、この時定数信号VCRがスイッチS1、
インバータIV1を介して記録再生ヘッド1の第1の入出
力端(+)へ伝達される。このとき、インバータIV2の
出力、すなわち記録再生ヘッド1の第2の入出力端
(−)は記録用のコントロール信号RCN2により低レベル
となっており、従って記録再生ヘッド1には、時定数信
号VCRによる電流が流れ、この電流は緩やかに変化する
ためリンキングが発生することはない。
ルに変化する(時刻tA)。従って時定数信号VCRは、抵
抗R1,容量素子C1による時定数に従って高レベルから低
レベルへと変化し、この時定数信号VCRがスイッチS1、
インバータIV1を介して記録再生ヘッド1の第1の入出
力端(+)へ伝達される。このとき、インバータIV2の
出力、すなわち記録再生ヘッド1の第2の入出力端
(−)は記録用のコントロール信号RCN2により低レベル
となっており、従って記録再生ヘッド1には、時定数信
号VCRによる電流が流れ、この電流は緩やかに変化する
ためリンキングが発生することはない。
インバータIV1の出力が静定する時点で記録用のコン
トロール信号RCN1のレベルが変化し、この後スイッチS1
がオフ、スイッチS2がオンとなって記録用のコントロー
ル信号RCN1による記録に切換わる。そして時刻tBにおい
て記録用のコントロール信号RCN1,RCN2のレベルが変化
し、デューティ60%の“1"のデータが記録される。
トロール信号RCN1のレベルが変化し、この後スイッチS1
がオフ、スイッチS2がオンとなって記録用のコントロー
ル信号RCN1による記録に切換わる。そして時刻tBにおい
て記録用のコントロール信号RCN1,RCN2のレベルが変化
し、デューティ60%の“1"のデータが記録される。
続いて、次の再生期間に入る前に、まず、スイッチS3
をオン、スイッチS4をオフにして時定数信号VCRをイン
バータIV2に伝達するように準備し、CR制御信号CRCを低
レベルから高レベルへと変化させる(tC)。記録再生ヘ
ッド1には時定数信号VCRによる緩やかに変化する電流
が流れ、リンキングを発生することなく書換え前と書換
え後のテープ上の磁化の強度を同一レベルにすることが
できる。
をオン、スイッチS4をオフにして時定数信号VCRをイン
バータIV2に伝達するように準備し、CR制御信号CRCを低
レベルから高レベルへと変化させる(tC)。記録再生ヘ
ッド1には時定数信号VCRによる緩やかに変化する電流
が流れ、リンキングを発生することなく書換え前と書換
え後のテープ上の磁化の強度を同一レベルにすることが
できる。
この後、次の再生期間へと移行する。
この実施例においては、記録再生ヘッド1とインバー
タIV1,IV2の出力端との間に容量素子C1が接続されるこ
とがなく、またこの間に従来例のような抵抗R2,R3がな
く直結されているので、残留電荷は極めて小さく、また
インバータIV1,IV2により急速に放電される。従って、
次の再生期間が始まる時刻tDまでには残留電荷は殆どな
く、サーボ系等に悪影響を及ぼすようなことはない。
タIV1,IV2の出力端との間に容量素子C1が接続されるこ
とがなく、またこの間に従来例のような抵抗R2,R3がな
く直結されているので、残留電荷は極めて小さく、また
インバータIV1,IV2により急速に放電される。従って、
次の再生期間が始まる時刻tDまでには残留電荷は殆どな
く、サーボ系等に悪影響を及ぼすようなことはない。
以上説明したように本発明は、抵抗と容量素子とによ
り時定数信号を発生するCR回路と、出力端を記録再生ヘ
ッドの第1及び第2の入出力端とそれぞれ対応して接続
する記録用の第1及び第2の増幅器と、記録用の第1及
び第2のコントロール信号の入力端、第1及び第2の増
幅器、及びCR回路の出力端の間に接続されたスイッチ回
路を設け、再生期間終了後の第1の期間には記録用の第
1の増幅器へ、次の再生期間の前からの第2の期間には
記録用の第2の増幅器へ時定数信号を伝達する構成とす
ることにより、記録再生ヘッドの第1及び第2の入出力
端と記録用の第1及び第2の増幅器の出力端とを直結す
ることができ、かつ記録再生ヘッドの第1及び第2の入
出力端には容量素子が接続されることがないので、再生
時の記録再生ヘッドの第1及び第2の入出力端の残留電
荷を極めて小さく抑えることができ、残留電荷によるサ
ーボ系等への悪影響を防止することができる効果があ
る。
り時定数信号を発生するCR回路と、出力端を記録再生ヘ
ッドの第1及び第2の入出力端とそれぞれ対応して接続
する記録用の第1及び第2の増幅器と、記録用の第1及
び第2のコントロール信号の入力端、第1及び第2の増
幅器、及びCR回路の出力端の間に接続されたスイッチ回
路を設け、再生期間終了後の第1の期間には記録用の第
1の増幅器へ、次の再生期間の前からの第2の期間には
記録用の第2の増幅器へ時定数信号を伝達する構成とす
ることにより、記録再生ヘッドの第1及び第2の入出力
端と記録用の第1及び第2の増幅器の出力端とを直結す
ることができ、かつ記録再生ヘッドの第1及び第2の入
出力端には容量素子が接続されることがないので、再生
時の記録再生ヘッドの第1及び第2の入出力端の残留電
荷を極めて小さく抑えることができ、残留電荷によるサ
ーボ系等への悪影響を防止することができる効果があ
る。
第1図及び第2図はそれぞれ本発明の一実施例を示す回
路図及びこの実施例の動作を説明するための各部信号の
タイミング図、第3図及び第4図はそれぞれ従来のコン
トロールコーディング回路の一例を示す回路図及びこの
例の動作を説明するための各部信号のタイミング図、第
5図は第3図に示されたコントロールコーディング回路
の構成経過を説明するための各部信号の波形及びテープ
上の磁化状態を示す模式図である。 1……記録再生ヘッド、2……増幅器、3……CR回路、
4……スイッチ回路、C1……容量素子、IV1〜IV4……イ
ンバータ、R1〜R3……抵抗、S1〜S6……スイッチ。
路図及びこの実施例の動作を説明するための各部信号の
タイミング図、第3図及び第4図はそれぞれ従来のコン
トロールコーディング回路の一例を示す回路図及びこの
例の動作を説明するための各部信号のタイミング図、第
5図は第3図に示されたコントロールコーディング回路
の構成経過を説明するための各部信号の波形及びテープ
上の磁化状態を示す模式図である。 1……記録再生ヘッド、2……増幅器、3……CR回路、
4……スイッチ回路、C1……容量素子、IV1〜IV4……イ
ンバータ、R1〜R3……抵抗、S1〜S6……スイッチ。
Claims (3)
- 【請求項1】一端にCR制御信号を入力する抵抗、及び一
端を前記抵抗の他端と接続し他端を基準電位点と接続す
る容量素子を備え、1ビットの周期の前縁を検出する再
生期間終了後の記録期間に入った後所定のタイミングで
第1のレベルから第2のレベルへ、次の再生期間に入る
前の所定のタイミングで第2のレベルから第1のレベル
へ所定の時定数で変化する時定数信号を発生するCR回路
と、出力端を記録再生ヘッドの第1の入出力端と接続し
前記再生期間中前記出力端を高インピーダンス状態とす
る記録用の第1の増幅器と、出力端を前記記録再生ヘッ
ドの第2の入出力端と接続する記録用の第2の増幅器
と、入力端を前記記録再生ヘッドの第1の入出力端に接
続する再生用の増幅器と、前記再生期間終了後の所定の
期間の第1の期間には前記CR回路からの第1のレベルか
ら第2のレベルへ変化する時定数信号を前記記録用の第
1の増幅器の入力端へ伝達し、前記再生期間に入る前か
ら所定の期間の第2の期間には前記CR回路からの第2の
レベルから第1のレベルへ変化する時定数信号を前記記
録用の第2の増幅器へ伝達し、前記第1及び第2の期間
以外は記録用の第1及び第2のコントロール信号を前記
記録用の第1及び第2の増幅器の入力端にそれぞれ対応
して伝達するスイッチ回路とを有することを特徴とする
コントロールコーディング回路。 - 【請求項2】スイッチ回路が、抵抗の他端と記録用の第
1の増幅器の入力端との間に接続された第1のスイッチ
と、一端に記録用の第1のコントロール信号を入力し他
端を記録用の第1の増幅器の入力端と接続する第2のス
イッチと、前記抵抗の他端と記録用の第2の増幅器の入
力端との間に接続された第3のスイッチと、一端に記録
用の第2のコントロール信号を入力し他端を記録用の第
2の増幅器の入力端と接続する第4のスイッチとを含ん
で構成された請求項1記載のコントロールコーディング
回路。 - 【請求項3】CR制御信号が再生期間終了後所定のタイミ
ングで第1のレベルから第2のレベルへと変化し、次の
再生期間に入る所定のタイミングで第2のレベルから第
1のレベルへと変化し、前記再生期間終了後から前記CR
制御信号が第1のレベルから第2のレベルへと変化する
タイミングまでの間の所定のタイミングから発生する第
1の期間中は第1のスイッチはオン、第2のスイッチは
オフでこの第1の期間以外はこの逆のオン,オフ動作を
し、前記CR制御信号が第2のレベルから第1のレベルへ
と変化するタイミングより前の所定のタイミングから発
生する第2の期間中は第3のスイッチはオン、第4のス
イッチはオフでこの第2の期間以外はこの逆のオン,オ
フ動作をするように構成された請求項2記載のコントロ
ールコーディング回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2278076A JP2680924B2 (ja) | 1990-10-17 | 1990-10-17 | コントロールコーディング回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2278076A JP2680924B2 (ja) | 1990-10-17 | 1990-10-17 | コントロールコーディング回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04153941A JPH04153941A (ja) | 1992-05-27 |
JP2680924B2 true JP2680924B2 (ja) | 1997-11-19 |
Family
ID=17592313
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2278076A Expired - Fee Related JP2680924B2 (ja) | 1990-10-17 | 1990-10-17 | コントロールコーディング回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2680924B2 (ja) |
-
1990
- 1990-10-17 JP JP2278076A patent/JP2680924B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04153941A (ja) | 1992-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2749729B2 (ja) | 磁気記録再生回路 | |
US5457391A (en) | Load short-circuit detection using AWH-bridge driving circuit and an exclusive-OR gate | |
KR20010087400A (ko) | 자기 정보 저장 장치와 그에 사용하기 위한 집적 회로 | |
US4342054A (en) | Information read device | |
JP2680924B2 (ja) | コントロールコーディング回路 | |
GB2226688A (en) | Magnetic disk drive apparatus | |
JP2001515602A (ja) | ピーク検出装置 | |
JP2707191B2 (ja) | マルチトラック磁気信号再生装置 | |
JPH0430204B2 (ja) | ||
US4806792A (en) | Differential amplifier circuit | |
US4926271A (en) | Recording reproducing control circuit for recording apparatus | |
JP2002304701A (ja) | 再生アンプおよびこれを用いた磁気記録再生装置 | |
JP3157461B2 (ja) | 平滑回路 | |
US6594097B1 (en) | Reproduction amplifier circuit of hard disk drive | |
JP3568779B2 (ja) | 磁気記録装置 | |
JPS6117651Y2 (ja) | ||
JP2524539B2 (ja) | ビデオ装置のトラッキング制御系包絡線検波回路 | |
JP2901726B2 (ja) | 読取情報信号の波形変換回路 | |
US6294951B1 (en) | Time domain filter circuit | |
JPH0244321Y2 (ja) | ||
EP0468472A1 (en) | Recording/reproducing circuit for disk apparatus | |
JPH02884B2 (ja) | ||
JP2004335062A (ja) | 磁気記録再生装置 | |
JPS63247943A (ja) | 無記録部検出回路 | |
JPH052706A (ja) | 磁気デイスク装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |