JP3616180B2 - 位相制御回路およびこれを用いるデジタルビデオテープ再生装置 - Google Patents
位相制御回路およびこれを用いるデジタルビデオテープ再生装置 Download PDFInfo
- Publication number
- JP3616180B2 JP3616180B2 JP29606695A JP29606695A JP3616180B2 JP 3616180 B2 JP3616180 B2 JP 3616180B2 JP 29606695 A JP29606695 A JP 29606695A JP 29606695 A JP29606695 A JP 29606695A JP 3616180 B2 JP3616180 B2 JP 3616180B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- pulses
- output
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Television Signal Processing For Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、位相制御回路およびこれを用いるデジタルビデオテープ再生装置に関し、詳しくは、デジタルVTRにおいて、ビデオテープに記録されたデジタルデータ信号からデータ成分とクロック成分を分離するデータセパレータの一部の回路として、テープからの再生信号に追従させた位相で再生クロックを発生するクロック再生回路において、再生クロックの調整が連続的で容易にでき、かつ、高い周波数のクロックに対して位相調整が可能な再生クロックに対する位相制御回路に関する。
【0002】
【従来の技術】
デジタルVTRでは、記録データ信号中にデータ成分とクロック成分とが含まれていて、データセパレータにおいて、クロック成分を再生してデータ成分を抽出している。そのために読出された再生データ信号に対応する位相の正しい幅の基準のクロックパルスをクロック再生回路で生成している。
従来のデジタルVTRにおけるクロック再生回路としては、図5に示すように、ビデオテープ10からのヘッド10a,読出回路(AMP)10b,イコライザを含む再生波形信号処理回路10cを介して再生波形信号処理回路10cから記録データに対応するピーク位置パルスを得て、このパルスをPLL制御の位相検出回路16に送出してPLL制御をするとともに、このピーク位置パルスと現在の再生クロックCLKとを位相検出回路11で位相比較し、その位相差を検出する。そして、この位相差に応じた検出信号を低域フィルタに相当するループフィルタ12を通してDC電圧にしてCR遅延回路等で構成される位相制御回路13に出力して、位相制御信号とする。
位相制御回路13にはPLL制御されて基準周波数で発振するVCO14からの出力信号が入力されていて、これに所定の遅延量を与えてこれをバッファアンプ(AMP)15を経て再生クロックCLKが出力される。VCO14の発振周波数は、テープからのピーク位置パルス(再生波形信号処理回路10cの再生信号を処理した出力)を受ける位相検出回路16とループフィルタ17とによりPLLループにより制御されて読出しクロックに追従する制御がなされる。
位相検出回路11に入力される再生クロックCLKは、バッファアンプ(AMP)18を介して加えられる。また、再生波形信号処理回路10cは、読出回路10bで読出された信号のピーク位置を検出してそれに応じてコンパレータ等によりピーク位置パルスを生成する。
【0003】
位相制御回路13としては、例えば、抵抗成分をシミュレーションする可変Gmアンプ13aにコンデンサ13bを接続してその出力を比較検出するコンパレータ13cとで構成され、可変抵抗とコンデンサからなるCR遅延回路を用いてVCO14からのクロックを遅延させてテープから再生したデータ信号から生成されるピーク位置パルスの位相に合わせている。このときの位相を合わせる遅延量は、ループフィルタ12からのDC電圧に応じて可変Gmアンプ13aの電流源13dの電流値を変化させることで行われる。
このようなCR型の遅延回路とは別に、位相制御回路13として、遅延させるピーク位置パルスよりも高い周期のパルスを発生させてこれを分周して種々の位相のパルスを発生させ、その位相パルスを制御電圧に応じて選択することでピーク位置パルスに対応する位相の再生クロックCLKを発生させる回路もある。
【0004】
【発明が解決しようとする課題】
前者のCR遅延回路を用いる位相制御回路にあっては、制御電圧と遅延量との関係がコンデンサの充放電時定数で決定されるために大きな範囲に亙って位相遅延量を変化させることはできない。
後者のパルス分周による場合は、連続的な位相遅延を与えることができず、高周波の回路を用いなければならない問題がある。また、分周回路が必要になるためにクロック再生回路としての回路規模も大きくなる欠点がある。
【0005】
この発明の目的は、このような従来技術の問題点を解決するものであって、簡単な回路で位相制御が可能であり、かつ、大きな遅延を行うことができ、それを連続的に変化させることができる位相制御回路を提供することにある。
この発明の他の目的は、前記のような従来技術の問題点を解決するものであって、前記の位相制御回路を用いるデジタルビデオテープ再生装置を提供することにある。
【0006】
【課題を解決するための手段】
このような目的を達成するためのこの発明の位相制御回路およびデジタルクロック再生回路の特徴は、実質的にデユーティ50%で正相と逆相の2つのパルスを受けてこれら2つのパルスに応じて交互にON/OFFする第1および第2のスイッチ回路と、これら第1および第2のスイッチ回路の下流にそれぞれ設けられた第1および第2の可変電流源と、第1のスイッチ回路から第1の電流源に至る配線と第2のスイッチ回路から第2の電流源に至る配線との間に橋渡しされて設けられたコンデンサと、このコンデンサの両端子電圧を受けて所定の出力パルスを発生するコンパレータとを備えていて、第1および第2の可変電流源の電流値を実質的に等しい所定の電流値に制御することにより前記の受けたパルスに対して所定の位相の出力パルスを発生するものである。
【0007】
【発明の実施の形態】
このように、電流値が制御可能な可変電流源を用い、これとコンデンサの両端子電圧をほぼデユーティ50%でON/OFFするスイッチ回路とにより充放電することで、可変電流源の電流値に応じて原入力信号に対して直線的な傾斜波形部分を持つ相互に180°位相が相違し、かつ、一方が基準レベルにあるときに、他方が傾斜状態となる2つの波形を生成することができる。
そこで、これら2つの波形をコンパレータで比較することで、一方に対して他方を基準としたパルス波形を発生させることができ、傾斜波形部分の傾斜角を可変電流源の電流値に応じて変化させることで、この傾斜角に応じてコンパレータから出力されるパルスの立上がり、立下がり位相を変化させるものである。
その結果、傾斜波形部分の傾斜状態との関係において制御電圧に対して連続的に遅延量が変化するパルスを発生させることができ、大きな範囲で遅延量が連続して変化する出力パルスを容易に得ることができる。特に、前記の位相制御回路の主要部を単位セル回路として従属接続した場合には、180°あるいはそれ以上の範囲に亙って遅延量を制御することができる。
また、コンパレータを差動アンプで構成し、スイッチ回路をバイポーラトランジスタにすることにより、高速なパルス発生動作と高速なスイッチングが可能になり、デジタルVTRのクロックを再生する場合に適する回路が実現できる。
なお、前記構成のうち第1および第2のスイッチ回路は、実施例では、充放電回路6のトランジスタQ3,Q4により実現される。また、前記のコンデンサは、実施例ではコンデンサ4であって、その両端子電圧が端子A,Bから取出される。そして、前記構成のコンパレータは、実施例のコンパレータ7である。
【0008】
【実施例】
図1は、この発明の位相制御回路の一実施例のブロック図、図2は、その動作を説明するための波形図、図3は、この発明の位相制御回路を複数従属接続した場合の一実施例のブロック図、そして、図4は、この発明の位相制御回路を用いるデジタルVTRのクロック再生回路を中心とするブロック図である。なお、図5に示す構成要素と同一のものは同一の符号で示す。
図1において、1は、位相制御回路であって、第1,第2の入力端子2a,2bを有する差動アンプ2と、コンデンサ4、充放電回路6、そしてコンパレータ7とからなり、位相制御のための制御端子8を有している。
9は、入力端子9aに、PLL制御発振器等から正弦波信号を受けて正相と逆相の実質的にデユーティ50%の2つのパルスを出力するパルス生成回路であって、位相制御回路1の前段として設けられている。
【0009】
充放電回路6は、電源ラインVccとグランドGNDとの間に上流から順次接続されたNPN型のトランジスタQ3と可変電流源3の直列回路と、同様に電源ラインVccとグランドGNDとの間に上流から順次接続されたNPN型のトランジスタQ4と可変電流源5の直列回路とからなる。そして、トランジスタQ3と可変電流源3の接続点(端子A)とトランジスタQ4と可変電流源5の接続点(端子B)との間に橋渡しして設けられたコンデンサ4を充放電する。
コンパレータ7は、コンデンサ4の端子Aの電圧を端子6aを介して(+)入力に受け、端子Bの電圧を端子6bを介して(−)入力に受ける。そして、これら電圧をコンパレートして所定の位相のパルスを出力端子7aに発生する。この出力パルスは、可変電流源の電流値を設定する制御端子8に加えられる制御電圧信号に応じてその位相が制御される。
なお、コンパレータ7は、出力端子7aと逆相のパルスを発生する出力端子7bを持つが、出力端子7bは、図3に示す従属接続の実施例において使用される端子であって、この実施例では、不用である。この実施例では、コンパレータ7の出力端子は1つでよい。この1つの出力パルスを出力端子7b側から得てもよい。
【0010】
また、トランジスタQ3,Q4のベースにも端子2a’,2b’を設けているが、これも図3に示す従属接続の実施例において使用される端子である。
さらに、差動アンプ2をコンパレータ9と同様に1つの入力信号から正相,逆相のパルスを発生させればコンパレータ9は、不用である。しかし、ここでは、図3に示す実施例との関係でコンパレータ9を特別に加えてある。
差動アンプ2は、それぞれのベースが入力端子2a,2bにそれぞれ接続されたNPN型の差動トランジスタQ1,Q2を有していて、それぞれのコレクタは、負荷抵抗RL,RLを介して電源ラインVccに接続されている。そして、それぞれのエミッタが共通に電流源2cを介してグランドGNDに接続され、正相と逆相のそれぞれの出力パルスがそれぞれのコレクタから取り出される。
この差動アンプ2は、ここではコンパレータとして動作しているので、これをコンパレータ8の構成として使用することもできる。
【0011】
差動アンプ2は、入力側に相互に180°位相の相違する一対のパルスを受けてこれを増幅して出力し(図2(a),(b)参照)、それらをトランジスタQ3,Q4のベースに送出する。その結果、トランジスタQ3,Q4は、差動アンプ2の出力パルスがHIGHレベルのときにONし、LOWレベルのときにOFFする。すなわち、ここでは、差動アンプ2の出力を受けるトランジスタQ3,Q4は、差動アンプ2の正相および逆相の出力パルスをそれぞれのベースに受けてON/OFFするスイッチ回路をそれぞれが構成している。
なお、可変電流源3,5の電流値は、制御端子8に入力された制御信号によりともに実質的に等しい電流値に設定され、制御される。
【0012】
可変電流源3,5の電流値をIと仮定して、コンデンサ4の端子A,Bの電圧とコンデンサ4の充放電動作について図2に従って説明する。
差動アンプ2により出力された図2(a),(b)の位相が180°相違する2つのパルスは、各トランジスタQ3,Q4をHIGHレベルの期間だけONさせる。これにより、この各トランジスタQ3,Q4のON/OFFに応じてコンデンサ4の端子Aの電圧は、前記の電流値Iによる定電流で充放電される。その結果、(c)のように変化する。端子Bの電圧も同様に(d)のように変化する。この電圧信号がコンパレータ7に送出される。
なお、差動アンプ2の入力側のパルスは、図2(a),(b)の出力パルスと同様な正相と逆相のパルスであるので、図では省略してある。
【0013】
コンデンサ4の端子電圧の変化について、トランジスタQ3がON状態で、トランジスタQ4がOFF状態のときから説明すると、まず、トランジスタQ3がONして、トランジスタQ4がOFFしたときには、コンデンサ4の端子Aが電源ラインVccから一定電圧低い所定のレベルに設定され、その値を維持する。これにより端子Bが一定電圧分だけ上昇する。次にコンデンサ4の端子Bは、コンデンサ4の充電電荷が端子A、グランドGND、そして端子Bへと電流源3の定電流値Iに従って流れるので、直線的に徐々に減少していく。やがて放電が完了すると、上昇前の元の電圧まで戻る。この間、定電流源3を介して放電が行われるので、その放電特性の傾斜は、電流値Iにより決定され、直線的な一定の傾きとなる。次に、ONしているトランジスタQ3を介して電源ラインVccから端子Aを介して充電が開始される。
【0014】
これにより端子Bの電圧は、直線的に徐々に低下していく。このときの充電も電源ラインVcc,端子A,コンデンサ4を経て、電流源5の定電流値Iに従って行われるので前記と同じ直線的な傾斜になる。そして充電が完了する時点で、トランジスタQ3がOFFして、トランジスタQ4がONする。これにより端子Bの電圧は、元の一定値に戻り、今度は端子Aの電圧が前記と同様な経過をたどる。その結果として端子Aの電圧は(c)のように変化し、端子Bの電圧は、(d)のように変化する。
これら端子A,Bの電圧は、コンパレータ7に入力されて比較され、結果として(e)に示す出力が発生する。
【0015】
この(e)の出力は、端子Aの電圧波形(c)と端子Bの電圧波形(d)とから分かるように、それぞれの波形の一方の傾斜部分が他方の基準レベルと比較されその交差点において、端子Aの電圧と端子Bの電圧とのレベルが入れ替わるので、これらの点で出力パルスが立上がり、立下がる。そこで、コンパレータ7は、端子Aの電圧が端子Bの電圧よりも高いときにHIGHレベルの出力を発生し、逆のときにLOWレベルとなる。
このとき、それぞれの波形の傾斜部分の角度(水平とのなす角)は、(f),(g)に示すように、可変電流源3,5の電流源の電流値Iの増減に応じて充放電量が増減する。なお、(a)(h)は、縦軸が信号レベルであり、横軸が時間であって、特に、図(f),(g)は、説明の都合上、時間、信号レベルとも拡大した図になっている。
その結果、電流値Iが大きくなると、(h)に示すようにコンパレータ7の出力パルスの位相は進み、電流値Iが小さくなると、コンパレータ7の出力パルスの位相は遅れる。なお、この場合の出力パルスのパルス幅は、電流源の電流値Iの変化に対して変化することなく、入力パルスに対応してデューティ50%のパルスとなる。したがって、制御端子8に加える制御信号に応じて出力パルスの位相を大きな範囲に亙って制御でき、複数段接続すれば、180°あるいはそれ以上の範囲まで制御することができる。
【0016】
図3(a)は、図1における位相制御回路1の差動アンプ2を削除して、トランジスタQ3,Q4のベースに正相と逆相のパルスを直接それぞれ受けて、コンパレータ7の出力端子7a,7bに正相と逆相のパルスを発生する回路を単位のセル回路20とする例である。単位セル回路20は、図1で示した入力端子2a’,2b’を入力とし、出力端子7a,7bを出力とする4端子回路をもって単位セル回路としたものである。この単位セル回路20を複数段従属接続し、初段の単位セル回路20の手前にコンパレータ9を設け、最終段の位相検出回路のコンパレータのみ、出力を出力端子7aのみとしたものである。
各段の単位セル回路20の電流源の電流値は、入力端子21aに外部からの信号を受けるコントローラ21により同時に制御されて、最終的に各段での位相進みあるいは位相遅れの総計が入力パルスに対する出力信号の位相になる。
なお、初段の手前に設けられたコンパレータ9は、入力端子9aに発振器22から正弦波を受け、この正弦波の振幅基準レベルを基準レベルとして実質的にデユーティ50%で正相と逆相の2つのパルスを発生するものである。
【0017】
図3(b)は、図1における位相制御回路1において、コンパレータ7側を削除し、図1で示した入力端子2a,2bを入力とし、端子A,Bの電圧(出力端子6a,6b)を出力とする4端子回路をもって単位セル回路23としたものである。(a)と同様に単位セル回路23を複数段従属接続し、初段のセル回路20の手前にコンパレータ9を設け、最終段のみ、前記位相制御回路1と同じ回路をを設けている。なお、単位セル回路23の各入出力端子は、図1のものに対応している。
この場合には、各単位セル回路の入力側に配置された差動アンプ2は、正相,逆相の2つのパルスを発生するコンパレータの役割を果たす。
また、この例では、各段の接続の途中に出力波形の基準電圧レベルのオフセットをキャンセルするために、結合コンデンサCと単位セル回路の入力に基準バイアスを発生する抵抗RとバイアスVsからなるバイアス回路24が設けてある。なお、このバイアス回路24は、各段の単位セル回路23と単位セル回路23との間にそれぞれ設けてもよく、さらに、コンパレータ9と初段の単位セル回路23との間にも設けることができる。
【0018】
図4は、図1あるいは図3の位相制御回路を用いたデジタルVTRのクロック再生回路の実施例であって、図5における位相制御回路13に換えてコンパレータ9と位相制御回路1とが設けられていて、コンパレータ9がVCO14からの信号を受けて正相,逆相の2つのパルスを発生する。
そして、充放電回路6の電流源3,5の電流値は、ループフィルタ12からの電圧信号により制御される。
なお、位相制御回路1に換えて図3の単位セル回路20あるいは23を従属接続した位相制御回路がが用いられてもよい。この場合には、コントローラ21に換えてループフィルタ12が使用される。
【0019】
以上説明してきたが、図3の単位セル回路においては、すべての電流源の電流値を制御するようにしているが、位相制御に当たっては、少なくとも単位セル回路の1つが制御されればよく、これにより出力パルスの位相をシフトできることはもちろんである。
また、差動アンプ2は、差動コンパレータとしても動作しているので、これに換えて、正相,逆相の出力を発生するその他のコンパレータをそのまま使用してもよいことはもちろんである。
また、実施例では、スイッチ回路としてバイポーラトランジスタを用いているが、これは、高速スイッチングをするためであって、例えば、伝送ゲートのようなアナログスイッチであってもよく、必ずしもバイポーラトランジスタを用いる必要はない。
ところで、図4の実施例では、クロック再生回路を例としているが、これは、位相制御が必要な、PLL回路等に用いることができることはもちろんである。
【0020】
【発明の効果】
この発明にあっては、電流値が制御可能な可変電流源を用い、これとコンデンサの両端子電圧をほぼデユーティ50%でON/OFFするスイッチ回路とにより充放電することで、可変電流源の電流値に応じて原入力信号に対して直線性のよい傾斜で180°位相が相違し、かつ、一方が基準レベルにあるときに、他方が傾斜状態となる2つの波形を生成し、これら2つの波形をコンパレータで比較することで出力パルスを得て、この出力パルスの発生位相を可変電流源の電流値に応じて変化させるようにしているので、傾斜波形の傾斜状態との関係において大きな範囲で遅延量が連続して変化する出力パルスを容易に得ることができる。その結果、傾斜波形部分の傾斜状態との関係において制御電圧に対して連続的に遅延量が変化するパルスを発生させることができ、大きな範囲で遅延量が連続して変化する出力パルスを容易に得ることができる。これにより高い周波数のパルスによる分周回路を用いる必要がなくなり、デジタル回路、特に、デジタルVTRのクロック生成回路などに対して、IC化に適する簡単な位相制御回路を実現することができる。
【図面の簡単な説明】
【図1】図1は、この発明の位相制御回路の一実施例のブロック図である。
【図2】図2は、その動作を説明するための波形図である。
【図3】図3は、この発明の位相制御回路を複数従属接続した場合の一実施例のブロック図であって、(a)は、コンデンサ充放電回路とこの出力を受けるコンパレータとをセルとして従属接続した例の説明図、(b)は、コンパレータとこの出力を受けるコンデンサ充放電回路とをセルとして従属接続した例の説明図である。る。
【図4】図4は、この発明の位相制御回路を用いるデジタルVTRのクロック再生回路を中心とするブロック図である。
【図5】図5は、従来の位相制御回路を用いるデジタルVTRのクロック再生回路を中心とするブロック図である。
【符号の説明】
1…位相制御回路、2…差動アンプ、2a,2b…入力端子、
3,5…可変電流源、4…コンデンサ、6…充放電回路、
7…制御端子、8,9…コンパレータ、
8a,8b…出力端子、10…ビデオテープ、
11,13,16…位相検出回路、
12,17…ループフィルタ、
14…VCO、15,18…バッファアンプ、
20,23…セル回路、
21…コントローラ、24…バイアス回路、
Vcc…電源ライン、GND…グランド。
【発明の属する技術分野】
この発明は、位相制御回路およびこれを用いるデジタルビデオテープ再生装置に関し、詳しくは、デジタルVTRにおいて、ビデオテープに記録されたデジタルデータ信号からデータ成分とクロック成分を分離するデータセパレータの一部の回路として、テープからの再生信号に追従させた位相で再生クロックを発生するクロック再生回路において、再生クロックの調整が連続的で容易にでき、かつ、高い周波数のクロックに対して位相調整が可能な再生クロックに対する位相制御回路に関する。
【0002】
【従来の技術】
デジタルVTRでは、記録データ信号中にデータ成分とクロック成分とが含まれていて、データセパレータにおいて、クロック成分を再生してデータ成分を抽出している。そのために読出された再生データ信号に対応する位相の正しい幅の基準のクロックパルスをクロック再生回路で生成している。
従来のデジタルVTRにおけるクロック再生回路としては、図5に示すように、ビデオテープ10からのヘッド10a,読出回路(AMP)10b,イコライザを含む再生波形信号処理回路10cを介して再生波形信号処理回路10cから記録データに対応するピーク位置パルスを得て、このパルスをPLL制御の位相検出回路16に送出してPLL制御をするとともに、このピーク位置パルスと現在の再生クロックCLKとを位相検出回路11で位相比較し、その位相差を検出する。そして、この位相差に応じた検出信号を低域フィルタに相当するループフィルタ12を通してDC電圧にしてCR遅延回路等で構成される位相制御回路13に出力して、位相制御信号とする。
位相制御回路13にはPLL制御されて基準周波数で発振するVCO14からの出力信号が入力されていて、これに所定の遅延量を与えてこれをバッファアンプ(AMP)15を経て再生クロックCLKが出力される。VCO14の発振周波数は、テープからのピーク位置パルス(再生波形信号処理回路10cの再生信号を処理した出力)を受ける位相検出回路16とループフィルタ17とによりPLLループにより制御されて読出しクロックに追従する制御がなされる。
位相検出回路11に入力される再生クロックCLKは、バッファアンプ(AMP)18を介して加えられる。また、再生波形信号処理回路10cは、読出回路10bで読出された信号のピーク位置を検出してそれに応じてコンパレータ等によりピーク位置パルスを生成する。
【0003】
位相制御回路13としては、例えば、抵抗成分をシミュレーションする可変Gmアンプ13aにコンデンサ13bを接続してその出力を比較検出するコンパレータ13cとで構成され、可変抵抗とコンデンサからなるCR遅延回路を用いてVCO14からのクロックを遅延させてテープから再生したデータ信号から生成されるピーク位置パルスの位相に合わせている。このときの位相を合わせる遅延量は、ループフィルタ12からのDC電圧に応じて可変Gmアンプ13aの電流源13dの電流値を変化させることで行われる。
このようなCR型の遅延回路とは別に、位相制御回路13として、遅延させるピーク位置パルスよりも高い周期のパルスを発生させてこれを分周して種々の位相のパルスを発生させ、その位相パルスを制御電圧に応じて選択することでピーク位置パルスに対応する位相の再生クロックCLKを発生させる回路もある。
【0004】
【発明が解決しようとする課題】
前者のCR遅延回路を用いる位相制御回路にあっては、制御電圧と遅延量との関係がコンデンサの充放電時定数で決定されるために大きな範囲に亙って位相遅延量を変化させることはできない。
後者のパルス分周による場合は、連続的な位相遅延を与えることができず、高周波の回路を用いなければならない問題がある。また、分周回路が必要になるためにクロック再生回路としての回路規模も大きくなる欠点がある。
【0005】
この発明の目的は、このような従来技術の問題点を解決するものであって、簡単な回路で位相制御が可能であり、かつ、大きな遅延を行うことができ、それを連続的に変化させることができる位相制御回路を提供することにある。
この発明の他の目的は、前記のような従来技術の問題点を解決するものであって、前記の位相制御回路を用いるデジタルビデオテープ再生装置を提供することにある。
【0006】
【課題を解決するための手段】
このような目的を達成するためのこの発明の位相制御回路およびデジタルクロック再生回路の特徴は、実質的にデユーティ50%で正相と逆相の2つのパルスを受けてこれら2つのパルスに応じて交互にON/OFFする第1および第2のスイッチ回路と、これら第1および第2のスイッチ回路の下流にそれぞれ設けられた第1および第2の可変電流源と、第1のスイッチ回路から第1の電流源に至る配線と第2のスイッチ回路から第2の電流源に至る配線との間に橋渡しされて設けられたコンデンサと、このコンデンサの両端子電圧を受けて所定の出力パルスを発生するコンパレータとを備えていて、第1および第2の可変電流源の電流値を実質的に等しい所定の電流値に制御することにより前記の受けたパルスに対して所定の位相の出力パルスを発生するものである。
【0007】
【発明の実施の形態】
このように、電流値が制御可能な可変電流源を用い、これとコンデンサの両端子電圧をほぼデユーティ50%でON/OFFするスイッチ回路とにより充放電することで、可変電流源の電流値に応じて原入力信号に対して直線的な傾斜波形部分を持つ相互に180°位相が相違し、かつ、一方が基準レベルにあるときに、他方が傾斜状態となる2つの波形を生成することができる。
そこで、これら2つの波形をコンパレータで比較することで、一方に対して他方を基準としたパルス波形を発生させることができ、傾斜波形部分の傾斜角を可変電流源の電流値に応じて変化させることで、この傾斜角に応じてコンパレータから出力されるパルスの立上がり、立下がり位相を変化させるものである。
その結果、傾斜波形部分の傾斜状態との関係において制御電圧に対して連続的に遅延量が変化するパルスを発生させることができ、大きな範囲で遅延量が連続して変化する出力パルスを容易に得ることができる。特に、前記の位相制御回路の主要部を単位セル回路として従属接続した場合には、180°あるいはそれ以上の範囲に亙って遅延量を制御することができる。
また、コンパレータを差動アンプで構成し、スイッチ回路をバイポーラトランジスタにすることにより、高速なパルス発生動作と高速なスイッチングが可能になり、デジタルVTRのクロックを再生する場合に適する回路が実現できる。
なお、前記構成のうち第1および第2のスイッチ回路は、実施例では、充放電回路6のトランジスタQ3,Q4により実現される。また、前記のコンデンサは、実施例ではコンデンサ4であって、その両端子電圧が端子A,Bから取出される。そして、前記構成のコンパレータは、実施例のコンパレータ7である。
【0008】
【実施例】
図1は、この発明の位相制御回路の一実施例のブロック図、図2は、その動作を説明するための波形図、図3は、この発明の位相制御回路を複数従属接続した場合の一実施例のブロック図、そして、図4は、この発明の位相制御回路を用いるデジタルVTRのクロック再生回路を中心とするブロック図である。なお、図5に示す構成要素と同一のものは同一の符号で示す。
図1において、1は、位相制御回路であって、第1,第2の入力端子2a,2bを有する差動アンプ2と、コンデンサ4、充放電回路6、そしてコンパレータ7とからなり、位相制御のための制御端子8を有している。
9は、入力端子9aに、PLL制御発振器等から正弦波信号を受けて正相と逆相の実質的にデユーティ50%の2つのパルスを出力するパルス生成回路であって、位相制御回路1の前段として設けられている。
【0009】
充放電回路6は、電源ラインVccとグランドGNDとの間に上流から順次接続されたNPN型のトランジスタQ3と可変電流源3の直列回路と、同様に電源ラインVccとグランドGNDとの間に上流から順次接続されたNPN型のトランジスタQ4と可変電流源5の直列回路とからなる。そして、トランジスタQ3と可変電流源3の接続点(端子A)とトランジスタQ4と可変電流源5の接続点(端子B)との間に橋渡しして設けられたコンデンサ4を充放電する。
コンパレータ7は、コンデンサ4の端子Aの電圧を端子6aを介して(+)入力に受け、端子Bの電圧を端子6bを介して(−)入力に受ける。そして、これら電圧をコンパレートして所定の位相のパルスを出力端子7aに発生する。この出力パルスは、可変電流源の電流値を設定する制御端子8に加えられる制御電圧信号に応じてその位相が制御される。
なお、コンパレータ7は、出力端子7aと逆相のパルスを発生する出力端子7bを持つが、出力端子7bは、図3に示す従属接続の実施例において使用される端子であって、この実施例では、不用である。この実施例では、コンパレータ7の出力端子は1つでよい。この1つの出力パルスを出力端子7b側から得てもよい。
【0010】
また、トランジスタQ3,Q4のベースにも端子2a’,2b’を設けているが、これも図3に示す従属接続の実施例において使用される端子である。
さらに、差動アンプ2をコンパレータ9と同様に1つの入力信号から正相,逆相のパルスを発生させればコンパレータ9は、不用である。しかし、ここでは、図3に示す実施例との関係でコンパレータ9を特別に加えてある。
差動アンプ2は、それぞれのベースが入力端子2a,2bにそれぞれ接続されたNPN型の差動トランジスタQ1,Q2を有していて、それぞれのコレクタは、負荷抵抗RL,RLを介して電源ラインVccに接続されている。そして、それぞれのエミッタが共通に電流源2cを介してグランドGNDに接続され、正相と逆相のそれぞれの出力パルスがそれぞれのコレクタから取り出される。
この差動アンプ2は、ここではコンパレータとして動作しているので、これをコンパレータ8の構成として使用することもできる。
【0011】
差動アンプ2は、入力側に相互に180°位相の相違する一対のパルスを受けてこれを増幅して出力し(図2(a),(b)参照)、それらをトランジスタQ3,Q4のベースに送出する。その結果、トランジスタQ3,Q4は、差動アンプ2の出力パルスがHIGHレベルのときにONし、LOWレベルのときにOFFする。すなわち、ここでは、差動アンプ2の出力を受けるトランジスタQ3,Q4は、差動アンプ2の正相および逆相の出力パルスをそれぞれのベースに受けてON/OFFするスイッチ回路をそれぞれが構成している。
なお、可変電流源3,5の電流値は、制御端子8に入力された制御信号によりともに実質的に等しい電流値に設定され、制御される。
【0012】
可変電流源3,5の電流値をIと仮定して、コンデンサ4の端子A,Bの電圧とコンデンサ4の充放電動作について図2に従って説明する。
差動アンプ2により出力された図2(a),(b)の位相が180°相違する2つのパルスは、各トランジスタQ3,Q4をHIGHレベルの期間だけONさせる。これにより、この各トランジスタQ3,Q4のON/OFFに応じてコンデンサ4の端子Aの電圧は、前記の電流値Iによる定電流で充放電される。その結果、(c)のように変化する。端子Bの電圧も同様に(d)のように変化する。この電圧信号がコンパレータ7に送出される。
なお、差動アンプ2の入力側のパルスは、図2(a),(b)の出力パルスと同様な正相と逆相のパルスであるので、図では省略してある。
【0013】
コンデンサ4の端子電圧の変化について、トランジスタQ3がON状態で、トランジスタQ4がOFF状態のときから説明すると、まず、トランジスタQ3がONして、トランジスタQ4がOFFしたときには、コンデンサ4の端子Aが電源ラインVccから一定電圧低い所定のレベルに設定され、その値を維持する。これにより端子Bが一定電圧分だけ上昇する。次にコンデンサ4の端子Bは、コンデンサ4の充電電荷が端子A、グランドGND、そして端子Bへと電流源3の定電流値Iに従って流れるので、直線的に徐々に減少していく。やがて放電が完了すると、上昇前の元の電圧まで戻る。この間、定電流源3を介して放電が行われるので、その放電特性の傾斜は、電流値Iにより決定され、直線的な一定の傾きとなる。次に、ONしているトランジスタQ3を介して電源ラインVccから端子Aを介して充電が開始される。
【0014】
これにより端子Bの電圧は、直線的に徐々に低下していく。このときの充電も電源ラインVcc,端子A,コンデンサ4を経て、電流源5の定電流値Iに従って行われるので前記と同じ直線的な傾斜になる。そして充電が完了する時点で、トランジスタQ3がOFFして、トランジスタQ4がONする。これにより端子Bの電圧は、元の一定値に戻り、今度は端子Aの電圧が前記と同様な経過をたどる。その結果として端子Aの電圧は(c)のように変化し、端子Bの電圧は、(d)のように変化する。
これら端子A,Bの電圧は、コンパレータ7に入力されて比較され、結果として(e)に示す出力が発生する。
【0015】
この(e)の出力は、端子Aの電圧波形(c)と端子Bの電圧波形(d)とから分かるように、それぞれの波形の一方の傾斜部分が他方の基準レベルと比較されその交差点において、端子Aの電圧と端子Bの電圧とのレベルが入れ替わるので、これらの点で出力パルスが立上がり、立下がる。そこで、コンパレータ7は、端子Aの電圧が端子Bの電圧よりも高いときにHIGHレベルの出力を発生し、逆のときにLOWレベルとなる。
このとき、それぞれの波形の傾斜部分の角度(水平とのなす角)は、(f),(g)に示すように、可変電流源3,5の電流源の電流値Iの増減に応じて充放電量が増減する。なお、(a)(h)は、縦軸が信号レベルであり、横軸が時間であって、特に、図(f),(g)は、説明の都合上、時間、信号レベルとも拡大した図になっている。
その結果、電流値Iが大きくなると、(h)に示すようにコンパレータ7の出力パルスの位相は進み、電流値Iが小さくなると、コンパレータ7の出力パルスの位相は遅れる。なお、この場合の出力パルスのパルス幅は、電流源の電流値Iの変化に対して変化することなく、入力パルスに対応してデューティ50%のパルスとなる。したがって、制御端子8に加える制御信号に応じて出力パルスの位相を大きな範囲に亙って制御でき、複数段接続すれば、180°あるいはそれ以上の範囲まで制御することができる。
【0016】
図3(a)は、図1における位相制御回路1の差動アンプ2を削除して、トランジスタQ3,Q4のベースに正相と逆相のパルスを直接それぞれ受けて、コンパレータ7の出力端子7a,7bに正相と逆相のパルスを発生する回路を単位のセル回路20とする例である。単位セル回路20は、図1で示した入力端子2a’,2b’を入力とし、出力端子7a,7bを出力とする4端子回路をもって単位セル回路としたものである。この単位セル回路20を複数段従属接続し、初段の単位セル回路20の手前にコンパレータ9を設け、最終段の位相検出回路のコンパレータのみ、出力を出力端子7aのみとしたものである。
各段の単位セル回路20の電流源の電流値は、入力端子21aに外部からの信号を受けるコントローラ21により同時に制御されて、最終的に各段での位相進みあるいは位相遅れの総計が入力パルスに対する出力信号の位相になる。
なお、初段の手前に設けられたコンパレータ9は、入力端子9aに発振器22から正弦波を受け、この正弦波の振幅基準レベルを基準レベルとして実質的にデユーティ50%で正相と逆相の2つのパルスを発生するものである。
【0017】
図3(b)は、図1における位相制御回路1において、コンパレータ7側を削除し、図1で示した入力端子2a,2bを入力とし、端子A,Bの電圧(出力端子6a,6b)を出力とする4端子回路をもって単位セル回路23としたものである。(a)と同様に単位セル回路23を複数段従属接続し、初段のセル回路20の手前にコンパレータ9を設け、最終段のみ、前記位相制御回路1と同じ回路をを設けている。なお、単位セル回路23の各入出力端子は、図1のものに対応している。
この場合には、各単位セル回路の入力側に配置された差動アンプ2は、正相,逆相の2つのパルスを発生するコンパレータの役割を果たす。
また、この例では、各段の接続の途中に出力波形の基準電圧レベルのオフセットをキャンセルするために、結合コンデンサCと単位セル回路の入力に基準バイアスを発生する抵抗RとバイアスVsからなるバイアス回路24が設けてある。なお、このバイアス回路24は、各段の単位セル回路23と単位セル回路23との間にそれぞれ設けてもよく、さらに、コンパレータ9と初段の単位セル回路23との間にも設けることができる。
【0018】
図4は、図1あるいは図3の位相制御回路を用いたデジタルVTRのクロック再生回路の実施例であって、図5における位相制御回路13に換えてコンパレータ9と位相制御回路1とが設けられていて、コンパレータ9がVCO14からの信号を受けて正相,逆相の2つのパルスを発生する。
そして、充放電回路6の電流源3,5の電流値は、ループフィルタ12からの電圧信号により制御される。
なお、位相制御回路1に換えて図3の単位セル回路20あるいは23を従属接続した位相制御回路がが用いられてもよい。この場合には、コントローラ21に換えてループフィルタ12が使用される。
【0019】
以上説明してきたが、図3の単位セル回路においては、すべての電流源の電流値を制御するようにしているが、位相制御に当たっては、少なくとも単位セル回路の1つが制御されればよく、これにより出力パルスの位相をシフトできることはもちろんである。
また、差動アンプ2は、差動コンパレータとしても動作しているので、これに換えて、正相,逆相の出力を発生するその他のコンパレータをそのまま使用してもよいことはもちろんである。
また、実施例では、スイッチ回路としてバイポーラトランジスタを用いているが、これは、高速スイッチングをするためであって、例えば、伝送ゲートのようなアナログスイッチであってもよく、必ずしもバイポーラトランジスタを用いる必要はない。
ところで、図4の実施例では、クロック再生回路を例としているが、これは、位相制御が必要な、PLL回路等に用いることができることはもちろんである。
【0020】
【発明の効果】
この発明にあっては、電流値が制御可能な可変電流源を用い、これとコンデンサの両端子電圧をほぼデユーティ50%でON/OFFするスイッチ回路とにより充放電することで、可変電流源の電流値に応じて原入力信号に対して直線性のよい傾斜で180°位相が相違し、かつ、一方が基準レベルにあるときに、他方が傾斜状態となる2つの波形を生成し、これら2つの波形をコンパレータで比較することで出力パルスを得て、この出力パルスの発生位相を可変電流源の電流値に応じて変化させるようにしているので、傾斜波形の傾斜状態との関係において大きな範囲で遅延量が連続して変化する出力パルスを容易に得ることができる。その結果、傾斜波形部分の傾斜状態との関係において制御電圧に対して連続的に遅延量が変化するパルスを発生させることができ、大きな範囲で遅延量が連続して変化する出力パルスを容易に得ることができる。これにより高い周波数のパルスによる分周回路を用いる必要がなくなり、デジタル回路、特に、デジタルVTRのクロック生成回路などに対して、IC化に適する簡単な位相制御回路を実現することができる。
【図面の簡単な説明】
【図1】図1は、この発明の位相制御回路の一実施例のブロック図である。
【図2】図2は、その動作を説明するための波形図である。
【図3】図3は、この発明の位相制御回路を複数従属接続した場合の一実施例のブロック図であって、(a)は、コンデンサ充放電回路とこの出力を受けるコンパレータとをセルとして従属接続した例の説明図、(b)は、コンパレータとこの出力を受けるコンデンサ充放電回路とをセルとして従属接続した例の説明図である。る。
【図4】図4は、この発明の位相制御回路を用いるデジタルVTRのクロック再生回路を中心とするブロック図である。
【図5】図5は、従来の位相制御回路を用いるデジタルVTRのクロック再生回路を中心とするブロック図である。
【符号の説明】
1…位相制御回路、2…差動アンプ、2a,2b…入力端子、
3,5…可変電流源、4…コンデンサ、6…充放電回路、
7…制御端子、8,9…コンパレータ、
8a,8b…出力端子、10…ビデオテープ、
11,13,16…位相検出回路、
12,17…ループフィルタ、
14…VCO、15,18…バッファアンプ、
20,23…セル回路、
21…コントローラ、24…バイアス回路、
Vcc…電源ライン、GND…グランド。
Claims (7)
- 実質的にデユーティ50%で正相と逆相の2つのパルスを受けてこれら2つのパルスに応じて交互にON/OFFする第1および第2のスイッチ回路と、これら第1および第2のスイッチ回路の下流にそれぞれ設けられた第1および第2の可変電流源と、前記第1のスイッチ回路から前記第1の電流源に至る配線と前記第2のスイッチ回路から前記第2の電流源に至る配線との間に橋渡しされて設けられたコンデンサと、このコンデンサの両端子電圧を受けて所定の出力パルスを発生するコンパレータとを備え、前記第1および第2の可変電流源の電流値を実質的に等しい所定の電流値に制御することにより前記受けたパルスに対して所定の位相の前記出力パルスを発生する位相制御回路。
- 実質的にデユーティ50%で正相と逆相の2つのパルスを受けてこれら2つのパルスに応じて交互にON/OFFする第1および第2のスイッチ回路と、これら第1および第2のスイッチ回路の下流にそれぞれ設けられた第1および第2の可変電流源と、前記第1のスイッチ回路から前記第1の電流源に至る配線と前記第2のスイッチ回路から前記第2の電流源に至る配線との間に橋渡しされて設けられたコンデンサと、このコンデンサの両端子電圧を受けて正相と逆相の2つの出力パルスを発生するコンパレータとを有する入出力回路を単位としてこれを複数段従属接続し、最終段の入出力回路の前記コンパレータの出力パルスを前記正相と前記逆相のいずれか一方とし、複数段のうちの少なくとも1つの前記入出力回路の前記第1および第2の可変電流源の電流値を実質的に等しい所定の電流値に制御することにより前記受けたパルスに対して所定の位相の前記出力パルスを発生する位相制御回路。
- さらに、実質的にデユーティ50%で正相と逆相の2つのパルスを入力に受けて正相と逆相の2つのパルスを出力する差動アンプを有し、前記第1および第2のスイッチ回路は、このアンプからの出力を受けて交互にON/OFFする請求項1記載の位相制御回路。
- 前記差動アンプは、コンパレータであって、さらに正弦波の信号を受けて正相と逆相の実質的にデユーティ50%の2つのパルスを出力する請求項3記載の位相制御回路。
- 実質的にデユーティ50%で正相と逆相の2つのパルスを受けてこれら2つのパルスを増幅して出力するアンプと、このアンプの2つの出力パルスに応じて交互にON/OFFする第1および第2のスイッチ回路と、これら第1および第2のスイッチ回路の下流にそれぞれ設けられた第1および第2の可変電流源と、前記第1のスイッチ回路から前記第1の電流源に至る配線と前記第2のスイッチ回路から前記第2の電流源に至る配線との間に橋渡しされて設けられたコンデンサとを有し、前記コンデンサの両端子電圧をそれぞれ出力する入出力回路を単位としてこれを複数段従属接続し、最終段の前記入出力回路の前記コンデンサの両端子電圧のそれぞれの出力を受けるコンパレータを設けて、複数段のうちの少なくとも1つの前記入出力回路の前記第1および第2の可変電流源の電流値を実質的に等しい所定の電流値に制御することにより前記受けたパルスに対して所定の位相の出力パルスを前記コンパレータに発生する位相制御回路。
- 実質的にデユーティ50%で正相と逆相の2つのパルスを受けてこれら2つのパルスに応じて交互にON/OFFする第1および第2のスイッチ回路と、これら第1および第2のスイッチ回路の下流にそれぞれ設けられた第1および第2の可変電流源と、前記第1のスイッチ回路から前記第1の電流源に至る配線と前記第2のスイッチ回路から前記第2の電流源に至る配線との間に橋渡しされて設けられたコンデンサと、このコンデンサの両端子電圧を受けて所定の出力パルスを発生するコンパレータと、前記出力パルスと磁気テープから読出された読出パルスとの位相を比較してこれらの位相差に応じて前記第1および第2の可変電流源の電流値を実質的に等しい所定の電流値に制御する制御信号を発生する制御電圧発生回路とを備え、前記出力パルスを再生クロックパルスとして発生するデジタルビデオテープ再生装置。
- 実質的にデユーティ50%で正相と逆相の2つのパルスを受けてこれら2つのパルスを増幅して出力するアンプと、このアンプの2つの出力パルスに応じて交互にON/OFFする第1および第2のスイッチ回路と、これら第1および第2のスイッチ回路の下流にそれぞれ設けられた第1および第2の可変電流源と、前記第1のスイッチ回路から前記第1の電流源に至る配線と前記第2のスイッチ回路から前記第2の電流源に至る配線との間に橋渡しされて設けられたコンデンサとを有し、前記コンデンサの両端子電圧をそれぞれ出力する入出力回路を単位としてこれを複数段従属接続し、最終段の前記入出力回路の前記コンデンサの両端子電圧のそれぞれの出力を受けるコンパレータを設けた位相制御回路と、
前記出力パルスと磁気テープから読出された読出パルスとの位相を比較してこれらの位相差に応じて前記第1および第2の可変電流源の電流値を実質的に等しい所定の電流値に制御する制御信号を発生する制御電圧発生回路とを備え、前記出力パルスを再生クロックパルスとして発生するデジタルビデオテープ再生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29606695A JP3616180B2 (ja) | 1995-10-19 | 1995-10-19 | 位相制御回路およびこれを用いるデジタルビデオテープ再生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29606695A JP3616180B2 (ja) | 1995-10-19 | 1995-10-19 | 位相制御回路およびこれを用いるデジタルビデオテープ再生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09116865A JPH09116865A (ja) | 1997-05-02 |
JP3616180B2 true JP3616180B2 (ja) | 2005-02-02 |
Family
ID=17828672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29606695A Expired - Fee Related JP3616180B2 (ja) | 1995-10-19 | 1995-10-19 | 位相制御回路およびこれを用いるデジタルビデオテープ再生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3616180B2 (ja) |
-
1995
- 1995-10-19 JP JP29606695A patent/JP3616180B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09116865A (ja) | 1997-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004007324A (ja) | D級増幅器における三角波生成回路 | |
US6922474B2 (en) | Shock sound prevention circuit | |
JPH09147304A (ja) | Mrヘッド用増幅器 | |
JPH06162409A (ja) | 読取ヘッドを書込モードから読取モードへ切換えるための装置 | |
JP3616180B2 (ja) | 位相制御回路およびこれを用いるデジタルビデオテープ再生装置 | |
JPH06162408A (ja) | 読取ヘッドを書込モードから読取モードへ切換えるための装置 | |
US6483356B2 (en) | Sinusoidal signal generating circuit providing small phase difference with respect to reference signal and apparatus for driving oscillating element with circuit | |
JPH08274635A (ja) | 位相ロック回路 | |
JPH09121156A (ja) | Pll回路およびディジタル信号再生装置 | |
JPH08138326A (ja) | 位相制御回路およびこれを用いるクロック再生回路 | |
US6466097B1 (en) | Phase locked loop and associated control method | |
JP3136890B2 (ja) | プログラマブル遅延発生装置 | |
JP2844596B2 (ja) | Pll回路 | |
US5052032A (en) | Clock formation circuit | |
JP3175752B2 (ja) | パルス発生装置 | |
JP3098531B2 (ja) | パルス幅変換回路 | |
JP2567361B2 (ja) | パルス遅延回路 | |
JP2685529B2 (ja) | ビット同期回路 | |
JPH04343524A (ja) | Pll回路 | |
JPH0357647B2 (ja) | ||
JP3505802B2 (ja) | 位相同期回路、ワンショットパルス発生回路及び信号処理装置 | |
JPH01231516A (ja) | インバータ方式遅延線のデューティ補正回路 | |
JP3198687B2 (ja) | Pll回路 | |
KR100492999B1 (ko) | 광학계 서보 시스템의 미러신호 발생 장치 | |
JPH0733465Y2 (ja) | クロック形成回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040917 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041104 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |