JPH08138326A

JPH08138326A - 位相制御回路およびこれを用いるクロック再生回路

Info

Publication number: JPH08138326A
Application number: JP29387194A
Authority: JP
Inventors: Ryosuke Inagaki; 亮介稲垣
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1994-11-02
Filing date: 1994-11-02
Publication date: 1996-05-31

Abstract

(57)【要約】【目的】簡単な回路で位相制御信号と遅延量とのニリア
リティがよく、かつ、遅延量を連続的に変化させること
ができ、大きな遅延量を再生クロックを与えることがで
きる。【構成】定電流回路を用いてコンデンサの両端子電圧を
ほぼデユーティ５０％でＯＮ／ＯＦＦするスイッチ回路
を介して充放電することで、原入力信号に対して直線性
のよい傾斜でほぼ１８０°の位相幅に亙って持つ１８０
°位相が相違する波形を生成する。そして、この２つの
波形を共通の閾値で比較処理することにより、設定する
閾値と傾斜波形の位置の相対的な関係においてほぼ１８
０°の範囲で遅延量が連続して変化する出力パルスを得
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、位相制御回路および
これを用いるクロック再生回路に関し、詳しくは、デジ
タルＶＴＲにおいて、ビデオテープに記録されたデジタ
ルデータ信号からデータ成分とクロック成分を分離する
データセパレータの一部の回路として、テープからの再
生信号に追従させた位相で再生クロックを発生するクロ
ック再生回路において、再生クロックの調整が連続的で
容易にでき、かつ、高い周波数のクロックに対して位相
調整が可能な再生クロックに対する位相制御回路に関す
る。

【０００２】

【従来の技術】デジタルＶＴＲでは、記録データ信号中
にデータ成分とクロック成分とが含まれていて、データ
セパレータにおいて、クロック成分を再生してデータ成
分を抽出している。そのために読出された再生データ信
号に対応する位相の正しい幅のクロックパルスをクロッ
ク再生回路で生成している。従来のデジタルＶＴＲにお
けるクロック再生回路としては、図３に示すように、ビ
デオテープ１０からのヘッド１０ａ，読出回路（ＡＭ
Ｐ）１０ｂ，再生波形信号処理回路１０ｃを介して再生
波形信号処理回路１０ｃから記録データに対応するピー
ク位置パルスを得て、このピーク位置パルスと現在の再
生クロックＣＬＫとを位相検出回路１１で位相比較し、
その位相差を検出する。この位相差に応じた検出信号を
低域フィルタに相当するループフィルタ１２を通してＤ
Ｃ電圧にしてＣＲ遅延回路等で構成される位相制御回路
１３に出力する。位相制御回路１３には基準周波数で発
振するＶＣＯ１４からのその出力信号が入力されてい
て、これに所定の遅延量を与えてこれをバッファアンプ
（ＡＭＰ）１５を経て再生クロックＣＬＫとして出力す
る。なお、ＶＣＯ１４は、テープからのピーク位置パル
ス（再生波形信号処理回路１０ｃの再生信号を処理した
出力）を受ける位相検出回路１６とループフィルタ１７
とによりＰＬＬループにより制御されてその発振周波数
が読出しクロックに追従する。なお、位相検出回路１１
に入力される再生クロックＣＬＫは、バッファアンプ
（ＡＭＰ）１８を介して加えられる。また、再生波形信
号処理回路１０ｃは、読出回路１０ｂで読出された信号
のピーク位置を検出してそれに応じてコンパレータ等に
よりピーク位置パルスを生成する。

【０００３】位相制御回路１３としては、例えば、抵抗
成分をシミュレーションする可変Ｇｍアンプ１３ａにコ
ンデンサ１３ｂを接続してその出力を比較検出するコン
パレータ１３ｃとで構成され、可変抵抗とコンデンサか
らなるＣＲ遅延回路を用いてＶＣＯ１５からのクロック
を遅延させてテープから再生したデータ信号から生成さ
れるピーク位置パルスの位相に合わせている。このとき
の位相を合わせる遅延量は、ループフィルタ１２からの
ＤＣ電圧に応じて可変Ｇｍアンプ１３ａの電流源１３ｄ
の電流値を変化させることで行われる。このようなＣＲ
型の遅延回路とは別に、位相制御回路１３として、遅延
させるピーク位置パルスよりも高い周期のパルスを発生
させてこれを分周して種々の位相のパルスを発生させ、
その位相パルスを制御電圧に応じて選択することでピー
ク位置パルスに対応する位相の再生クロックＣＬＫを発
生させる回路もある。

【０００４】

【発明が解決しようとする課題】前者のＣＲ遅延回路を
用いる位相制御回路にあっては、制御電圧と遅延量との
関係がコンデンサの充放電時定数で決定されるためにリ
ニアリティが悪く、例えば、１８０°というような大き
な範囲に亙って位相遅延量を変化させることはできな
い。後者のパルス分周による場合は、連続的な位相遅延
を与えることができず、高周波の回路を用いなければな
らない問題がある。また、分周回路が必要になるために
クロック再生回路としての回路規模も大きくなる欠点が
ある。

【０００５】この発明の目的は、このような従来技術の
問題点を解決するものであって、簡単な回路で位相制御
信号と遅延量とのニリアリティがよく、かつ、遅延量を
連続的に変化させることができ、大きな遅延量の再生ク
ロックを得ることができる位相制御回路を提供すること
にある。この発明の他の目的は、前記のような従来技術
の問題点を解決するものであって、前記の位相制御回路
を用いるクロック再生回路を提供することにある。

【０００６】

【課題を解決するための手段】このような目的を達成す
るためのこの発明の位相制御回路およびクロック再生回
路の特徴は、入力信号から相互に反転する実質的にデユ
ーティ５０％で相互に逆位相の２つのパルスを生成する
パルス生成回路と、これら２つのパルスに応じて交互に
ＯＮ／ＯＦＦする第１および第２のスイッチ回路と、こ
れら第１および第２のスイッチ回路の下流にそれぞれ設
けられた第１および第２の定電流回路と、第１および第
２のスイッチ回路の間に設けられたコンデンサと、この
コンデンサの両端子電圧を受けてこの端子電圧の変化を
傾斜部分として持つ、位相が実質的に１８０°相違する
２つの波形を生成する波形生成回路と、２つの波形の傾
斜部分と制御電圧とをそれぞれ比較して一方の比較結果
に応じて立ち上がり、他方の比較結果に応じて立ち下が
る出力パルスを発生するパルス発生回路とを備えてい
て、制御電圧に応じた位相の出力パルスを発生するもの
である。

【０００７】

【作用】このように、定電流回路を用いてコンデンサの
両端子電圧をほぼデユーティ５０％でＯＮ／ＯＦＦする
スイッチ回路を介して充放電することで、原入力信号に
対して直線性のよい傾斜でほぼ１８０°の位相幅に亙っ
て持つ１８０°位相が相違する波形を生成することがで
きる。そこで、この２つの波形を共通の閾値で比較処理
することにより、設定する閾値と傾斜波形の位置の相対
的な関係においてほぼ１８０°の範囲で遅延量が連続し
て変化する出力パルスを容易に得ることができる。特
に、スイッチ回路をバイポーラトランジスタにすること
により、高速なスイッチングが可能になり、デジタルＶ
ＴＲのクロックを再生する場合に適する回路が実現でき
る。

【０００８】

【実施例】図１は、この発明のクロック再生回路の位相
制御回路を中心とするブロック図、図２は、その再生ク
ロック生成動作を説明するための波形図である。なお、
図３における構成要素と同じ構成要素は同一の符号で示
す。図１において、１は、位相制御回路であって、差動
コンパレータ（ＣＯＭ）２がＶＣＯ１４からの発振信号
を＋９０°位相回路３を介して受ける。コンパレータ２
は、入力信号（図２(a) 参照）から相互に１８０°位相
の相違する一対のパルス（図２(b) ，(c) 参照）を生成
してそれらをコンデンサ４の充放電回路５とスイッチ駆
動回路６とにそれぞれ送出する。充放電回路５は、コン
デンサ４の充放電により両端に発生するそれぞれの位相
の傾斜波形を傾斜波形生成回路７に送出する。このとき
のそれぞれ傾斜波形は、入力パルスの位相に応じて相互
に１８０°相違している。

【０００９】スイッチ駆動回路６は、前記一対の対応し
てレベル変換したスイッチ駆動出力をコンデンサ４の一
対の出力に対応させて傾斜波形生成回路７へと送出す
る。傾斜波形生成回路７は、コンデンサ４の端子に発生
する傾斜波形を選択して発生する回路であって、それぞ
れの位相に対応して傾斜波形を選択する切換スイッチ７
ａ，７ｂとにより構成され、それぞれの位相に対応して
選択した傾斜波形の出力は、コンパレータ８に送出され
る。コンパレータ８は、それぞれの位相の傾斜波形出力
を傾斜波形生成回路７から受けるコンパレータ８ａ，８
ｂから構成され、それぞれのコンパレータの反転出力
は、フリッププロップ（ＦＦ）９のセット端子Ｓとリセ
ット端子Ｒに入力される。その結果として、このフリッ
ププロップ９のＱ出力に再生クロックＣＬＫを発生し、
このクロックは、バッファアンプ１５を介して位相検出
回路１１に出力されるとともに、外部回路へと送出され
る。

【００１０】ここで、充放電回路５は、電源ラインＶcc
とグランドＧＮＤ間に接続されたトランジスタＱ1 と定
電流源Ｉ1 との第１の直列回路５ａと、同じく電源ライ
ンＶccとグランドＧＮＤ間に接続されたトランジスタＱ
2 と定電流源Ｉ2 との第２の直列回路５ｂとからなり、
これらトランジスタと定電流源との接続点の間にコンデ
ンサ４が接続されている。そして、コンデンサ４の両端
子からの出力が切換スイッチ７ａ，７ｂの入力側に出力
される。トランジスタＱ1 は、ベースにコンパレータ２
から正転側のパルスを受け、そのコレクタ−エミッタ側
が電源ラインＶccとコンデンサ４の端子とに接続され、
トランジスタＱ2 は、ベースにコンパレータ２から前記
と１８０°位相が相違する反転側のパルスを受け、その
コレクタ−エミッタ側が電源ラインＶccとコンデンサ４
の残りの端子とに接続されている。

【００１１】スイッチ駆動回路６は、電源ラインＶccと
グランドＧＮＤ間に接続されたトランジスタＱ3 と定電
流源Ｉ3 との第１の直列回路６ａと、同じく電源ライン
ＶccとグランドＧＮＤ間に接続されたトランジスタＱ4
と定電流源Ｉ4 との第２の直列回路６ｂとからなり、こ
れらトランジスタと定電流源との接続点からの出力がス
イッチ回路を切り換える信号として切換スイッチ７ａ，
７ｂに出力される。トランジスタＱ3 は、ベースにコン
パレータ２から正転側のパルスを受け、そのコレクタ−
エミッタ側が電源ラインＶccと定電流源Ｉ3 とに接続さ
れ、トランジスタＱ4 は、ベースにコンパレータ２から
前記と１８０°位相が相違する反転側のパルスを受け、
そのコレクタ−エミッタ側が電源ラインＶccと定電流源
Ｉ4とに接続されている。切換スイッチ７ａ，７ｂは、
２入力１出力の切換回路であって、コンデンサ４の端子
電圧を受けていない、残りの入力は、コンデンサ４の端
子電圧より高い一定のバイアス電圧Ｖｂに接続されてい
る。ここでは、このバイアス電圧ＶｂをトランジスタＱ
1 ，Ｑ2 がＯＮしたときの端子Ａ，Ｂの電圧値に対応さ
せている。

【００１２】なお、切換スイッチ７ａは、反転側の入力
パルスがＨＩＧＨレベルにあるときにトランジスタＱ4
がＯＮすることで前記のバイアス電圧側を選択するよう
に、トランジスタＱ4 側からの信号を受ける。したがっ
て、反転側の入力パルスがＬＯＷレベルにあるときは、
端子Ａに発生する充放電の傾斜波形が選択されて出力さ
れる。同様に、切換スイッチ７ｂは、正転側の入力パル
スがＨＩＧＨレベルにあるときにトランジスタＱ3 がＯ
Ｎすることで前記のバイアス電圧側を選択するように、
トランジスタＱ3 側からの信号を受ける。したがって、
正転側の入力パルスがＬＯＷレベルにあるときは、端子
Ｂに発生する充放電の傾斜波形が選択されて出力され
る。

【００１３】ここで、コンデンサ４の端子をＡ，Ｂとし
てコンデンサ４の充放電動作と再生クロックＣＬＫの生
成動作について図２に従って説明すると、ＶＣＯ１４の
＋９０°位相回路３を介して出力された信号が(a) であ
り、これがコンパレータ２により（b) ，(c) の位相が
１８０°相違する２つのパルス信号になる。これらパル
ス信号が直列回路５ａ，５ｂの各トランジスタＱ1 ，Ｑ
2 をＯＮ／ＯＦＦさせることにより、このＯＮ／ＯＦＦ
に応じてコンデンサ４の端子Ａの電圧は、定電流源によ
る充放電になるので、(d) のように変化し、端子Ｂの電
圧は、同様に(e) のように変化する。この電圧信号が切
換スイッチ７ａ，７ｂの一方の入力にそれぞれ送出され
る。

【００１４】コンデンサ４の端子電圧の変化について、
トランジスタＱ1 がＯＮ状態で、トランジスタＱ2 がＯ
ＦＦ状態のときから説明すると、まず、トランジスタＱ
1 がＯＮして、トランジスタＱ2 がＯＦＦしたときに
は、コンデンサ４の端子Ａが電源ラインＶccから一定電
圧低い所定のレベルに設定され、その値を維持する。こ
れにより端子Ｂが一定電圧分だけ上昇する。次にコンデ
ンサ４の端子Ｂは、コンデンサ４の充電電荷が端子Ａ、
グランドＧＮＤ、そして端子Ｂへと定電流源Ｉ2を介し
て流れるので、徐々に減少していく。やがて放電が完了
すると、上昇前の元の電圧まで戻る。この間、定電流源
Ｉ2 を介して放電が行われるので、その放電特性の傾斜
は一定となる。次に、トランジスタＱ1 がＯＮしての
で、これを介して電源ラインＶccから端子Ａを介して充
電が開始される。これにより端子Ｂの電圧は、徐々に低
下していく。このときの充電も定電流源Ｉ2 を介して行
われるので直線的な傾斜になる。そして充電が完了する
時点で、トランジスタＱ1 がＯＦＦして、トランジスタ
Ｑ2 がＯＮする。これにより端子Ｂの電圧は、元の一定
値に戻り、今度は端子Ａの電圧が前記と同様な経過をた
どる。その結果として端子Ａの電圧は(d) のように変化
し、端子Ｂの電圧は、(e) のように変化する。

【００１５】一方、前記トランジスタＱ3 ，Ｑ4 のＯＮ
／ＯＦＦに応じたスイッチ切換信号がスイッチ駆動回路
６により切換スイッチ７ａ，７ｂに入力される。その結
果、切換スイッチ７ａ，７ｂの波形出力は、(f) ，(g)
のような台形波形になる。台形の上部の平坦な部分が前
記のバイアス電圧Ｖｂに対応している。この台形波形
は、コンパレータ８ａ，８ｂに送出され、点線で示すそ
れぞれの閾値ＴＨ1 ，ＴＨ2 （比較基準）と比較され
る。その結果として、各コンパレータ８ａ，８ｂの反転
側の出力は、それぞれ(h) ，(i) のようにパルス波形に
なる。これらパルスの立上がりによりフリッププロップ
９がセット，リセットされることで、フリッププロップ
９のＱ出力波形は、(j) のようなパルス波形のクロック
ＣＬＫになる。

【００１６】このクロックＣＬＫのパルス幅は、(f) ，
(g) に示す台形波の位相差、すなわち、１８０°に対応
していて、これは、切換スイッチ７ａ，７ｂの入力パル
スである（b) ，(c) の傾斜波形の信号に対応してい
る。そこで、出力パルスＣＬＫは、デューティ５０％の
パルスになり、その位相は、コンパレータ８ａ，８ｂの
閾値ＴＨ1 ，ＴＨ2 は、同じ値で調整される。閾値ＴＨ
1 ，ＴＨ2 は、ループフィルタ１２を介して得られるＤ
Ｃ電圧であるので、その遅延量は、(f) ，(g) の台形波
の傾斜部分に対する閾値ＴＨ1 ，ＴＨ2 の値で決定さ
れ、その変化調整範囲は、１８０°になる。また、傾斜
部分が直線状態になっているので、制御電圧に対してリ
ニアリティのよい遅延制御できる。ここでは、＋９０°
位相回路３がＶＣＯ１４の出力との間に設けられている
ので、ＶＣＯ１４の出力に対しては、ビデオテープの記
録データ信号に対応するピーク位置パルスに応じて±９
０°の位相制御が可能になる。

【００１７】以上説明してきたが、コンデンサ４の充放
電波形の傾きがＶＣＯに設定される発振周波数に対応す
るように、実施例の定電流源Ｉ1 ，Ｉ2 を可変電流源と
して、ＶＣＯの周波数の調整に連動させてこれに比例す
るように調整できるようにしてもよい。この場合には、
ＶＣＯに設けられた可変電流源と可変定電流源Ｉ1 ，Ｉ
2 の電流値が同時に調整されてＶＣＯの周波数に対応す
る一定値に設定される。また、実施例では、傾斜波形生
成回路を切換スイッチにより構成しているが、ほぼ１８
０°の範囲に亙って直線的な傾斜を持つ、２つの位相が
ほぼ１８０°程度相違する波形が生成される回路であれ
ばよい。入力信号を受けるコンパレータ２は、差動コン
パレータを使用して、２つの位相が１８０°相違するパ
ルスを同時に発生させているが、これは、いずれか一方
のパルスを発生させてインバータにより他方のパルスを
発生させるような構成であってもよい。また、実施例で
は、スイッチ回路としてバイポーラトランジスタを用い
ているが、これは、高速スイッチングをするためであっ
て、例えば、伝送ゲートのようなアナログスイッチであ
ってもよく、必ずしもバイポーラトランジスタを用いる
必要はない。ところで、実施例では、クロック再生回路
を例としているが、これは、位相制御が必要な、ＰＬＬ
回路等に用いることができることはもちろんである。

【００１８】

【発明の効果】この発明にあっては、定電流回路を用い
てコンデンサの両端子電圧をほぼデユーティ５０％でＯ
Ｎ／ＯＦＦするスイッチ回路を介して充放電すること
で、原入力信号に対して直線性のよい傾斜でほぼ１８０
°の位相幅に亙って持つ１８０°位相が相違する波形を
生成することができる。そこで、この２つの波形を共通
の閾値で比較処理することにより、設定する閾値と傾斜
波形の位置の相対的な関係においてほぼ１８０°の範囲
で遅延量が連続して変化する出力パルスを容易に得るこ
とができる。

【００１９】その結果、ほぼ１８０°の範囲で遅延時間
を制御できるパルスを発生することができ、かつ、制御
電圧に対してリニアリティのよい連続的に遅延量が変化
するパルスを発生させることができる。これにより高い
周波数のパルスによる分周回路を用いる必要がなくな
り、デジタル回路、特に、デジタルＶＴＲのクロック生
成回路などに対して、ＩＣ化に適する簡単な位相制御回
路回路を実現することができる。

【図面の簡単な説明】

【図１】図１は、この発明のクロック再生回路のクロッ
ク制御回路を中心とするブロック図である。

【図２】図２は、その再生クロック生成動作を説明する
ための波形図である。なお、図３における構成要素と同
じ構成要素は同一の符号で示す。

【図３】図３は、従来のデジタルＶＴＲにおけるクロッ
ク再生回路のブロック図である

【符号の説明】

１…クロック制御回路、２，８…コンパレータ、３…＋
９０°位相回路、４…コンデンサ、５…充放電回路、６
…スイッチ駆動回路、７…傾斜波形生成回路、９…フリ
ッププロップ１０…ビデオテープ、１１，１３，１６…位相検出回
路、１２，１７…ループフィルタ、１４…ＶＣＯ、１５
…バンドパスフィルタ（ＢＰＦ）。

Claims

【特許請求の範囲】

【請求項１】入力信号から相互に反転する実質的にデユ
ーティ５０％で相互に逆位相の２つのパルスを生成する
パルス生成回路と、これら２つのパルスに応じて交互に
ＯＮ／ＯＦＦする第１および第２のスイッチ回路と、こ
れら第１および第２のスイッチ回路の下流にそれぞれ設
けられた第１および第２の定電流回路と、前記第１およ
び第２のスイッチ回路の間に設けられたコンデンサと、
このコンデンサの両端子電圧を受けてこの端子電圧の変
化を傾斜部分として持つ、位相が実質的に１８０°相違
する２つの波形を生成する波形生成回路と、前記２つの
波形の前記傾斜部分と制御電圧とをそれぞれ比較して一
方の比較結果に応じて立ち上がり、他方の比較結果に応
じて立ち下がる出力パルスを発生するパルス発生回路と
を備え、前記制御電圧に応じた位相の前記出力パルスを
発生する位相制御回路。
【請求項２】入力信号から相互に反転する実質的にデユ
ーティ５０％で相互に逆位相の２つのパルスを生成する
パルス生成回路と、これら２つのパルスに応じて交互に
ＯＮ／ＯＦＦする第１および第２のスイッチ回路と、こ
れら第１および第２のスイッチ回路の下流にそれぞれ設
けられた第１および第２の定電流回路と、前記第１およ
び第２のスイッチ回路の間に設けられたコンデンサと、
このコンデンサの両端子電圧を受けてこの端子電圧の変
化を傾斜部分として持つ、位相が実質的に１８０°相違
する２つの波形を生成する波形生成回路と、前記２つの
波形の前記傾斜部分と制御電圧とをそれぞれ比較して一
方の比較結果に応じて立ち上がり、他方の比較結果に応
じて立ち下がる出力パルスを発生するパルス発生回路
と、前記出力パルスと磁気テープから読出された読出パ
ルスとの位相を比較してこれらの位相差に応じた前記制
御電圧信号を発生する制御電圧発生回路とを備え、前記
制御電圧に応じた位相のパルスを再生クロックパルスと
して発生するクロック再生回路。