JPH1041791A

JPH1041791A - 三角波信号発生回路

Info

Publication number: JPH1041791A
Application number: JP8196328A
Authority: JP
Inventors: Motoaki Kawasaki; 素明川崎; Masami Izeki; 正己井関; Hironari Ehata; 裕也江幡
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-07-25
Filing date: 1996-07-25
Publication date: 1998-02-13

Abstract

(57)【要約】【課題】三角波信号発生回路を構成する場合、三角波
信号のピークレベルを確保するために入力クロック信号
を高レベルに変換するため１２Ｖ程度の高電圧源を必要
とするので、集積回路に適さない。【解決手段】容量Ｃ１に電圧上昇用の第１の制御電流
源（Ｉ１）と入力クロック信号のレベルによって導通す
る電圧下降用の第１の制御電流源の２倍の電流値の第２
の制御電流源（２Ｉ１）を接続して、三角波信号を発生
させる。第１および第２の基準電圧で発生三角波信号を
電圧比較し、第１および第２の検出パルス信号を出力す
る。そして、所望三角波信号における２つのパルス幅の
和でのみ第３の基準電圧の近傍で平衡する第１のチャー
ジポンプ回路を形成し、この出力信号で第１および第２
の制御電流源を制御するピークレベル制御を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入力されたクロッ
ク信号に応答して三角波信号を発生する三角波信号発生
回路に関するものである。

【０００２】

【従来の技術】図１２は、三角波信号発生回路を使用し
た高速ＰＷＭ（パルス幅変調）回路の従来例を示すもの
である。クロック入力端子１には基準クロック信号が入
力され、アンプ１７を介してクロック信号レベルが高レ
ベルに変換される。ボリュームＶＲ１と容量Ｃ５からな
る時定数Ｔ１を持つ時定数回路を構成する。時定数Ｔ１
をクロック周期Ｔｏより十分に大きくすると、特定数回
路の出力には三角波信号が発生する。

【０００３】三角波信号レベルはボリュームＶＲ１を調
整し時定数Ｔ１を制御することによって設定できる。三
角波信号は容量Ｃ６を介して直流カットされ、ボリュー
ムＶＲ２と抵抗Ｒ３によって三角波信号の直流オフセッ
ト値が設定される。容量Ｃ６と抵抗Ｒ３からなる時定数
Ｔ２は時定数Ｔ１に対して十分大きくしておく。

【０００４】信号レベルと直流オフセット値が設定され
た三角波信号を出力端子１２に出力するものを三角波信
号発生回路１８といい、図１２の点線で示してある。

【０００５】三角波信号はレベル比較器２１の非反転入
力端子に入力される。

【０００６】一方、ＰＷＭデータ２０はＤ／Ａ変換器１
９に入力されてアナログデータ化され、レベル比較器２
１の反転入力端子に入力されて三角波信号とレベル比較
され、出力端子２２にＰＷＭ信号を出力する。ＰＷＭ信
号の変調範囲は三角波信号のピークレベル値と直流オフ
セット値で設定できる。

【０００７】一般にＤ／Ａ変換器１９のダイナミックレ
ンジを考慮すると１Ｖｐｐ程度の三角波信号が必要であ
り、このためにはアンプ１に入力されるクロック信号の
レベルとして１２Ｖｐｐ程度は必要である。このクロッ
ク信号はデジタル回路より出力されるものであり、ジッ
タを含んでいる。図１０（ａ）はジッタを含んだクロッ
ク信号を示し、図１０（ｂ）はこの場合の三角波信号を
示す。図１０（ｂ）からわかるように、クロック信号に
ジッタが発生した箇所で三角波信号のピークレベルおよ
びオフセットが変動する。

【０００８】

【発明が解決しようとする課題】しかしながら、従来の
三角波信号発生回路は以下に述べる課題をもっている。

【０００９】（課題１）三角波信号発生回路を構成する
場合、三角波信号のピークレベルを確保するために入力
クロック信号を高レベルに変換するため１２Ｖ程度の高
電圧源を必要とするので、集積回路に適さない。また、
高速のレベル増幅器は高価であるばかりでなく、特に複
写機及びＬＢＰ（レーザ・ビーム・プリンタ）では高速
及び高精細化の為３０ＭＨｚ程度の高速ＰＭＷを必要と
するが、これに適する高速のレベル増幅器は実現が難し
い。

【００１０】（課題２）入力クロック信号のデューティ
比を確保することは三角波信号の対称性を保つ上で重要
であるが、デジタル回路では２倍周波数のクロック信号
を必要とすることを意味する。このことは、高速ＰＷＭ
回路を構成する場合の大きな欠点である。

【００１１】（課題３）入力クロック信号に含まれるジ
ッタによって、三角波信号のピークレベル及びオフセッ
トが変動してしまう。すなわち、ジッタを有するクロッ
ク信号をＰＷＭ回路に使用した場合、ＰＷＭ信号の幅ジ
ッタが発生し、複写機及びＬＢＰなどでは画質上の問題
を引き起こす。

【００１２】よって本発明の第１の目的は、安定な回路
起動動作を行うことができる集積回路化に適した三角波
信号発生回路を提供することにある。

【００１３】また、本発明の第２の目的は、入力クロッ
ク信号の２倍周波数のクロック信号を必要とすることな
く、高速動作に適しかつ安定な回路起動動作を行うこと
ができる集積回路化に適した三角波信号発生回路を提供
することにある。

【００１４】さらに、本発明の第３の目的は、入力クロ
ック信号のジッタに対しても安定に三角波信号を発生で
き、かつ集積回路化に適した三角波信号発生回路を提供
することにある。

【００１５】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明は入力クロック信号に応答して三角波信号
を発生する三角波信号発生装置において、第１の電流源
と、前記入力クロック信号の所定レベルによって導通し
前記第１の電流源のＫ倍（Ｋは正の数）の電流を出力す
る第２の電流源と、前記第１および第２の電流源に接続
された静電容量とを有する三角波信号発生手段と、前記
三角波信号発生手段から発生された三角波信号と、第１
および第２の基準信号とを比較することにより第１およ
び第２の検出パルス信号を出力する比較手段と、所望の
前記三角波信号における前記第１および第２の検出パル
ス信号のパルス幅の和でのみ第３の基準信号の近傍で平
衡する第１のチャージポンプ回路を含み、該回路の出力
信号により前記第１および第２の電流源を制御するピー
クレベル制御手段と、前記第１または第２の検出パルス
信号のいずれか一方を使用して、所望の前記三角波信号
におけるパルス幅のみにより前記第３の基準信号の近傍
で平衡する第２のチャージポンプ回路を含み、該回路の
出力で制御される第３の電流源からの出力電流を前記静
電容量に供給するオフセットレベル制御手段と、前記第
１のチャージポンプ回路と前記第２のチャージポンプ回
路とを接続する結合手段とを具備したものである。ここ
で、前記第２の電流源は、前記第１の電流源の２倍の電
流を出力するのが好適である。また、前記第１の電流源
は電圧上昇用の制御電流源であり、前記第２の電流源は
電圧下降用の制御電流源である。前記ピークレベル制御
手段は、縦続接続されたチャージポンプ回路とループフ
ィルタと誤差電圧発生回路とから成る。同様に、前記オ
フセットレベル制御手段は、縦続接続されたチャージポ
ンプ回路とループフィルタと誤差電圧発生回路とから成
る。そして、それぞれの前記手段を集積回路化すること
も可能である。

【００１６】前記結合手段は抵抗素子である。あるい
は、前記結合手段はダイオード素子である。

【００１７】また、前記入力クロック信号は２分周回路
とパルス遅延回路を含むクロック信号再生部を介して入
力し、前記第２のチャージポンプ回路の出力信号は前記
パルス遅延回路の遅延時間を制御することができる。

【００１８】さらに、発生した前記三角波信号を前記第
１または第２の基準信号の電圧に比べて所望三角波信号
の頂点電圧に近い第４の基準電圧で電圧比較して、この
出力信号で前記第２の制御電流源を制御することも可能
である。

【００１９】

【発明の実施の形態】本発明の好適な実施例では、容量
Ｃに電圧上昇用の第１の制御電流源と入力クロック信号
のレベルによって導通する電圧下降用の第１の制御電流
源の２倍の電流値の第２の制御電流源を接続して、三角
波信号を発生させる。第１および第２の基準電圧で発生
三角波信号を電圧比較し、第１および第２の検出パルス
信号を出力する。そして、所望三角波信号における２つ
のパルス幅の和でのみ第３の基準電圧の近傍で平衡する
第１のチャージポンプ回路を形成し、この出力信号で第
１および第２の制御電流源を制御するピークレベル制御
を行う。また、第１または第２の検出パルス信号の１つ
を使用して、所望三角波信号におけるパルス幅でのみ第
３の基準電圧の近傍で平衡する第２のチャージポンプ回
路を形成し、この出力信号で制御された正又は負の制御
電流を容量Ｃに供給するようにしたオフセットレベル制
御を行う。さらに、第１および第２のチャージポンプ回
路を結合回路で接続して発生三角波信号を所望三角波信
号にする（実施例１に対応する）。

【００２０】上記の結合回路は抵抗素子にすることがで
きる（実施例１に対応する）。

【００２１】あるいは、上記の結合回路はダイオード素
子にすることができる（実施例１に対応する）。

【００２２】また、入力クロック信号は２分周回路とパ
ルス遅延回路とＥＸＯＲ（排他的論理和）回路から再作
成して入力する。第２のチャージポンプ回路の出力信号
は、パルス遅延回路の遅延時間を制御するようにする
（実施例２に対応する）。

【００２３】さらに、発生三角波信号を第１または第２
の基準電圧に比べ発生三角波信号の頂点電圧に近い第４
の基準電圧で電圧比較して、この出力信号で第２の制御
電流源を制御するようにする（実施例３に対応する）。

【００２４】

【実施例】以下、図面を参照して、本発明の実施例を詳
細に説明する。

【００２５】実施例１図１は、本発明を適用した三角波信号発生回路を示す第
１の実施例を示すものである。容量Ｃ１には制御電流源
Ｉ１とスイッチＳＷ１を介して制御電流源Ｉ１の２倍の
電流源２Ｉ１が接続される。スイッチＳＷ１は入力クロ
ック信号のＬレベル期間でＯＮする様にしておくと容量
Ｃ１はクロック信号のＨレベル期間で電流Ｉ１で充電さ
れ、Ｌレベル期間で電流Ｉ１で放電される為、容量Ｃ１
に三角波信号が発生しバッファ２を介して出力すること
ができる。

【００２６】しかし、本回路を集積回路で構成する場
合、容量Ｃ１の絶対値は±３０％程度変動し三角波信号
のピークレベルは確定できない。また２つの制御電流源
の比にも誤差が含まれるため、充電電流と放電電流のバ
ランスが確保されず、よって三角波信号のオフセットレ
ベルも確定できない。

【００２７】従って本実施例による三角波信号発生回路
は、ピークレベル制御ループとオフセットレベル制御ル
ープを設けている。まずピークレベル制御ループについ
て説明する。

【００２８】バッファ２より出力される三角波信号はレ
ベル比較器３の反転入力端子とレベル比較器４の非反転
入力端子に入力される。レベル比較器３の非反転入力端
子には図７のケース３（ａ）に示すように所望三角波信
号の下頂点からピークレベルの１０％高い電圧に相当す
る電圧Ｖ９０が入力される。レベル比較器４の反転入力
端子には所望三角波信号の上頂点からピークレベルの１
０％低い電圧に相当する電圧Ｖ１０が入力される。

【００２９】レベル比較器３および４の出力はチャージ
ポンプ回路１１に入力される。図３に示すチャージポン
プ回路１１において、容量Ｃ３にはＳＷ３およびＳＷ４
を介して各々電流源Ｉ４が接続されている。ＳＷ３およ
びＳＷ４は各々レベル比較器３および４で制御される。
一方、容量Ｃ３には電流源１．８×Ｉ４が接続されてい
る。図７のケース３（ａ）のように所望の三角波信号が
発生している時、レベル比較器４および３の出力には図
７のケース３（ｂ），（ｃ）のように入力クロック周期
の９０％に相当するパルス信号が出力される。このとき
ＳＷ３、ＳＷ４から各々０．９×Ｉ４相当の電流が容量
Ｃ３に供給され、容量Ｃ３の充放電電流がバランスして
平衡状態になる。

【００３０】本発明を適用した回路では三角波信号のス
ロープの直線性がよいので、図７に示したケース１およ
びケース２に三角波信号のオフセットレベルが異なって
いる場合でも、三角波信号の上下頂点レベルがＶ１０及
びＶ９０を越えていれば、三角波信号のピークレベルが
所望値の時、レベル比較器３，４の出力パルス幅の合計
値はクロック周期の１８０％になり、チャージポンプ回
路１１の出力電圧は平衡状態になる。

【００３１】チャージポンプ回路１１の出力はループフ
ィルタ１０に入力され適当にリップルを減少させる。続
いて誤差電圧発生回路９に入力し、この出力で制御電流
源Ｉ１および２×Ｉ１を制御する。三角波信号のピーク
レベルが小さい（大きい）時、チャージポンプ回路１１
の出力電圧は下降（上昇）方向に移動し、制御電流Ｉ１
及び２×Ｉ１を各々大きく（小さく）するように制御す
る。また誤差電圧発生回路９では容量Ｃ１の標準容量値
に対するプリセット電流値Ｉｏを設け、チャージポンプ
回路１１の出力電圧ΔＶｐｐとすると、制御電流Ｉ１を
下式のように発生させる。

【００３２】

【数１】Ｉ１＝Ｉｏ−ｋ１×（ΔＶｐｐ−Ｖｏ）×Ｉｏ …（１）ｋ１は定数基準電圧Ｖｏは定数以上のように誤差電圧発生回路９を構成しておくと、チ
ャージポンプ回路１１の出力電圧ΔＶｐｐは基準電圧Ｖ
ｏの近傍で平衡状態になる。

【００３３】つぎに、オフセットレベル制御ループにつ
いて説明する。レベル比較器４の出力は図３のような構
成のチャージポンプ回路８に入力される。容量Ｃ２に電
流源０．９×Ｉ４とＳＷ２を介して電流源Ｉ４が接続さ
れている。ＳＷ２はレベル比較器４の出力で制御され、
図７のケース３のように所望三角波信号が発生している
と、ＳＷ２から０．９×Ｉ４相当の電流が容量Ｃ２に供
給されてチャージポンプ回路８は平衡状態になる。

【００３４】一方、三角波信号のオフセットレベルが高
い（低い）と、レベル比較器４の出力パルス幅はクロッ
ク周期の９０％より小さく（大きく）なり、チャージポ
ンプ回路８の出力電圧は上昇（下降）する。チャージポ
ンプ回路８の出力は、リップルを適当に減少させるため
ループフィルタ６に入力され、この出力が誤差電圧発生
回路５に入力される。

【００３５】誤差電圧発生回路５の出力は制御電流源Ｉ
２及びＩ３を制御し、（Ｉ２−Ｉ３）の充電電流が容量
Ｃ１に流れる。入力クロックのデューティ比が５０％よ
り小さい（大きい）時または制御電流源２×Ｉ１が制御
電流源Ｉ１の２倍より小さい（大きい）時、オフセット
レベル制御電流（Ｉ２−Ｉ３）は正（負）になる。誤差
電圧発生回路５では、オフセットレベル制御電流（Ｉ２
−Ｉ３）の標準値を零として、またチャージポンプ回路
８の出力電圧をΔＶｄｕとすると、オフセットレベル制
御電流（Ｉ２−Ｉ３）を下式のように発生させる。

【００３６】

【数２】（Ｉ２−Ｉ３）＝−ｋ２×（ΔＶｄｕ−Ｖｏ）×Ｉｏ …（２）ｋ２は定数基準電圧Ｖｏは定数基準電圧Ｉｏは定数以上のように誤差電圧発生回路５を構成しておくと、チ
ャージポンプ回路８の出力電圧ΔＶｄｕは基準電圧Ｖｏ
の近傍で平衡状態になる。ループフィルタ６，１０はリ
ップルを減少させるのにはよいが、時定数を大きくする
制御の応答特性が悪化する。

【００３７】上記の（２）式で示すオフセットレベル制
御電流は、入力クロック信号のデューティ誤差（一般に
１／２分周するので小さい）および制御電流Ｉ１と２×
Ｉ１の電流比誤差（集積回路化する場合相対精度設計で
きるので小さい）を補正すればよいので定数ｋ２を０．
１程度に比較的小さくでき、ループフィルタ６の時定数
を大きくしなくてもオフセットレベル制御装置（Ｉ２−
Ｉ３）にリップルが大きく含まれることがない。

【００３８】しかし、（１）式で示されるピークレベル
制御電流Ｉ１は、集積回路化した場合の容量Ｃ１の素子
バラツキ±３０％および基準電流Ｉｏのバラツキを考慮
すると±５０％は制御する必要があるため定数ｋ１を
０．５倍程度にする必要があり、ループフィルタ９の時
定数をループフィルタ６の時定数に比べて大きくする必
要がある。

【００３９】したがって、ピークレベル制御ループの応
答特性がオフセット制御ループに比べて遅くならざるを
得ない。

【００４０】以上説明した三角波発生回路においては、
回路起動動作を考慮する必要がある。回路起動時におい
てピークレベルが小さい時、ピークレベル制御の応答特
性に比べて速いことから、オフセットレベル制御電流
（Ｉ２−Ｉ３）が最大から最小を遷移して図８（ａ）の
ように所望三角波信号と異なる信号を発生する。このと
き、Ｖ１０およびＶ９０とレベル比較された出力信号を
図８の（ｂ）および（Ｃ）に示す。

【００４１】オフセットレベル制御ループおよびピーク
レベル制御ループは、レベル比較された出力信号のパル
ス幅の合計値を検出して制御しているので、図８の
（ｂ）および（ｃ）に示すパルス幅の合計値がｎ倍（ｎ
は整数）クロック周期の９０％であれば、図８（ａ）の
異常状態で平衡状態に成り得る。

【００４２】この状態を回避するため、図１の三角波発
生回路ではチャージポンプ回路８とチャージポンプ回路
１１との間に結合回路７を設ける。結合回路７は図３に
示すように抵抗であって、チャージポンプ回路８，１１
に接続する。

【００４３】図８（ａ）の状態の時、ピークレベル制御
電流Ｉ１は最小になっており、ΔＶｐｐは最大になって
いる。オフセットレベル制御電流（Ｉ２−Ｉ３）が最大
（正）の時にΔＶｄｕは最小になり、結合回路７に直流
が流れてチャージポンプ回路１１の出力電圧を下降させ
ることによってピークレベルを上昇させるように働き、
図８（ａ）の異常状態で平衡できなくなる。

【００４４】所望三角波信号が発生したときチャージポ
ンプ回路１１とチャージポンプ回路８の出力電圧は双方
とも基準電圧Ｖｏ近傍におり、結合回路７の抵抗値Ｒ１
を回路動作に問題のない程度に大きくしておけばよい。

【００４５】図４は結合回路７をダイオードＤ１にした
ものである。同様に、オフセットレベル制御電流（Ｉ２
−Ｉ３）が最大（正）の時、ΔＶｄｕは最小になり、結
合回路７に電流が流れてチャージポンプ回路１１の出力
電圧を下降させることによってピークレベルを上昇させ
るように働き、図８（ａ）の異常状態で平衡できなくな
る。図４のように結合回路７をダイオードＤ１にする
と、所望三角波信号が発生した時、結合回路７は回路動
作にまったく影響しない。

【００４６】実施例２図２は、本発明を適用した三角波信号発生回路の第２の
実施例を示すものである。図１の構成と同じ箇所につい
ては同番号をつけてある。図６（ａ）の入力クロック信
号１は分周回路１３に入力され図６（ｂ）のように２分
周される。分周回路１３の出力はパルス遅延回路１４と
ＥＸＯＲ（排他的論理和）回路１５に入力される。

【００４７】パルス遅延回路１４は入力クロック信号周
期Ｔｏの半周期Ｔｏ／２だけパルスを遅延させる（図６
（ｄ））。このパルス遅延回路１４は図５のような構成
をしている。図６（ｂ）を非反転入力信号ＰＩとする
と、Ｑ３／Ｅの信号は図６（ｃ）の実線で示され、点線
で示されるのがＱ８／Ｅの信号である。各々の信号のＨ
レベル及びＬレベルは（Ｖｃｃ−２ＶBE）及び（Ｖｃｃ
−２（ＶBE＋Ｒ２×Ｉ６））である。パルス遅延回路１
４のパルス遅延時間Ｔｄは、制御電流Ｉ７で表される下
式のようになる。

【００４８】

【数３】Ｔｄ＝２×Ｃ４×Ｒ２×Ｉ６／Ｉ７ …（３）定電流Ｉ６は定数抵抗Ｒ２は定数パルス遅延時間ＴｄがＴｏ／２であると図６（ｅ）に示
すように、デューティ比が５０％に再生されたクロック
信号がＥＸＯＲ回路１５より出力される。ピークレベル
制御ループは図１の構成と同じである。

【００４９】オフセットレベル制御ループにおいて誤差
電圧発生回路５の出力はパルス遅延回路１４に入力さ
れ、制御電流Ｉ７を制御する。三角波信号のオフセット
レベルが所望より低い（高い）時、チャージポンプ回路
８の出力電圧ΔＶｄｕは下降（上昇）し、誤差電圧発生
回路５の出力電圧も下降（上昇）して制御電流Ｉ７を減
少（増大）させ、ＥＸＯＲ回路１５の出力クロックのＨ
レベル期間を大きく（小さく）してオフセットレベルを
上昇（下降）させる。制御電流Ｉ７は下式のようにな
る。

【００５０】

【数４】Ｉ７＝ｋ３×（Ｉｏ＋ｋ４×（ΔＶｄｕ−Ｖｏ）×Ｉｏ） …（４）ｋ３は定数ｋ４は定数容量Ｃ４の標準値に対して、電流ｋ３×Ｉｏでパルス遅
延時間Ｔｄが１／２Ｔｏになるように設計しておくと、
チャージポンプ回路８の出力電圧は基準電圧Ｖｏ近傍で
平衡状態になる。平衡状態における三角波信号の対称性
は、制御電流Ｉ１と（２×Ｉ１）の電流比で決定され
る。制御電流Ｉ１と（２×Ｉ１）の電流比は、集積回路
化すれば相対精度設計できるので誤差を小さくできる。

【００５１】以上の動作によって入力クロック信号のデ
ューティ比に関りなく対称な所望三角波信号が発生でき
る。チャージポンプ回路８とチャージポンプ回路１１
は、図１と同様に抵抗又はダイオードからなる結合回路
７で結合されており、ΔＶｄｕが大きくなった時ΔＶｐ
ｐを大きくなるように補正して三角波信号のピークレベ
ルを増大させ、図８（ａ）で示される回路起動時の異常
平衡状態から回避させる。

【００５２】実施例３図９は、本発明を適用した三角波信号発生回路の第３の
実施例を示すものである。図１０（ａ）のように入力ク
ロック信号にジッタが含まれている場合（時刻ｔ３及び
ｔ６でジッタ発生）、図１及び図２の三角波信号発生回
路は図１２の従来例と同様にジッタ発生時に三角波信号
のピークレベルとオフセットレベルが変動する。図９の
三角波信号発生回路は、この点について考慮したもので
ある。図２と同じ動作を示す箇所については同じ番号を
付してある。

【００５３】図９において、ピーク制御電流（２×Ｉ
１）の導通を制御するスイッチＳＷ１はエミッタ結合さ
れたトランジスタＱ１１、Ｑ１２から構成されている。
また出力三角波信号はレベル比較器１６の反転入力端子
に入力され、非反転入力端子には所望三角波信号の下頂
点の近傍の電圧ＶL が入力されている。レベル比較器１
６の出力はトランジスタＱ１３／Ｂに入力され、Ｑ１３
／ＥはＳＷ１（Ｑ１１／Ｅ又はＱ１２／Ｅ）に接続され
ている。次に、図１１を参照して、この動作について説
明する。図１１の（ａ）は入力クロック信号であり、
（ｂ）はＥＸＯＲ回路１５の出力クロック信号であり、
（ｃ）は発生三角波信号波形を示すものである。図１１
（ｂ），（ｃ）の１はレベル比較器１６およびトランジ
スタＱ１３が無い図２の実施例の時の波形である。そし
て、同図（ｂ），（ｃ）の２および３が図９の場合であ
り、Ｑ１２がＯＮすることにより容量Ｃ１に放電電流Ｉ
１が供給されていて三角波スロープが下降し電圧ＶL に
達した時、レベル比較器１６及びトランジスタＱ１３に
よってＱ１２に流れる電流をＩ１に制御して、スロープ
の下降を停止させる。

【００５４】入力クロックの立ち上がりエッジでＱ１３
はＯＦＦに転じ、容量Ｃ１には充電電流Ｉ１が流れて三
角波信号のスロープが図２の場合と同じ傾きで上昇す
る。そして、ＥＸＯＲ回路１５の出力信号の立ち下がり
エッジでＱ１２はＯＮに転じ、三角波信号のスロープが
図２の場合と同じ傾きで下降する。図９の場合でも電圧
Ｖ１０及びＶ９０とレベル比較した時、入力クロック信
号周期の９０％のパルスが発生した場合のみ平衡状態に
なるので、図１１の（ｃ）から解るように三角波信号は
電圧ＶL 以上では図２の場合と波形は同じである。異な
っているのは、電圧ＶL 以下の電圧クリップ期間の半分
だけクロックデューティの再生に誤差が生じていること
である。

【００５５】次に、図１１の（ｂ）′と（ｃ）′を参照
して、入力クロックにジッタが発生した場合の動作につ
いて説明する。この（ｂ）′と（ｃ）′の１はジッタが
ない場合、２はジッタによってクロック信号の立ち上が
りエッジが進んだ場合、３はジッタによってクロック信
号の立ち上がりエッジが遅れた場合を示す。（ｃ）′か
ら解るように、入力クロック信号のジッタを電圧ＶL 以
下のクリップ期間が吸収して三角波信号のピークレベル
およびオフセットレベルを変動させない。電圧ＶL 以下
のクリップ期間はジッタを吸収するだけの期間でよいの
で、前述のクロックデューティの再生に誤差や問題にな
るものではなく、このクロックデューティの再生に誤差
も入力クロック周期に対する比では入力クロック周期に
ほぼ関係ない。よって、予め制御電流（２×Ｉ１）を制
御電流Ｉ１の２倍に微増してクロックデューティ再生誤
差を補正すれば良い。なお、図１の三角波信号発生回路
においても、本実施例が適用できることは明らかであ
る。

【００５６】

【発明の効果】以上説明した通り、本発明のよれば、以
下に列挙する効果を奏することができる。

【００５７】（効果１）安定な回路起動動作行うことが
できる集積回路化に適した三角波信号発生回路が容易に
実現できる。

【００５８】（効果２）入力クロック信号の２倍周波数
のクロック信号を必要とすることなく、高速動作に適し
かつ安定な回路起動動作を行うことができる集積回路化
に適した三角波発生回路が容易に実現できる。

【００５９】（効果３）入力クロック信号のジッタに対
しても安定に三角波信号を発生でき、かつ集積回路化に
適した三角波信号発生回路が容易に実現できる。

【図面の簡単な説明】

【図１】第１の実施例による三角波信号発生回路を示す
図である。

【図２】第２の実施例による三角波信号発生回路を示す
図である。

【図３】チャージポンプ回路と結合回路を示す図であ
る。

【図４】チャージポンプ回路と結合回路を示す図であ
る。

【図５】図２に示したパルス遅延回路の回路構成を詳細
に示す図である。

【図６】図２の動作を説明する波形図である。

【図７】図１の動作を説明する波形図である。

【図８】図１の動作を説明する波形図である。

【図９】第３の実施例による三角波信号発生回路を示す
図である。

【図１０】従来技術の問題点を例示する説明図である。

【図１１】図９の動作を説明する波形図である。

【図１２】従来の高速ＰＷＭ（パルス幅変調）回路を示
す図である。

【符号の説明】

１クロック入力端子３レベル比較器４レベル比較器５誤差電圧発生回路６ループフィルタ７結合回路８チャージポンプ回路９誤差電圧発生回路１０ループフィルタ１１チャージポンプ回路１３分周回路１４パルス遅延回路１５ＥＸＯＲ（排他的論理和）回路１６レベル比較器１７高速パルスレベル増幅回路１８従来の三角波信号発生回路１９Ｄ／Ａ変換器２１レベル比較器

Claims

【特許請求の範囲】

【請求項１】入力クロック信号に応答して三角波信号
を発生する三角波信号発生装置において、第１の電流源と、前記入力クロック信号の所定レベルに
よって導通し前記第１の電流源のＫ倍（Ｋは正の数）の
電流を出力する第２の電流源と、前記第１および第２の
電流源に接続された静電容量とを有する三角波信号発生
手段と、前記三角波信号発生手段から発生された三角波信号と、
第１および第２の基準信号とを比較することにより第１
および第２の検出パルス信号を出力する比較手段と、所望の前記三角波信号における前記第１および第２の検
出パルス信号のパルス幅の和でのみ第３の基準信号の近
傍で平衡する第１のチャージポンプ回路を含み、該回路
の出力信号により前記第１および第２の電流源を制御す
るピークレベル制御手段と、前記第１または第２の検出パルス信号のいずれか一方を
使用して、所望の前記三角波信号におけるパルス幅のみ
により前記第３の基準信号の近傍で平衡する第２のチャ
ージポンプ回路を含み、該回路の出力で制御される第３
の電流源からの出力電流を前記静電容量に供給するオフ
セットレベル制御手段と、前記第１のチャージポンプ回路と前記第２のチャージポ
ンプ回路とを接続する結合手段とを具備したことを特徴
とする三角波信号発生回路。
【請求項２】請求項１において、前記第２の電流源
は、前記第１の電流源の２倍の電流を出力することを特
徴とする三角波信号発生回路。
【請求項３】請求項２において、前記第１の電流源は
電圧上昇用の制御電流源であり、前記第２の電流源は電
圧下降用の制御電流源であることを特徴とする三角波信
号発生回路。
【請求項４】請求項１において、前記ピークレベル制
御手段は、縦続接続されたチャージポンプ回路とループ
フィルタと誤差電圧発生回路とから成ることを特徴とす
る三角波信号発生回路。
【請求項５】請求項１において、前記オフセットレベ
ル制御手段は、縦続接続されたチャージポンプ回路とル
ープフィルタと誤差電圧発生回路とから成ることを特徴
とする三角波信号発生回路。
【請求項６】請求項１において、それぞれの前記手段
を集積回路化したことを特徴とする三角波信号発生回
路。
【請求項７】請求項１において、前記結合手段は抵抗
素子であることを特徴とする三角波信号発生回路。
【請求項８】請求項１において、前記結合手段はダイ
オード素子であることを特徴とする三角波信号発生回
路。
【請求項９】請求項１において、前記入力クロック信
号は２分周回路とパルス遅延回路を含むクロック信号再
生部を介して入力し、前記第２のチャージポンプ回路の
出力信号は前記パルス遅延回路の遅延時間を制御するよ
うにしたことを特徴とする三角波信号発生回路。
【請求項１０】請求項１において、発生した前記三角
波信号を前記第１または第２の基準信号の電圧に比べて
所望三角波信号の頂点電圧に近い第４の基準電圧で電圧
比較して、この出力信号で前記第２の制御電流源を制御
するようにしたことを特徴とする三角波信号発生回路。