JPH0362050B2 - - Google Patents

Info

Publication number
JPH0362050B2
JPH0362050B2 JP58096381A JP9638183A JPH0362050B2 JP H0362050 B2 JPH0362050 B2 JP H0362050B2 JP 58096381 A JP58096381 A JP 58096381A JP 9638183 A JP9638183 A JP 9638183A JP H0362050 B2 JPH0362050 B2 JP H0362050B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
capacitor
current
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58096381A
Other languages
English (en)
Other versions
JPS59221113A (ja
Inventor
Fumio Ishikawa
Kuninobu Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP58096381A priority Critical patent/JPS59221113A/ja
Priority to CA000455254A priority patent/CA1210086A/en
Priority to DE8484106194T priority patent/DE3467076D1/de
Priority to EP84106194A priority patent/EP0130384B1/en
Priority to US06/615,542 priority patent/US4645946A/en
Publication of JPS59221113A publication Critical patent/JPS59221113A/ja
Publication of JPH0362050B2 publication Critical patent/JPH0362050B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/94—Generating pulses having essentially a finite slope or stepped portions having trapezoidal shape

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Amplifiers (AREA)
  • Electrotherapy Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は２相信号発生回路に関し、例えばアナ
ログ−デイジタル変換回路のサンプルホールド回
路等の逆相関係にある２相パルス信号が必要な回
路に適用し得るものである。
〔背景技術とその問題点〕
従来アナログ−デイジタル変換回路のサンプル
ホールド回路１として第１図に示すようにダイオ
ードブリツジ回路２を有する構成のものがあり、
その駆動回路３はパルス発生回路４から得られる
パルス信号をトランス５を介してダイオードブリ
ツジ回路２の駆動端Ｐ１及びＰ２間に与えるよう
になされ、ダイオードブリツジ回路２のダイオー
ドＤ１〜Ｄ４を順方向にバイアスしてオン動作さ
せることによつて入力端子６の入力電圧VIを信
号端Ｐ３及びＰ４を介して出力端７に接続された
コンデンサ８にサンプリングし、その後ダイオー
ドブリツジ回路２を逆バイアスしてオフ動作させ
ることによつてコンデンサ８によつてサンプル電
圧をホールドしてこれを出力電圧VOとして送出
するようになされている。
この駆動回路３はトランス５を用いているため
サンプルホールド回路１をICに構成するのに不
便であり、この問題を解決するための第２図に示
すような２相パルス信号発生回路１１によつて発
生した互いに逆相の２つのパルス信号φ1及びφ2
をダイオードブリツジ回路１２の駆動端Ｐ１及び
Ｐ２に与える構成のものが提案されている。
第２図においてサンプルホールド回路１は２相
パルス信号発生回路１１から与えられる互いに逆
相の２つのパルス信号φ1及びφ2をそれぞれ直流
阻止用コンデンサ１３及び１４介してダイオード
ブリツジ回路１２の駆動端Ｐ１及びＰ２に受け、
正相パルス信号φ1が高い電位にあるオン区間
（従つて逆相パルス信号φ2が低い電位にある区
間）においてブリツジ辺に設けられたダイオード
Ｄ１〜Ｄ４を全てオン動作させることにより信号
入力端Ｐ３に受けた入力電圧VIをダイオードＤ
１〜Ｄ４を通じて信号出力端Ｐ４に接続されたサ
ンプルホールド用コンデンサ１５にサンプルす
る。そして続いて正相パルス信号φ1が低い電位
に変化したオフ区間（従つて逆相パルス信号φ2
が高い電位に変化した区間）においてダイオード
Ｄ１〜Ｄ４を全てオフ動作させることによりサン
プルホールド用コンデンサ１５のサンプル電圧を
ホールドして出力端子１７から送出し、このサン
プル電圧を後段回路におけるデイジタル変換に供
する。
２相パルス信号発生回路１１は一対のトランジ
スタ２１及び２２を共通に接続して定電流源２３
に接続した差動増幅回路を有し、一方のトランジ
スタ２１のベースに例えばデユーテイ比が1/2の
入力パルスを駆動信号源２４から与えかつ他方の
トランジスタ２２のベースに基準電圧源２５から
の基準電圧を与え、トランジスタ２１及び２２の
コレクタと出力抵抗２６及び２７との接続点から
バツフア増幅回路２８及び２９を介してそれぞれ
逆相及び正相パルス信号φ2及びφ1を送出するよ
うになされている。
この２つのパルス信号φ1及びφ2は直流阻止用
コンデンサ１３及び１４を介してダイオードブリ
ツジに与えられ、これによりダイオードブリツジ
１２を２相パルス信号発生回路１１から直流的に
切り離してサンプルホールド用コンデンサ１５の
サンプル電圧に影響を与えないようになされ、さ
らにコンデンサ１３及び１４の悪影響を防止する
ためダイオードブリツジ回路１２の駆動端Ｐ１及
びＰ２間に放電用ダイオードＤ５を設け、ダイオ
ードブリツジ回路１２がオフ動作したときこの放
電用ダイオードＤ５を介してコンデンサ１３及び
１４の充電電荷を互いに放電させるようになされ
ている。
因みにパルス信号φ1がオンレベルにありかつ
パルス信号φ2がオフレベルにあるオン区間にお
いて充電されたコンデンサ１３及び１４の充電電
荷がパルス信号φ1がオフレベルにありかつパル
ス信号φ2がオンレベルにあるオフ区間において
ダイオードＤ１〜Ｄ４に並列に生ずる浮遊容量を
充電してダイオードブリツジ回路１２内に電圧分
布を生じさせ、これが誤差電圧として出力電圧
VOに漏れ出るおそれがある。従つて第２図の場
合はオフ区間において放電用ダイオードＤ５を通
じてコンデンサ１３及び１４相互間を放電させて
パルス信号φ1及びφ2の漏出しを防止する。
ところで第２図の構成の２相パルス信号発生回
路１１において、正相パルス信号φ1及び逆相パ
ルス信号φ2が反転動作するタイミングがずれた
り、この反転時の波形が対称でないときにはダイ
オードブリツジ回路１２の駆動信号端Ｐ１及びＰ
２に与えられる電圧の絶対値｜φ1−φ2｜が部分
的に変動し（完全に逆相であれば｜φ1−φ2｜は
一定である）、この変動分が信号出力端Ｐ４に漏
れ出る不都合がある。実際上２相パルス信号発生
回路１１として第２図の構成のものを適用した場
合、差動増幅回路を構成するトランジスタ２１及
び２２の特性上のばらつきや、負荷抵抗２６及び
２７のばらつきや、各部分の浮遊容量及びリード
線のインダクタンスのばらつきなどによつてトラ
ンジスタ２１及び２２の反転動作従つて２つのパ
ルス信号φ1及びφ2の位相及び波形を一致させる
ことができない。
〔発明の目的〕
以上の点を考慮して本発明は、互いに逆相関係
にある２つのパルス信号の反転時の波形を対称に
補正できるようにした２相パルス信号発生回路を
提案しようとするものである。
〔発明の概要〕
かかる目的を達成するため本発明においては、
２つのパルス信号φ1及びφ2の中間値を表わす差
分検出信号に基づいて２層信号のレベルをその中
間値が常に基準レベルになるように補正する。
〔実施例〕
以下図面について本発明の一実施例を詳述する
に、第３図において、３１は２相台形波形成回路
で、電圧形成発生用コンデンサ３２を有し、この
コンデンサ３２に対して正又は負極性の電流を電
流スイツチ回路３３を通じて流し込むことによ
り、コンデンサ３２の両端の電圧を出力ライン３
４Ａ及び３４Ｂに接続されたバツフア回路２９及
び２８を通じて正相及び逆相信号φ1及びφ2とし
て送出するようになされている。
電流スイツチ回路３３は、正側電源＋VCに接
続された定電流源３５の出力電流をそれぞれコン
デンサ３２の出力ライン３４Ａ又は３４Ｂ側端に
流し込む正側トランジスタＴ１及びＴ２と、負側
電源−VCに接続された定電流源３６の出力電流
をそれぞれコンデンサ３２の出力ライン３４Ａ又
は３４Ｂ側端に流し込む負側トランジスタＴ３及
びＴ４とを有する。サンプリングパルス入力信号
Ｓ１が例えば論理「Ｈ」レベルにあるときこれを
受けるスイツチ制御回路３７が正側トランジスタ
Ｔ１及び負側トランジスタＴ４をオン動作させる
スイツチ制御信号Ｓ２１及びＳ２４を送出し、ま
たサンプリングパルス入力信号Ｓ１が例えば論理
「Ｌ」レベルにあるときスイツチ制御回路３７が
正側トランジスタＴ２及び負側トランジスタＴ３
をオン動作させるスイツチ制御信号Ｓ２２及びＳ
２３を送出する。これにより第４図Ａに示すよう
にサンプリングパルスＳ１が論理「Ｈ」のときコ
ンデンサ３２は第４図Ｂに示すようにライン３４
Ｂの電圧V2を正方向に上昇させかつライン３４
Ａの電圧V1を負方向に下降させる第１の充電状
態になり、これに対してサンプリングパルスＳ１
が論理「Ｌ」のときコンデンサ３２はライン３４
Ｂの電圧V2を負方向に下降させかつライン３４
Ａの電圧V1を正方向に上昇させる第２の充電状
態になる。ここで電圧V1及びV2の上昇及び下降
速度は定電流源３５及び３６の出力電流I1及びI2
の値によつて決まることになる。なおスイツチ制
御回路３７として第５図の構成のものを適用し得
る。
出力ライン３４Ａ及び３４Ｂには電圧制限回路
３９が接続され、第４図Ｂに示すように正及び負
側の制限電圧＋VL及び−VL以上にはコンデンサ
３２を充電させないようになされている。すなわ
ち出力ライン３４Ａ及び３４Ｂはそれぞれダイオ
ードＤ１１及びＤ１２を順方向に通じて正電源４
０に接続され、これにより出力ライン３４Ａ及び
３４Ｂの電圧V1又はV2が正電源４０の出力電圧
＋VL以上になろうとしたときダイオードＤ１１
及びＤ１２を導通させてコンデンサ３２を放電さ
せ、その結果出力ライン３４Ａ及び３４Ｂの電圧
V1及びV2を制限電圧＋VL以上には上昇させない
ようになされている。同様に出力ライン３４Ａ及
び３４ＢはそれぞれダイオードＤ１３及びＤ１４
を逆方向に通じて負電源４１に接続され、これに
より出力ライン３４Ａ及び３４Ｂの電圧V1又は
V2が負電源４１の出力電圧−VL以下になろうと
したときダイオードＤ１３及びＤ１４を導通させ
てコンデンサ３２を放電させ、その結果出力ライ
ン３４Ａ及び３４Ｂの電圧V1又はV2を制限電圧
−VL以下には下降させないようになされている。
また出力ライン３４Ａ及び３４Ｂにはその電圧
の差分の中心値を常に基準値に補正する波形補正
回路４２が接続されている。すなわち出力ライン
３４Ａ及び３４Ｂ間には電圧分割用抵抗Ｒ１及び
Ｒ２の直列回路が接続され、その接続中点Ｐ１１
から出力ライン３４Ａ及び３４Ｂの電圧V1及び
V2の差分の中心値（この場合1/2の値）を表わす
差分検出信号Ｓ４が得られ、これが直流阻止用コ
ンデンサ４４を通じて負側差動回路４５に駆動入
力として与えられる。負側差動回路４５はベース
に差分検出信号Ｓ４が接続されかつエミツタを共
通に接続してなる一方のPNPトランジスタＴ１
１，Ｔ１２と、ベースを交流的に直流阻止用コン
デンサ４６を通じて基準電位としてのアースに接
続されている他方のPNPトランジスタＴ１３と
を有し、この他方のトランジスタＴ１３のエミツ
タが一方のトランジスタＴ１１，Ｔ１２のエミツ
タと共通に負荷抵抗４７を通じて負電源−VCに
接続されている。なおトランジスタＴ１１，Ｔ１
２のベースに抵抗４８を通じてバイアス電源４９
が接続されると共に、トランジスタＴ１３のベー
スに抵抗５０を通じてバイアス電源４９が接続さ
れている。
トランジスタＴ１１及びＴ１２のコレクタはそ
れぞれ出力ライン３４Ａ及び３４Ｂに接続され、
そのベースに与えられる差分検出信号Ｓ４に応じ
てその電圧が高くなつたとき出力ライン３４Ａ及
び３４Ｂから負電源−VCに引き込む電流I11及び
I12を大きくするようになされている。
これに対してトランジスタＴ１３のコレクタは
正側カーレントミラー回路５２のPNP駆動トラ
ンジスタＴ２３に接続され、そのPNPカーレン
トミラートランジスタＴ２１及びＴ２２のコレク
タがそれぞれ出力ライン３４Ａ及び３４Ｂに接続
され、かつトランジスタＴ２１，Ｔ２２，Ｔ２３
のエミツタがそれぞれ負荷抵抗５３，５４，５５
を通じて正電源＋VCに接続されている。かくし
て差分検出信号Ｓ４の電圧が高くなつて上述のよ
うに負側の一方のトランジスタＴ１１及びＴ１２
が出力ライン３４Ａ及び３４Ｂから引込む電流を
大きくしたとき、負側の他方のトランジスタＴ１
３のコレクタ電流I13が小さくなることにより正
側ソランジスタＴ２１及びＴ２２を通じて正電源
＋VCから出力ライン３４Ａ及び３４Ｂへ引き込
む電流I21及びI22を小さくするようになされてい
る。なお差分検出用抵抗Ｒ１及びＲ２にはそれぞ
れ並列に出力ライン３４Ａ及び３４Ｂの電圧の変
化を接続中点Ｐ１１に高速で伝えるスピードアツ
プ用コンデンサ５７及び５８が接続されている。
このようにして出力ライン３４Ａ及び３４Ｂに
生じる電圧V1又はV2はバツフア回路２９及び２
８を介して例えばサンプルホールド回路１（第２
図）に２相パルス信号φ1及びφ2として送出され
る。
以上の構成において、制限回路３９の正及び正
電源４０及び４１の電圧＋VL及び−VLの絶対値
を互いに等しい値に選定し、かつ差分検出用抵抗
Ｒ１及びＲ２の値を互いに等しい値に選定する。
ここで電流スイツチ回路３３の定電流源３５及び
３６の電流値I1及びI2が互いに等しく、かつ出力
ライン３４Ａ及び３４Ｂの電圧V1又はV2の立上
り時及び立下り時に電圧波形発生用コンデンサ３
２の両端から電流スイツチ回路３３を見た浮遊容
量値が互いに等しく、かつトランジスタＴ１〜Ｔ
４が同時に動作するといつた理想条件で動作した
とすれば、サンプリング入力パルス信号Ｓ１が第
４図の時点t1において論理レベルを「Ｌ」から
「Ｈ」に遷移させれば（第４図Ａ）、これに応じて
電流スイツチ回路３３のトランジスタＴ２及びＴ
３がオン動作しかつトランジスタＴ１及びＴ４が
オフ動作することにより、コンデンサ３２の出力
ライン３４Ａの側端の電圧V2が定電流源３５か
らの電流値I1によつて決まる速度で立上つて行く
と共に、コンデンサ３２の出力ライン３４Ｂ側端
の電圧V1が定電流源３６からの電流値I2によつて
決まる速度で立下つて行く（第４図Ｂ）。
やがで時点t2においてこの電圧V1又はV2が電
圧制限回路３９の制限電圧−VL及び＋VLと等し
くなると、以後電圧V1又はV2はそれぞれこの制
限電圧−VL及び＋VLを維持する（第４図Ｂ）。
その後時点t3においてサンプリング入力パルス
信号Ｓ１が論理レベル「Ｈ」から「Ｌ」に遷移さ
せれば、これに応じて電流スイツチ回路３３のト
ランジスタＴ１及びＴ４がオン、Ｔ２及びＴ３が
オフ動作することにより、コンデンサ３２の出力
ライン３４Ａ及び３４Ｂの電圧V1又はV2が定電
流源３５及び３６からの電流値によつて決まる速
度で立上り及び立下つて行く（第４図Ｂ）。そし
てやがて時点t4において、電圧V1又はV2が電圧
制限回路３９の制限電圧＋VL及び−VLと等しく
なると、以後電圧V1又はV2はそれぞれこの制限
電圧＋VL及び−VLを維持する（第４図Ｂ）。
以上のように理想条件下で各回路要素が動作す
ると考えれば、出力ライン３４Ａ及び３４Ｂの電
圧V1又はV2は第４図Ｂに示すように互いに逆送
関係をもち、かつ互いに対称な台形波形をもつこ
とになり、これがバツフア回路２９及び２８を通
じて２相パルス信号として送出させると考えられ
る。
しかし実際には、電流スイツチ回路３３の定電
流源３５及び３６の電流I1及びI2を互いに等しく
設定することは困難であり、また電圧V1又はV2
の立上り時及び立下り時におけるコンデンサ３２
の両端から見た浮遊容量値は互いに等しくはなら
ず、従つて第６図において曲線Ｋ１１及びＫ２に
よつて示すように電圧V1又はV2の電圧レベルの
相対的な変化速度は等しくならなくなるおそれが
ある（理想的な場合の曲線Ｋ１の変化速度とは異
なる変化速度になる）。さらに実際には、電流ス
イツチ回路３３のトランジスタＴ１〜Ｔ４の動作
は同時にはならず第６図において曲線Ｋ１２によ
つて示すように、たとえ変化速度は等しくなつた
としても電圧V1及びV2の変化のタイミングはず
れるおそれがある。
従つて実際には出力ライン３４Ａ及び３４Ｂの
電圧V1又はV2の波形は対称にはならず、例えば
変化のタイミングがずれた場合の例として第７図
に示すように、電圧V2が時点t11で曲線Ｋ２５に
沿つて立上り開始するのに対して電圧V1がその
後の時点t12で曲線Ｋ１５に沿つて立下り開始し、
その後時点t13において電圧V2が制限電圧＋VLに
到達すると共にその後の時点t14において電圧V1
が制限電圧−VLに到達し、かくして電圧V1又は
V2の波形が対称にならなくなる現象が生ずるお
それがある。
このような場合波形補正回路４２は次のように
して電圧V1及びV2の波形が対象になるように補
正動作する。すなわち、第７図の時点t11〜t12の
区間において、曲線Ｋ２５が立上つて行くのに対
して曲線Ｋ１５は制限値＋VLを維持し、かくし
て曲線Ｋ１５及びＫ２５の中心電位は上昇して行
く。このことは微分検出回路の中点Ｐ１１の電位
従つて差分検出信号Ｓ４が基準値（この実施例の
場合０〔Ｖ〕）から上昇して行くことを意味し、こ
れが負側差動回路４５のトランジスタＴ１１，Ｔ
１２のベースに与えられる。このとき差動動作に
よりトランジスタＴ１１，Ｔ１２のコレクタ電流
I11，I12が増大し、かつトランジスタＴ１３のコ
レクタ電流I13従つて正側カーレントミラー回路
５２のトランジスタT21，T22のコレクタ電流I21，
I22が減少することを意味する。
この状態では、出力ライン３４Ａについて負側
トランジスタＴ１１を通じて負電源−VCに引き
出される電流I11が増大するのに対して正側トラ
ンジスタＴ２１を通じて正電源＋VCから引き込
まれる電流I21が減少するので、出力ライン３４
Ａの電圧V1は低下する。同様に出力ライン３４
Ｂについて負側トランジスタＴ１２を通じて負電
源−VCに引き出される電流I12が増大するのに対
して正側トランジスタＴ２２を通じて正電源＋
VCから引き込まれる電流I22が減少するので、出
力ライン３４Ｂの電圧V2は低下する。このよう
に差分検出用抵抗Ｒ１及びＲ２の両端の電圧V1
及びV2が共に低下するので、その中間電位であ
る差分検出信号Ｓ４も低下し、やがて差分検出信
号Ｓ４の値が基準値（０〔Ｖ〕）と一致したとき安
定する。
従つて電圧V1は第７図において補正前の電圧
V2の曲線Ｋ２６に対して対称な曲線Ｋ１６を考
えたとき、この曲線Ｋ１６と補正前の電圧V1の
曲線Ｋ１５との差分の電圧を差分検出用抵抗Ｒ１
及びＲ２の分割比で分割した値の分だけ矢印で示
すように低下し、かつ電圧V2も同じ量だけ低下
することになり、かくして電圧V1又はV2はこの
補正電位点を通る曲線Ｋ１７及びＫ２７に補正さ
れることになる。
かかる時点t11〜t12間の動作と同様の動作が、
続く時点t12〜t13間、t13〜t14間においても実行さ
れ、これにより電圧V1又はV2がレベルを遷移す
る時点t11〜t14の区間全体について電圧V1及びV2
の差分の中間電位が基準値と一致する状態に補正
され、その結果実際に出力ライン３４Ａ及び３４
Ｂに生ずる電圧V1又はV2の波形を対称にするこ
とができる。
上述においては差分検出信号Ｓ４が基準値より
増大した場合の補正動作を述べたが、減少した場
合にはトランジスタＴ１１，Ｔ１２のコレクタ電
流が減少すると共に、トランジスタＴ２１，Ｔ２
２のコレクタ電流が増大することにより、電圧
V1及びV2が上昇して差分検出信号Ｓ４が基準値
に補正され、かくしてこの場合も電圧V1又はV2
の波形を対称にすることができる。
このように第３図の構成によれば、差分検出信
号Ｓ４が基準値から変動すればこの変動を補正す
るように出力ライン３４Ａ及び３４Ｂから引き出
され又は引き込まれる電流を制御することによ
り、コンデンサ３２の両端電圧従つて電圧V1及
びV2を常にその中間電位が基準値になる対称波
形に維持することができる。かかる補正動作は、
電圧V1及びV2の遷移のタイミングがずれた場合
に限らず、変化速度が変つたり、変化波形が変つ
たりした場合にも同様にして実行される。
かくするにつき第３図の構成によれば、負側差
動回路４５を介して正側カーレントミラー回路５
２のトランジスタＴ２１，Ｔ２２を差動回路４５
のトランジスタＴ１１，Ｔ１２と逆動作させるよ
うにしたことにより、補正動作の感度を実用上十
分に高めることができしかもその回路構成を差動
回路４５の構成に対してコンプリメンタリに形成
できるので容易にIC化できる。
しかしこのように感度を向上させる必要がない
場合には、第８図に示すように、カーレントミラ
ー回路５２に代え、出力ライン３４Ａ及び３４Ｂ
に定電流源６１及び６２を接続するようにすれば
良い。
なお上述の実施例においては、差分検出回路と
してスピードアツプ用コンデンサ５７及び５８を
用いたが、これを省略しても良い。
また第３図の電圧制限回路３９においてはダイ
オードＤ１１〜Ｄ１４を用いて電圧を制限した
が、これに代え第９図に示すようにトランジスタ
Ｔ３１〜Ｔ３４を用いるようにしても上述の場合
と同様の効果を得ることができる。
さらに第３図の差動回路４５において、トラン
ジスタＴ１１，Ｔ１２を通じて出力ライン３４
Ａ，３４Ｂから負電源−VCに引き出す電流と、
カーレントミラー回路５２のトランジスタＴ２
１，Ｔ２２を通じて正電源＋VCから出力ライン
３４Ａ，３４Ｂに引き込む電流とを互いにほぼ等
しい電気量にするために、第１０図に示す如く、
ベースに基準電源６５を接続してなるトランジス
タＴ４１及びＴ４２を差動トランジスタＴ１１，
Ｔ１２及びＴ１３にそれぞれ接続して二重差動回
路を構成するようにしても良い。
さらに上述の実施例において、各トランジスタ
を第１１図又は第１２図に示すように一対のトラ
ンジスタＴ５１及びＴ５２をカスケードに接続
し、その一方のトランジスタＴ５１のベースにバ
イアス電源６６を接続した構成のものを用いても
良い。
〔発明の効果〕
以上のように本発明によれば、電流スイツチ回
路によつて電圧波形発生用コンデンサの両端に２
相電圧を形成させるようにすると共に、この両端
の２相電圧の変化に応じて当該コンデンサの両端
から電流を引き出し又は引き込むようにしたこと
により、実用上十分に対称な波形をもつ２相信号
を容易に得ることができるIC化に適用して好適
な２相信号発生回路を実現できる。
【図面の簡単な説明】
第１図は２相信号発生回路を適用するサンプル
ホールド回路を示す接続図、第２図はIC構造の
２相信号発生回路として従来提案された構成を示
す接続図、第３図は本発明による２相信号発生回
路の一実施例を示す接続図、第４図はその２相台
形波形成回路の動作の説明に供する信号波形図、
第５図は第３図のスイツチ制御回路の具体構成を
示す接続図、第６図は２相台形信号が非対称とな
る原因の説明に供する信号波形図、第７図は第３
図の波形補正回路の補正動作の説明に供する信号
波形図、第８図は波形補正回路の他の実施例を示
す接続図、第９図は電圧制限回路の他の実施例を
示す接続図、第１０図は波形補正回路のさらに他
の実施例を示す接続図、第１１図及び第１２図は
各トランジスタの他の構成を示す接続図である。 １……サンプルホールド回路、３……駆動回
路、１１……２相パルス信号発生回路、２８，２
９……バツフア回路、３１……２相台形波形成回
路、３２……電圧波形発生用コンデンサ、３３…
…電流スイツチ回路、３４Ａ，３４Ｂ……出力ラ
イン、３７……スイツチ制御回路、３９……電圧
制限回路、４２……波形補正回路、４５……負側
差動回路、５２……正側カーレントミラー回路。

Claims (1)

    【特許請求の範囲】
  1. １ 電圧波形発生用コンデンサに対する充放電電
    流を入力パルス信号に応動して切換えることによ
    つて上記コンデンサの両端に互いに逆相の台形波
    を形成する２相台形波形成回路と、上記コンデン
    サの両端電圧の変化に応動して当該コンデンサの
    両端から電流を引き出し又は引き込み制御するこ
    とにより上記台形波の波形をほぼ対称形に補正す
    る波形補正回路とを具えることを特徴とする２相
    信号発生回路。
JP58096381A 1983-05-31 1983-05-31 ２相信号発生回路 Granted JPS59221113A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP58096381A JPS59221113A (ja) 1983-05-31 1983-05-31 ２相信号発生回路
CA000455254A CA1210086A (en) 1983-05-31 1984-05-28 Two phase voltage signal generating circuit
DE8484106194T DE3467076D1 (en) 1983-05-31 1984-05-30 A two phase voltage signal generating circuit
EP84106194A EP0130384B1 (en) 1983-05-31 1984-05-30 A two phase voltage signal generating circuit
US06/615,542 US4645946A (en) 1983-05-31 1984-05-31 Two phase trapezoidal signal generating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58096381A JPS59221113A (ja) 1983-05-31 1983-05-31 ２相信号発生回路

Publications (2)

Publication Number Publication Date
JPS59221113A JPS59221113A (ja) 1984-12-12
JPH0362050B2 true JPH0362050B2 (ja) 1991-09-24

Family

ID=14163379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58096381A Granted JPS59221113A (ja) 1983-05-31 1983-05-31 ２相信号発生回路

Country Status (5)

Country Link
US (1) US4645946A (ja)
EP (1) EP0130384B1 (ja)
JP (1) JPS59221113A (ja)
CA (1) CA1210086A (ja)
DE (1) DE3467076D1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4896333A (en) * 1987-08-04 1990-01-23 Signetics Corporation Circuit for generating a trapezoidal current waveform with matched rise and fall times
US4893036A (en) * 1988-08-15 1990-01-09 Vtc Incorporated Differential signal delay circuit
US5189313A (en) * 1990-11-19 1993-02-23 Tektronix, Inc. Variable transition time generator
JP2726202B2 (ja) * 1992-08-11 1998-03-11 三菱電機株式会社 移相回路
JPH11505987A (ja) * 1995-05-26 1999-05-25 ランバス・インコーポレーテッド 直交クロック発生器内で使用される移相器
US5642067A (en) * 1995-07-26 1997-06-24 Grace; James W. Variable slew rate pulse generator
DE19548629C1 (de) * 1995-12-23 1997-07-24 Itt Ind Gmbh Deutsche Komplementäres Taktsystem
US7248634B2 (en) * 2003-01-22 2007-07-24 Denso Corporation Integrated circuit for transceiver device with means for suppressing superimposed noise and for generating a more accurate output signal

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3219839A (en) * 1962-02-15 1965-11-23 Ibm Sense amplifier, diode bridge and switch means providing clamped, noise-free, unipolar output
US3577138A (en) * 1965-12-16 1971-05-04 Fujitsu Ltd Feedback type pulse amplitude modulation coding system
GB1424525A (en) * 1972-05-11 1976-02-11 Elliott Brothers London Ltd Data transmission system

Also Published As

Publication number Publication date
EP0130384A1 (en) 1985-01-09
EP0130384B1 (en) 1987-10-28
JPS59221113A (ja) 1984-12-12
CA1210086A (en) 1986-08-19
DE3467076D1 (en) 1987-12-03
US4645946A (en) 1987-02-24

Similar Documents

Publication Publication Date Title
JP2603335B2 (ja) パルス密度ｄ／ａ，ａ／ｄ変換時の信号平均化回路
JPH05175737A (ja) サンプルホールド型位相比較回路
EP0851434B1 (en) Sample hold circuit and semiconductor device having the same
JPH10513300A (ja) 磁気書込ヘッドを具える装置、及び容量性フィードフォワード補償付き書込増幅器
JPH0239720A (ja) 可変遅延回路
JPS5995732A (ja) 電気信号の追尾・保持回路
JPH0362050B2 (ja)
EP0355555B1 (en) Circuit for processing a time-varying signal
US4808998A (en) Distortion reduction circuit for a D/A converter
JP2620265B2 (ja) 電流スイッチ
US4553132A (en) Apparatus for matching FET switches as for a video digital-to-analog converter
JP7331956B2 (ja) トラック・アンド・ホールド回路
JPH01314013A (ja) デューティ可変回路
JP2668172B2 (ja) 電流発生装置およびｄ／ａ変換装置
JP2001111419A (ja) チャージポンプ回路
JP2001258241A (ja) 電圧反転回路
JPS59110222A (ja) ２相パルス信号発生回路
US7893729B2 (en) Voltage/current conversion circuit
JPS6245360Y2 (ja)
JPH0583007B2 (ja)
JPH0234021A (ja) Ｃｍｏｓ差動ドライバ
JP3077815B2 (ja) パルス信号発生回路
JP2579042B2 (ja) サンプルホールド回路
JPS62171222A (ja) クロツク信号駆動回路
JP2001211076A (ja) 半導体集積回路装置