JPS5995732A - 電気信号の追尾・保持回路 - Google Patents
電気信号の追尾・保持回路Info
- Publication number
- JPS5995732A JPS5995732A JP58195140A JP19514083A JPS5995732A JP S5995732 A JPS5995732 A JP S5995732A JP 58195140 A JP58195140 A JP 58195140A JP 19514083 A JP19514083 A JP 19514083A JP S5995732 A JPS5995732 A JP S5995732A
- Authority
- JP
- Japan
- Prior art keywords
- tracking
- signal
- control
- input
- note
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
Landscapes
- Electronic Switches (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は追尾・保持回路に、細目的には追尾°保持オフ
セットを有する入力信号とは独立でフィートスルーやド
ループ（ｄｒｏｏｐ ）の如き望ましくない効果を最小
化する追尾・保持回路に関する。
セットを有する入力信号とは独立でフィートスルーやド
ループ（ｄｒｏｏｐ ）の如き望ましくない効果を最小
化する追尾・保持回路に関する。
追尾・保持回路は標本化・保持回路とも呼ばれアナログ
またはディジタルの入力信号のサンプルを提供し、各サ
ンプルの値を予め定められた時間期間保持する。この回
路の典型的な応用用途はアナログ・ディジタルおよびデ
ィジタル・アナログ変換器である。
またはディジタルの入力信号のサンプルを提供し、各サ
ンプルの値を予め定められた時間期間保持する。この回
路の典型的な応用用途はアナログ・ディジタルおよびデ
ィジタル・アナログ変換器である。
一般に、追尾および保持回路は電子スイッチと信号蓄積
装置より成る。各々の追尾期間中、スイッチは追尾制御
信号に応動して閉じ、入力信号は信号蓄積装置に結合さ
れる。各々の保持期間中、スイッチは保持制御信号に応
動して開き、それによって信号蓄積装置を切離す。ダイ
オード・ブリッジをスイッチとして使用するこのような
回路の代表例が米国特許第３．６２８．１．６１号に示
されている。
装置より成る。各々の追尾期間中、スイッチは追尾制御
信号に応動して閉じ、入力信号は信号蓄積装置に結合さ
れる。各々の保持期間中、スイッチは保持制御信号に応
動して開き、それによって信号蓄積装置を切離す。ダイ
オード・ブリッジをスイッチとして使用するこのような
回路の代表例が米国特許第３．６２８．１．６１号に示
されている。
追尾・保持回路の問題点は追尾状態への遷移が生じる毎
に蓄積された信号から電荷が加えられたり、除去された
りすることである。
に蓄積された信号から電荷が加えられたり、除去された
りすることである。
その結果、一般にサンプル毎に変化する追尾・保持ペデ
スタル、即ちオフセットが生じることである。その結果
生じるサンプリングの誤差は多くの通信用用途にあって
は許容出来ない程度のものである。
スタル、即ちオフセットが生じることである。その結果
生じるサンプリングの誤差は多くの通信用用途にあって
は許容出来ない程度のものである。
追尾・保持回路の他の問題点は保持期間中に蓄積される
信号に変動を生じさせるフィートスルーとドループであ
る。フィートスルーは入力信号に依存し、保持期間中の
入力信号の変化率と関係を有している。他方ドループは
入力信号とは無関係で、追尾・保持回路の素子の不整合
と関係を有している。
信号に変動を生じさせるフィートスルーとドループであ
る。フィートスルーは入力信号に依存し、保持期間中の
入力信号の変化率と関係を有している。他方ドループは
入力信号とは無関係で、追尾・保持回路の素子の不整合
と関係を有している。
多数の従来技術が追尾・保持オフセット、フィードスル
ーおよびドループの問題を解消するのに使用されて来て
いる。しかしこれらの技術を組合わせると高価になり、
捷た追尾・保持回路の動作速度も低下する。その結果、
精確なサンプルを提供し、高速度で動作する低価格の追
尾・保持回路の出現が望まれている。
ーおよびドループの問題を解消するのに使用されて来て
いる。しかしこれらの技術を組合わせると高価になり、
捷た追尾・保持回路の動作速度も低下する。その結果、
精確なサンプルを提供し、高速度で動作する低価格の追
尾・保持回路の出現が望まれている。
本発明に従い、電子スイッチと信号蓄積装置を含む改良
された追尾・保持回路が提供される。追尾・保持機能は
夫々追尾および保持制御信号に応動してスイッチを作動
させることにより提供される。入力信号に依存する追尾
・保持オフセットの問題を除去するため、選択された追
尾および保持制御信号が使用されている。詳細に述べる
と追尾および保持制御信号は夫々相続ぐ追尾および保持
期間中入力信号に従って変化するが両者の差は実質的に
一定である。その結果、追尾・保持オフセットは入力信
号の変動とは無関係となり、実質的に一定値に保持され
る。この技法は追尾・保持回路の動作速度には影響を与
えず、フィートスルーやドループによって引き起こされ
る保持期間中の蓄積された信号の変動を容易に最小化す
ることが出来る。
された追尾・保持回路が提供される。追尾・保持機能は
夫々追尾および保持制御信号に応動してスイッチを作動
させることにより提供される。入力信号に依存する追尾
・保持オフセットの問題を除去するため、選択された追
尾および保持制御信号が使用されている。詳細に述べる
と追尾および保持制御信号は夫々相続ぐ追尾および保持
期間中入力信号に従って変化するが両者の差は実質的に
一定である。その結果、追尾・保持オフセットは入力信
号の変動とは無関係となり、実質的に一定値に保持され
る。この技法は追尾・保持回路の動作速度には影響を与
えず、フィートスルーやドループによって引き起こされ
る保持期間中の蓄積された信号の変動を容易に最小化す
ることが出来る。
本発明に従う追尾・保持回路が第１図に示されている。
ダイオード・ブリッジ１００は４つの実質的に同一のダ
イオード１０１より成っている。各ダイオード１０１は
順方向バイアスされるとＶＤ なる電圧降下を与える
。
イオード１０１より成っている。各ダイオード１０１は
順方向バイアスされるとＶＤ なる電圧降下を与える
。
追尾・保持機能を提供するため、ダイオード・ブリッジ
１００はブリッジの制御ノード１１２および１１３に供
給される制御信号に応動する電子スイッチとして動作す
る。追尾期間中、ブリッジの入力ノート１１０の変化す
る入力信号Ｖｉｎをブリッジの出力ノード１１１に結合
する追尾制御信号が供給される。
１００はブリッジの制御ノード１１２および１１３に供
給される制御信号に応動する電子スイッチとして動作す
る。追尾期間中、ブリッジの入力ノート１１０の変化す
る入力信号Ｖｉｎをブリッジの出力ノード１１１に結合
する追尾制御信号が供給される。
保持期間中、入力ノード１１０を出力ノード１１１から
切離す護持制御信号が供給され、追尾から保持への遷移
時点におけるＶｉｎＯ値はコンデンサ１１４中に保持さ
れる。
切離す護持制御信号が供給され、追尾から保持への遷移
時点におけるＶｉｎＯ値はコンデンサ１１４中に保持さ
れる。
夫々基準電圧＋Ｖおよび−Ｖによってバイアスされた電
流源１０３および１０５は追尾制御信号を発生する。電
流源１０３および１０５は２レベルの論理信号ＣＬ Ｋ
の論理９１“レベルによって活性化され、電流工。
流源１０３および１０５は追尾制御信号を発生する。電
流源１０３および１０５は２レベルの論理信号ＣＬ Ｋ
の論理９１“レベルによって活性化され、電流工。
がノード１１２から１１３に流れる。この電。
流はノー１’ｌ１２および１１３に夫々Ｖｉｎ ＋ＶＤ
およびＶｉｎ −ＶＤなる追尾制御信号を形成する。従
ってブリッジ１００の対称性によりＶｉｎが出力ノード
１１１に発生される。
およびＶｉｎ −ＶＤなる追尾制御信号を形成する。従
ってブリッジ１００の対称性によりＶｉｎが出力ノード
１１１に発生される。
ＣＬＩ（の論理のゝ０”レベルは電流源１０３および１
０５をオフとする。保持期間中のノード１１０の切離し
はノード１１２および１１３にダイオード１０１を逆バ
イアスするＶＬおよび■Ｉなる一定の保持制御信号を供
給することにより実行され得るが、この制御信号は変動
する追尾−保持オフセットを発生させる。このようにオ
フセットが変動するのは各々の追尾から保持への遷移時
点においてノード１１２はＶＬ −（Ｖｊｎ＋ＶＤ）な
る制御信号の差を、そしてノード１１３はｖＨ−（Ｖ
ｉ ｎ−■ｎ ）なる制御信号の差を横切らなければな
らないためである。Ｖｉｎは各々の追尾から保持への遷
移時点にお１／１て異なる値をとり得るので、ダイオー
ド１０１が導通状態から非導通状態に変化するのに必要
な時間はＶｉｎＯ値に従って変化する。このターン・オ
フ時間の変動により各々の追尾から保持への遷移時点に
おいて変動する電荷がブリッジ１００とコンデンサ１１
４の間に加えられることによる。その結果入力信号に依
存して変動する追尾・保持オフセットがコンデンサ１１
４に生じ、これによって発生されるサンプルの精度は低
下する。この場合追尾・保持オフセットの値は一般に予
測出来ない。
０５をオフとする。保持期間中のノード１１０の切離し
はノード１１２および１１３にダイオード１０１を逆バ
イアスするＶＬおよび■Ｉなる一定の保持制御信号を供
給することにより実行され得るが、この制御信号は変動
する追尾−保持オフセットを発生させる。このようにオ
フセットが変動するのは各々の追尾から保持への遷移時
点においてノード１１２はＶＬ −（Ｖｊｎ＋ＶＤ）な
る制御信号の差を、そしてノード１１３はｖＨ−（Ｖ
ｉ ｎ−■ｎ ）なる制御信号の差を横切らなければな
らないためである。Ｖｉｎは各々の追尾から保持への遷
移時点にお１／１て異なる値をとり得るので、ダイオー
ド１０１が導通状態から非導通状態に変化するのに必要
な時間はＶｉｎＯ値に従って変化する。このターン・オ
フ時間の変動により各々の追尾から保持への遷移時点に
おいて変動する電荷がブリッジ１００とコンデンサ１１
４の間に加えられることによる。その結果入力信号に依
存して変動する追尾・保持オフセットがコンデンサ１１
４に生じ、これによって発生されるサンプルの精度は低
下する。この場合追尾・保持オフセットの値は一般に予
測出来ない。
入力信号に依存して変動する追尾・保持オフセットを緩
和するため、電流源１０３および１０５、抵抗１０６お
よび１０９ならびにダイオード１０７シよび１０８が使
用されている。各々の保持期間中、電流源１０３および
１０５はＣＬＫの論理のゝＯ“レベルによってオフとさ
れ、電流源１０２および１０４は２レベルの論理信号Ｃ
ＬＫの論理の六１ 〃レベルによって活性化される。Ｃ
ＬＫおよびＣＬＫは相補信号であり、従って電流源１０
２および１０４は各々の追尾期間中オフとなる。
和するため、電流源１０３および１０５、抵抗１０６お
よび１０９ならびにダイオード１０７シよび１０８が使
用されている。各々の保持期間中、電流源１０３および
１０５はＣＬＫの論理のゝＯ“レベルによってオフとさ
れ、電流源１０２および１０４は２レベルの論理信号Ｃ
ＬＫの論理の六１ 〃レベルによって活性化される。Ｃ
ＬＫおよびＣＬＫは相補信号であり、従って電流源１０
２および１０４は各々の追尾期間中オフとなる。
電流源１０２および１０４が活性化されると制御ノート
１１３から抵抗１０６、タイオート１０７、ダイオード
１０８および抵抗１０９を通してノード１１２に流れる
電流ＩＯが発生される。ダイオード１０７および１０８
はタイオード１０１とは逆極性なので各々の追尾期間中
抵抗１０６および１０９に電流が流れることを妨げる。
１１３から抵抗１０６、タイオート１０７、ダイオード
１０８および抵抗１０９を通してノード１１２に流れる
電流ＩＯが発生される。ダイオード１０７および１０８
はタイオード１０１とは逆極性なので各々の追尾期間中
抵抗１０６および１０９に電流が流れることを妨げる。
抵抗１０６およびダイオード１０７はＶＲなる電圧降下
を与えるよう選択され、抵抗１０９およびダイオード１
０８は同様に同じ電圧降下ＶＲを提供するよう選択され
ている。ｖＲＨＶｉｎの最大のピーク対ピーク振幅に等
しい。その結果得られるノード１１２および１１３にお
ける保持制御信号は夫々Ｖｉｎ −ＶＲおよびＶｉ ｎ
−４−ＶＲとがる。その結果、各々の追尾から保持へ
の遷移時点において、制御ノード１１２および１１３の
各々の電圧はＶＤ＋■Ｒなる一定の信号差を横切ること
になる。この差は明らかにＶｉｎとは無関係である。従
って追尾・保持オフセットは入力信号とは独立となり、
更に振幅および極性も実質的に一定となる。
を与えるよう選択され、抵抗１０９およびダイオード１
０８は同様に同じ電圧降下ＶＲを提供するよう選択され
ている。ｖＲＨＶｉｎの最大のピーク対ピーク振幅に等
しい。その結果得られるノード１１２および１１３にお
ける保持制御信号は夫々Ｖｉｎ −ＶＲおよびＶｉ ｎ
−４−ＶＲとがる。その結果、各々の追尾から保持へ
の遷移時点において、制御ノード１１２および１１３の
各々の電圧はＶＤ＋■Ｒなる一定の信号差を横切ること
になる。この差は明らかにＶｉｎとは無関係である。従
って追尾・保持オフセットは入力信号とは独立となり、
更に振幅および極性も実質的に一定となる。
第１図の回路において、ノード１１２および１１３にお
ける保持制御信号は保持期間中Ｖｉｎに応じて変化する
が、出力ノード１１１の信号レベルは実質的に一定であ
る。その結果、ノード１１１に接続された２つのダイオ
−ト１０１の逆バイアス容量の差によりブリッド１００
とコンデンサ１１４の間に電子的な電荷結合が生じる。
ける保持制御信号は保持期間中Ｖｉｎに応じて変化する
が、出力ノード１１１の信号レベルは実質的に一定であ
る。その結果、ノード１１１に接続された２つのダイオ
−ト１０１の逆バイアス容量の差によりブリッド１００
とコンデンサ１１４の間に電子的な電荷結合が生じる。
この電荷結合は保持期間中に蓄積された信号を変化させ
る。この効果はフィートスルーとして知られており、保
持期間中にわたってＭｉｎの変化速度に応じて変化する
。
る。この効果はフィートスルーとして知られており、保
持期間中にわたってＭｉｎの変化速度に応じて変化する
。
前述のフィートスルー効果を最小とするため、追尾・保
持回路は第２図に示すように変更することが出来る。第
２図は抵抗１０６および夕゛イオート１０７が出力ノー
ド１１１と制御ノード１１３の間に接続されており、抵
抗１０９とダイオード１０８が出力ノード１１１と制御
ノード１１２の間に接続されている点を除いて第１図と
同一である。との場合、各々の追尾から保持への遷移時
点において保持制御信号はＶｊｎ−ＶＲおよびｖ】ｎ＋
ＶＲである。ここでＶｉｎは各々の保持期間中にコンデ
ンサ１１４中に蓄積されたＶｉｎＯ値である。従って保
持制御信号はＶｉｎの関数であるが、保持期間中（徒一
定レベルに保持される。
持回路は第２図に示すように変更することが出来る。第
２図は抵抗１０６および夕゛イオート１０７が出力ノー
ド１１１と制御ノード１１３の間に接続されており、抵
抗１０９とダイオード１０８が出力ノード１１１と制御
ノード１１２の間に接続されている点を除いて第１図と
同一である。との場合、各々の追尾から保持への遷移時
点において保持制御信号はＶｊｎ−ＶＲおよびｖ】ｎ＋
ＶＲである。ここでＶｉｎは各々の保持期間中にコンデ
ンサ１１４中に蓄積されたＶｉｎＯ値である。従って保
持制御信号はＶｉｎの関数であるが、保持期間中（徒一
定レベルに保持される。
第１および第２図の実施例は実質的に一定な追尾・保持
オフセットを提供する。更に、第２図の実施例はフィー
トスルーの効果を減少させる。しかし第２図において
は、電流源１０２と１０４が不整合状態にあると、各々
の保持期間中に蓄積された信号が変動する可能性がある
。例えは電流源１０４から流出する電流Ｉ。が電流源１
０２中に流入する電流Ｔｏより犬であると、電荷がコン
デンサ１１４に加えられる。同様に、電流源１０２が電
流＃、１０４によって供給される電流より大きな電流を
シンクするとコンデンサ１１４から電荷が除去されるこ
とになる。その結果コンデンサ１１４中に蓄積された信
号の変動は入力信号とは無関係となる。この変動は一般
にゝゝドループ“（ｄｒｏｏｐ ）と呼ばれる。
オフセットを提供する。更に、第２図の実施例はフィー
トスルーの効果を減少させる。しかし第２図において
は、電流源１０２と１０４が不整合状態にあると、各々
の保持期間中に蓄積された信号が変動する可能性がある
。例えは電流源１０４から流出する電流Ｉ。が電流源１
０２中に流入する電流Ｔｏより犬であると、電荷がコン
デンサ１１４に加えられる。同様に、電流源１０２が電
流＃、１０４によって供給される電流より大きな電流を
シンクするとコンデンサ１１４から電荷が除去されるこ
とになる。その結果コンデンサ１１４中に蓄積された信
号の変動は入力信号とは無関係となる。この変動は一般
にゝゝドループ“（ｄｒｏｏｐ ）と呼ばれる。
第３図の実施例は第２図を参照して議論したドループ効
果および第１図を参照して議論り、、ｐ、フィートスル
ー効果を最小化するのに使用できる。第３図においては
第２のダイオード・ブリッジ３００、増幅器３２４およ
び３２５、ならびにトランジスタ３２３および３２６が
第１図の回路に付加されている。あるいはこれらの回路
を第２図の実施例に付加することも出来る。
果および第１図を参照して議論り、、ｐ、フィートスル
ー効果を最小化するのに使用できる。第３図においては
第２のダイオード・ブリッジ３００、増幅器３２４およ
び３２５、ならびにトランジスタ３２３および３２６が
第１図の回路に付加されている。あるいはこれらの回路
を第２図の実施例に付加することも出来る。
ブリッジ３００は４つの同じ極性で同等なダイオード３
１５より成る。ブリッジ３００の入力ノード３１０はブ
リッジ１０００入力ノート１１０に接続されている。ブ
リッジ３００の出力ノード３２３は追尾・保持回路の出
力導ａ３５０を通してコンデンサ３１６に接続されてい
る。ブリッジ１００の動作は前述のブリッジ１００の動
作と同一であり、ブリッジ３００はブリッジ１００と同
期して動作する。追尾期間中、電圧＋■および−Ｖによ
って夫々バイアスされている電流源３１８および３２０
はＣＬＫの論理のＸＸ１ ／／レベルによりオンとな
る。その結果、ブリッジ１００と同様に、Ｖｉｎに応じ
て変化する追尾制御信号がブリッジ３００に形成される
。保持期間中、電流源３１８および３２０はオフとされ
、基準電圧−■および→−■によゆ夫々バイアスされて
いる電流源３１７および３１９はオンとなる。これら電
流源の制御は第１および第２図の実施例で述べたのと同
一である。電流υｇ３１７および３１９の活性化により
ＰＮＰトランジスタ３２６およびＮＰＮトランジスタ３
２３が順方向バイアスされる。増幅器３２４およびトラ
ンジスタ３２６はＶｉｎ”の値を→−■Ｒだけシフトさ
せる。増幅器３２５およＯ・トランジスタ３２３はＶｉ
ｎ”の値を−ＶＲたけシフトさせる。その結果、各々
の保持期間中、制御ノート３２１の保持制御信号はＶｉ
ｎ”−ＶＲとなり、制御ノード３２２の保持制御信号は
Ｖｊｎ″＋ｖＲとなる。従って、第２図の実施例と同様
フィートスルーは最小化される。更に、出力ノード３２
３１１−１：保持期間中電流源１０２．１０４．３１７
および３１９から切離される。従って、これら電流源の
間に不整合があっても各々の保持期間中コンデンサ３１
６中に記憶された値には何らの影響も与えない。これは
また第２図の実施例に第２のタイオード・ブリッジ３０
０、増幅器３２４および３２５ならびにトランジスタ３
２３および３２６を付加した場合にも言える。
１５より成る。ブリッジ３００の入力ノード３１０はブ
リッジ１０００入力ノート１１０に接続されている。ブ
リッジ３００の出力ノード３２３は追尾・保持回路の出
力導ａ３５０を通してコンデンサ３１６に接続されてい
る。ブリッジ１００の動作は前述のブリッジ１００の動
作と同一であり、ブリッジ３００はブリッジ１００と同
期して動作する。追尾期間中、電圧＋■および−Ｖによ
って夫々バイアスされている電流源３１８および３２０
はＣＬＫの論理のＸＸ１ ／／レベルによりオンとな
る。その結果、ブリッジ１００と同様に、Ｖｉｎに応じ
て変化する追尾制御信号がブリッジ３００に形成される
。保持期間中、電流源３１８および３２０はオフとされ
、基準電圧−■および→−■によゆ夫々バイアスされて
いる電流源３１７および３１９はオンとなる。これら電
流源の制御は第１および第２図の実施例で述べたのと同
一である。電流υｇ３１７および３１９の活性化により
ＰＮＰトランジスタ３２６およびＮＰＮトランジスタ３
２３が順方向バイアスされる。増幅器３２４およびトラ
ンジスタ３２６はＶｉｎ”の値を→−■Ｒだけシフトさ
せる。増幅器３２５およＯ・トランジスタ３２３はＶｉ
ｎ”の値を−ＶＲたけシフトさせる。その結果、各々
の保持期間中、制御ノート３２１の保持制御信号はＶｉ
ｎ”−ＶＲとなり、制御ノード３２２の保持制御信号は
Ｖｊｎ″＋ｖＲとなる。従って、第２図の実施例と同様
フィートスルーは最小化される。更に、出力ノード３２
３１１−１：保持期間中電流源１０２．１０４．３１７
および３１９から切離される。従って、これら電流源の
間に不整合があっても各々の保持期間中コンデンサ３１
６中に記憶された値には何らの影響も与えない。これは
また第２図の実施例に第２のタイオード・ブリッジ３０
０、増幅器３２４および３２５ならびにトランジスタ３
２３および３２６を付加した場合にも言える。
前述の実施例は本発明の原理を応用した多数の他の装量
の内の一例を示すものであるととを理解されたい。本発
明の精神と範囲を逸脱することなく当業者にあっては多
数の他の装置を考案することが可能である。例えば寸ず
第１に追尾から保持への切換えにダイオード・ブリッジ
が使用されているが、前述の追尾・保持制御信号は他の
電子的スイッチング装置においても使用することが出来
る。第２に、各々のダイオード・ブリッジは２一つの）
ｕ制御ノートにより接続されているが、Ｖｉｎが常に正
であるか、捷たけ常に負であるならば制御ノードと相応
する追尾・保持制御信号の一方は明らかに必要ない。第
３にコンデンサが信号蓄積装置として使用されているが
、他の電子的信号蓄積装置を使用することが出来る。
の内の一例を示すものであるととを理解されたい。本発
明の精神と範囲を逸脱することなく当業者にあっては多
数の他の装置を考案することが可能である。例えば寸ず
第１に追尾から保持への切換えにダイオード・ブリッジ
が使用されているが、前述の追尾・保持制御信号は他の
電子的スイッチング装置においても使用することが出来
る。第２に、各々のダイオード・ブリッジは２一つの）
ｕ制御ノートにより接続されているが、Ｖｉｎが常に正
であるか、捷たけ常に負であるならば制御ノードと相応
する追尾・保持制御信号の一方は明らかに必要ない。第
３にコンデンサが信号蓄積装置として使用されているが
、他の電子的信号蓄積装置を使用することが出来る。
最後に、追尾期間の時間幅と保持期間の時間幅は独立に
調整することが出来る。従って追尾期間と保持期間の時
間幅は等しい必要はない。
調整することが出来る。従って追尾期間と保持期間の時
間幅は等しい必要はない。
第１図は本発明の第１の実施例を示す図、第２図は本発
明の第２の実施例を示す図、第３図は本発明の第３の実
施例を示す図である。 〔主要部分の符号の説明〕 １１４・・・第１の蓄積手段 １００ タイオード・ブリッジ・スイッチ手段１０３．
１０５ ・追尾制御信号 １０２．１０４・・・保持制御信号 ３１６・・第２の蓄積手段 ３１８．３２０・・補助追尾制御信号 ３１７．３１９・・・補助保持制御信号３２４．３２６
；３２３，３２５・・・結合手段ＦＩ０．３
明の第２の実施例を示す図、第３図は本発明の第３の実
施例を示す図である。 〔主要部分の符号の説明〕 １１４・・・第１の蓄積手段 １００ タイオード・ブリッジ・スイッチ手段１０３．
１０５ ・追尾制御信号 １０２．１０４・・・保持制御信号 ３１６・・第２の蓄積手段 ３１８．３２０・・補助追尾制御信号 ３１７．３１９・・・補助保持制御信号３２４．３２６
；３２３，３２５・・・結合手段ＦＩ０．３
Claims (1)
- 【特許請求の範囲】 １、電気信号の追尾・保持回路（例えば第１図または第
２図）において、該回路は電荷のための第１の蓄積手段
（例えば１１４）と、 入力、出力および制御ノートを有し、追尾制御信号（例
えば１０３．１０５）に応動して入力ノートの時間的に
変化する入力信号のザンブルを出力ノートの前記蓄積手
段に結合し、保持制御信号（例えば１０２．１０４）に
応動して前記入力ノードを前記出力ノードから切離すダ
イオード・ブリッジ・スイッチ手段（例えば１００）を
含み、前記追尾および保持信号は前言己制御ノート、に
加えられ、 前記タイオード・ブリッジの入力または出力ノートに接
続された１対のブリッジ・アームは、抵抗（例えば１０
６，１０９）とバイパスされるダイオードとは逆極性の
ダイオード（例えば１０７，１０８）の直列接続により
バイパスされており、それによって追尾から保持への制
御信号の遷移期間中残りのブリッジのノート電圧変化を
入力信号とは独立な実質的に一定な値に保持することを
特徴とする電気信号の追尾・保持回路。 ２、特許請求の範囲第１項記載の追尾・制御回路（例え
は第３図）において、更に 第２の蓄積手段（例えば３１６）が設けられており、 補助タイオード・ブリッジ・スイッチ手段（例えば３０
０）は補助追尾制御信号（例えば３１８，３２０ ）に
応動して入力ノートの前記入力信号を出力ノートの前記
更なる蓄積手段に結合し、補助保持制御信号（例えば３
１７，３１９）に応動して入力ノードを出力ノートから
切離し、前記補助追尾および保持信号は前記補助ブリッ
ジ手段の制御ノートに加えられ、 結合手段（例えば３２４．３２６ ；３２３゜３２５）
は前記蓄積手段（例えば１１４）の電荷を前記補助ブリ
ッジの夫々の制御ノーＩ−′（例えば３２１，３２２）
に転送し、それによって保持制御信号の不整合による前
記第２の蓄積手段（例えば３１６）の両端の電圧のドル
ープは実質的に補償されることを特徴とする追尾・制御
回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/435,057 US4518921A (en) | 1982-10-18 | 1982-10-18 | Track and hold circuit |
| US435057 | 1982-10-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5995732A true JPS5995732A (ja) | 1984-06-01 |
Family
ID=23726782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58195140A Pending JPS5995732A (ja) | 1982-10-18 | 1983-10-18 | 電気信号の追尾・保持回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4518921A (ja) |
| JP (1) | JPS5995732A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0200290A2 (en) * | 1985-04-01 | 1986-11-05 | Tektronix, Inc. | Sampling bridge |
| JPH0279299A (ja) * | 1988-08-08 | 1990-03-19 | Tektronix Inc | 高速信号処理回路及びサンプル・ホールド回路 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU591496B2 (en) * | 1985-06-26 | 1989-12-07 | Data General Corporation | A charge pump for use in a phase-locked loop |
| FR2586499B1 (fr) * | 1985-08-20 | 1987-11-20 | Thomson Csf | Dispositif echantillonneur-bloqueur a pont de diodes |
| US4751468A (en) * | 1986-05-01 | 1988-06-14 | Tektronix, Inc. | Tracking sample and hold phase detector |
| FR2604819B1 (fr) * | 1986-10-03 | 1988-12-09 | Thomson Semiconducteurs | Echantillonneur-bloqueur a haute frequence d'echantillonnage |
| US5036219A (en) * | 1989-05-31 | 1991-07-30 | Harris Corporation | Precise, high speed CMOS track (sample)/hold circuits |
| FR2648943B1 (fr) * | 1989-06-23 | 1991-10-11 | Radiotechnique Compelec | Circuit echantillonneur-bloqueur |
| EP0443238A3 (en) * | 1990-02-20 | 1992-01-08 | Precision Monolithics Inc. | Precision switched current source |
| US5272394A (en) * | 1990-06-26 | 1993-12-21 | Digital Equipment Corporation | Wide bandwidth peak follower circuitry |
| US5298801A (en) * | 1991-09-11 | 1994-03-29 | U.S. Philips Corporation | Track-and-hold circuit |
| US5302859A (en) * | 1991-11-14 | 1994-04-12 | Harris Corporation | Symmetric, high speed, voltage switching circuit possessing reverse voltage application immunity |
| US5313113A (en) * | 1992-04-17 | 1994-05-17 | Hughes Aircraft Company | Sample and hold circuit with full signal modulation compensation using bipolar transistors of single conductivity type |
| US5900767A (en) * | 1995-06-24 | 1999-05-04 | U.S. Philips Corporation | Electronic devices comprising an array |
| GB9512942D0 (en) * | 1995-06-24 | 1995-08-30 | Philips Electronics Uk Ltd | Electronic devices comprising an array |
| GB9600543D0 (en) * | 1996-01-11 | 1996-03-13 | Philips Electronics Nv | Electronic devices comprising an array |
| US6037819A (en) * | 1997-08-01 | 2000-03-14 | Texas Instruments Incorporated | High frequency clock signal generator |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54148358A (en) * | 1978-05-12 | 1979-11-20 | Toshiba Corp | Diode gate circuit |
| JPS5626360U (ja) * | 1979-08-06 | 1981-03-11 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3075086A (en) * | 1958-01-13 | 1963-01-22 | Raytheon Co | Diode bridge sampler and capacitor storage device with feed-back means preventing drift caused by diode leakage |
| US3052851A (en) * | 1961-05-03 | 1962-09-04 | Emory D Heberling | Sampling diode gate and holding capacitor with antidrift feedback means reducing diode leakage |
| US3308386A (en) * | 1963-04-12 | 1967-03-07 | Beckman Instruments Inc | Sample and hold circuit with reduced drift by minimizing diode leakage current |
| US3389272A (en) * | 1964-03-17 | 1968-06-18 | Bell Telephone Labor Inc | Gated transmission arrangement |
| US3480795A (en) * | 1966-06-15 | 1969-11-25 | Ibm | Sample and hold circuit |
| US3600677A (en) * | 1968-04-02 | 1971-08-17 | Iwatsu Electric Co Ltd | Wide band gate circuits with feedback circuits |
| US3596191A (en) * | 1969-06-30 | 1971-07-27 | Ibm | Sampling circuit |
| US3628161A (en) * | 1970-03-12 | 1971-12-14 | Bell Telephone Labor Inc | Electronic sampling and hold circuit |
| US3659117A (en) * | 1970-10-06 | 1972-04-25 | American Astrionics Inc | Track and hold apparatus |
| US3721829A (en) * | 1971-08-23 | 1973-03-20 | Bell Telephone Labor Inc | Autobalanced diode bridge sampling gate |
| GB1385410A (en) * | 1972-08-10 | 1975-02-26 | Micro Consultants Ltd | Signal sampling |
-
1982
- 1982-10-18 US US06/435,057 patent/US4518921A/en not_active Expired - Lifetime
-
1983
- 1983-10-18 JP JP58195140A patent/JPS5995732A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54148358A (en) * | 1978-05-12 | 1979-11-20 | Toshiba Corp | Diode gate circuit |
| JPS5626360U (ja) * | 1979-08-06 | 1981-03-11 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0200290A2 (en) * | 1985-04-01 | 1986-11-05 | Tektronix, Inc. | Sampling bridge |
| EP0200290B1 (en) * | 1985-04-01 | 1992-05-20 | Tektronix, Inc. | Sampling bridge |
| JPH0279299A (ja) * | 1988-08-08 | 1990-03-19 | Tektronix Inc | 高速信号処理回路及びサンプル・ホールド回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4518921A (en) | 1985-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5995732A (ja) | 電気信号の追尾・保持回路 | |
| US4382198A (en) | Amplitude limiter circuit | |
| EP0851434B1 (en) | Sample hold circuit and semiconductor device having the same | |
| US8710896B2 (en) | Sampling switch circuit that uses correlated level shifting | |
| JP2002208843A (ja) | 差動信号の交差点に従って論理出力信号を送り出すための回路 | |
| JPS61120518A (ja) | クロツクド比較器 | |
| US5467035A (en) | Sample-and-hold circuit | |
| JP2824260B2 (ja) | シーケンシャル動作差動電流増幅器 | |
| KR940003086B1 (ko) | D/a 컨버터 | |
| JPH0362050B2 (ja) | ||
| JP2620265B2 (ja) | 電流スイッチ | |
| JP2002098718A (ja) | 電流／電圧変換回路 | |
| US6897799B1 (en) | Current parking return to zero digital-to-analog converter | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| EP0494262A1 (en) | CURRENT TYPE SCAN AND HOLD AMPLIFIER. | |
| US6127856A (en) | Sample-and-hold circuit operable at a low voltage | |
| KR900002251B1 (ko) | 디지탈 자기 기록 회로 | |
| EP0289818A2 (en) | A non-inverting repeater circuit for use in semiconductor circuit interconnections | |
| JPS61251214A (ja) | 電源回路 | |
| BE898051A (nl) | Telecommunicatielijnketen en bijbehorende polariteitsomkeerketen. | |
| SU1113889A1 (ru) | Переключатель тока | |
| JPS62130013A (ja) | 遅延装置 | |
| JPH03113610A (ja) | 極性切換え電源装置 | |
| JPH01253899A (ja) | サンプルホールド回路 | |
| GB2131640A (en) | Switching circuit |