KR900002251B1

KR900002251B1 - 디지탈 자기 기록 회로

Info

Publication number: KR900002251B1
Application number: KR1019850002586A
Authority: KR
Inventors: 마사루 모리야마
Original assignee: 니뽕 빅터 가부시끼가이샤; 이노우에 도시야
Priority date: 1984-04-13
Filing date: 1985-04-17
Publication date: 1990-04-07
Also published as: JPS60219605A; EP0161496A1; DE161496T1; KR850007514A; DE3572063D1; EP0161496B1; JPH0580042B2

Abstract

내용 없음.

Description

디지탈 자기 기록 회로

제 1 도는 본 발명에 따른 디지탈 자기 기록 회로의 한 실시예에 사용되는 구동 회로의 기본적 구성을 도시한 블럭 계통도.

제 2 도는 종래의 멀티 트랙 기록 헤드를 사용한 기록의 일예를 설명하기 위한 도시도.

제 3 도는 기록 헤드에 공급되는 전류 파형을 도시한 파형도.

제 4 도는 BTL(Balanced Transform Less)회로와 정전류원을 조합한 구동 회로의 회로도.

제 5 도는 상보 회로(Complementary Symmetry Circuit)의 정부 정전류원을 사용한 구동 회로의 회로도.

제 6 도는 박막 헤드의 구성을 설명하기 위한 도시도.

제 7 도는 박막 헤드의 등가 회로를 도시한 회로도.

제 8 도는 본 발명에 따른 디지탈 자기 기록 회로의 한 실시예의 회로도.

제 9a 내지 9m 도는 본 발명에 따른 디지탈 자기 기록 회로의 한 실시예의 동작을 설명하기 위한 신호 파형도.

제 10 도는 본 발명에 따른 디지탈 자기 기록 회로의 한 실시예의 가변 전압 구동 회로 및 전압 프로그래머의 구체적 회로도의 다른 예를 도시하는 블럭 계통도.

제 11 도는 본 발명에 따른 디지탈 자기 기록 회로의 한 실시예의 가변 전압 구동 회로 및 전압 프로그래머의 구체적 회로도의 다른 예를 도시하는 블럭 계통도.

제 12 도는 본 발명에 따른 디지탈 자기 기록 회로의 한 실시예의 스위칭 소자군 및 그 구동 회로의 한 예의 구체적 회로도.

제 13 도는 본 발명에 따른 디지탈 자기 기록 회로의 한 실시예의 스위칭 소자군 및 그 구동 회로의 다른 예의 구체적 회로도.

제 14 도는 가변 전압 구동 회로와 기록 헤드군과의 사이에 삽입되는 보정 회로의 회로도.

제 15 도는 기록 헤드군에 공급되는 전류의 파형도.

제 16a 도는 전류 용량 부족의 종래의 디지탈 자기 기록 회로의 한 실시예의 동작 파형도.

제 16b 도는 본 발명에 따른 디지탈 자기 기록 회로의 한 실시예의 동작 파형도.

* 도면의 주요부분에 대한 부호의 설명

1, 1' : 기록 신호 입력 단자 2, 41 : 연산 증폭 회로

3, 3', 4, 4', 5, 5', 13, 13', 14, 14', 15, 15', 16, 16' : 스위칭 회로

6, 7, 9, 22, 30, 37 : 단자 10 : 가변 전압 구동 회로

11 : 전압 프로그래머 12 : 스위칭 소자군

17 : 기록 헤드군 18 : 내지 21 : 기록 헤드

23 : 플립플롭 회로(F)군 24 : 내지

27 : D플립플롭 회로(DF) 28 : 카운터 회로

29 : 래치 회로 31 : 레지스터 회로(RE)군

32 : 내지 35 : 직-병렬 레지스터 회로(SPR)

36 : AND 회로 38 : 입력 단자군

39 : 공통 구동 회로(제어 구동 회로) 40 : 가변 전압 조정기

42 : 디지탈-아날로그변환회로(DA) 43, 43', 48, 48' : MOS 트랜지스터

44 : 레벨 검출기(LD) 45 : 스위치

46 : 레벨 시프터-(LS) 47, 47' : 상보형 플로어 회로(CF)

R₁내지 R₁₈: 저항기 C₁내지 C₄: 콘덴서

RL, Rm : 도체 저항 CL, Cm : 커패시턴스

L₁, L₂: 인덕턴스 T : 자기테이프

A₁: 기록 증폭 회로 M₁내지 Mn : 기록헤드

S_A, S_B: 정전류원 Y : 요크

H : 헤드갭 B : 페라이트 베이스

P : 코일 패턴 S₁, S'₁, S₂, S'₂: 스위칭 소자

G₁, G₂: 반전 회로 F₁내지 F₃: 플립플롭 회로

X₁내지 X₃: 직-병렬 레지스터 T₁내지 T₁₅: 트랜지스터

MT₁, MT₂: MOS 트랜지스터 D₁내지 D₇: 다이오드

본 발명은 디지탈 자기 기록 회로에 관한 것으로서, 특히, PCM 기록 재생 장치등에 사용되는 디지탈 자기 기록 회로에 관한 것이다.

최근, 전자 기술의 발전에 수반하여 정보 신호의 고품위, 고충실도 기록 재생이 가능한 장치가 등장하고 있다. 상기 장치의 한예인 PCM 기록 제생 장치, 즉 , 오디오 신호등의 아날로그 신호를 디지탈 신호를 변환하여 자기 기록 매체등의 기록 매체에 기록 재생을 행하는 장치는, 그 기록 재생 방식을 관점으로 보아, 고정 헤드를 사용하여 기록 재생을 행하는 방식의 장치와, 회전 헤드를 사용하여 기록 재생을 행하는 방식의 장치로 크게 분류된다.

상술한 고정 헤드 방식의 경우, 예를들면, 전송되는 오디오 신호의 품질이 전송 채널수 2채널, 1채널당의 전송 비트수 16비트, 샘플링 주파수 44.1KHz 이상, 이라 한다면, 이 오디오 신호의 총 전송비가 2MBPS(매초 2M비트) 이상으로 되기 때문에, 안정한 기록 재생을 행하기 위해서는 복수의 트랙을 설치하고, 1트랙당의 전송비를 낮게 설계할 필요가 있다. 이때문에, 상술한 고정 헤드 방식의 경우는 복수 트랙을 사용한 기록 재생, 즉, 멀티 트랙 기록 재생을 행할 필요가 있다.

또, 멀티 트랙 기록 재생을 행하기 위한 기록 헤드로서 종래의 권성형의 기록 헤드를 사용하여도 좋으나, 트랙수가 많기 때문에 기록 헤드의 신호 처리회로, 구동 회로등과의 접속이나 헤드의 생산성을 고려하면, 이하 제 6 도에 도시되는 바와같은 박막등으로 복수의 기록 헤드가 일체적으로 형성된 멀티 트랙 기록 헤드를 사용하여 행하는 것이 바람직하다.

제 2 도는 종래의 멀티 트랙 기록 헤드를 사용한 기록의 한예를 설명하기 위한 도면이다. 제 2 도에 있어서 T는 자기테이프 ; ch 내지 chn(제 2 도중에는 ch₁및 chn만을 도시하고 있다)은 자기테이프(T)에 형성되는 n데이타 채널의 멀티 트랙 ; 1,1'는 기록 신호 입력 단자이고, 기록 신호 입력 단자(1)는 기록 증폭 회로(A₁)에 접속하고, 기록 신호 입력단자(1')는 접지하고 있다. 또, 상술한 바와같이 자기테이프(T)에 n데이타 채널의 멀티 트랙으로 기록하는 경우는 기록 증폭 회로(A₁)와 동일한 구성의 기록 증폭 회로가 합계 n회로, 즉, 기록 증폭 회로(A₁내지 An, 제 2 도중에는 기록 증폭 회로(A₁)만을 도시하고 있다)가 필요하다. 기록 증폭 회로(A₁내지 An)는 기록 헤드를 구동하는 공지의 구동 회로이고, 연산 증폭 회로(2), 저항기(R₁내지 R₅,로 구성되어 있다. M₁내지 Mn(제 2 도중에는 M₁및 Mn만을 도시하고 있다)는 기록 헤드이고, 기록 헤드(M₁내지 Mn)는 한단이 기록 증폭 회로(A₁내지 An, 제 2 도중에는 기록 증폭 회로(A₁)만을 도시하고 있다)에 접속되고, 타단은 접지하고 있다.

제 2 도에 도시하는 바와같은 구성으로 디지탈 데이타(이하, 디지탈 데이타를 디지탈 신호로 표기하는 일도 있다)를 자기테이프상에 자화 반전으로서 기록하는 경우 기록 신호 입력 단자(1,1')에는 정보의 신호 전압이 공급되고 있고, 예를들면 각 트랙마다 기록 증폭 회로(A₁내지 An)로부터 제 3 도에 도시하는 바와같은 정부의 정전류

i=-e(R₂+R₃)/(R₃·R₄)

(단, 상기식의 값은 기록 증폭 회로(A₁)의 경우를 가리킨 것이고, e는 기록 증폭 회로(A₁)에 공급되는 전압치, R₁내지 R₄는 기록 증폭 회로(A₁)를 구성하는 저항기의 저항치이고, 또 R₁=R₄이다)를 기록 헤드(M₁내지 Mn)에 공급하고, 기록을 행하고 있었다.

그리고, 제 3 도는 기록 헤드에 공급되는 전류파형을 도시한 파형도이고, 제 3 도에 있어서 횡축은 시간(t), 종축은 전류(i)를 가리키고 있으며, 종축의 상방향은 정의 전류를 가리키고, 하방향은 부의 전류를 가리키며, 0 및 1은 기록되는 디지탈 신호의 종류를 가리키고 있다.

기록 헤드(M₁내지 Mn)에 권선형 기록 헤드를 사용하여 자기테이프(T)상에 디지탈 데이타를 자화반전으로서 기록할때, 기록 헤드(권선형 헤드)는 유도성 부하로 되기 때문에, 기록 증폭 회로(A₁내지 An)는 기록 헤드(M₁내지 Mn)를 충분히 구동할 수 있는 미분 증폭 회로 혹은 정전류 회로를 사용한다. 이것은, 포화기록에 있어서 최소 자화 반전 펄스폭을 넓게 기록하기 위한 것이기 때문이다.

그리고, 제 2 도에 도시한 기록 증폭 회로(A₁내지 A_n)는 좌우 대칭 회로로 불리어지는 정부 정전류 울력의 정전류 회로이다.

그러나, 제 2 도에 도시한 회로에 있어서는 각각의 기록 증폭 회로(A₁내지 An)에 정부 2계통의 전원 전압을 공급하는 전원 회로가 필요하고, 또, 대전류 출력의 연산 증폭 회로도 데이타 채널수만 필요하기 때문에, 데이타 채널수가 증가하면 기록 증폭 회로(A1 내지 An)의 수가 증가하고, 그 결과, 총 회로 규모가 크게 되고, 소비 전력의 증대 및 가격의 상승이 생기고, 또, 소형 경량화를 도모하는 것이 어렵다는 문제점을 가지고 있었다.

그래서, 종래는 제 4 도 및 제 5 도에 도시하는 바와같은 구성의 구동회로를 사용하여 기록 헤드를 구동하였다. 제 4 도는 BTL(Balanced Transform Less)회로와 정전류원을 조합한 구동 회로의 회로도이며, 제 5 도는 상부 회로(Complementary Symmetry Circuit)의 정부 정전류원을 사용한 구동회로의 회로도이다. 그리고, 제 4 도 및 제 5 도는 제 2 도에 도시한 데이타 채널(ch₁)만큼 도시하고 있다.

제 4 도에 있어서, 제 2 도와 동일의 구성요소에는 동일의 부호를 붙혀서 그 설명을 생략한다.

S_A는 정전류원이고, 3,3', 4,4'는 MOS 트랜지스터나 쌍극성 트랜지스터등의 반도체 스위칭 소자이고, 스위칭 소자(3과 3', 4와 4')는 각각 상반동작을 행함과 동시에, 스위칭 소자(3과 4, 3'와 4')도 상반 동작을 행한다. 즉, 스위칭 소자(3)가 도통 상태일 때는 스위칭 소자(3')가 비도통 상태로 되고, 스위칭 소자(4)는 비도통 상태일때는, 스위칭 소자(4')는 도통상태로 된다(제 4 도에 상술한 상태를 도시하고 있다).

상술한 바와같이 스위칭 소자(3,3',4,4')의 상태를 제어함으로써 자기 헤드(M₁)에는 순방향 전류 및 역방향전류가 흐르기 때문에, 자화 반전을 자기테이프에 기록하는 것이 가능하게 된다.

제 5 도에 있어서, 제 4 도와 동일의 구성요소에는 동일의 부호를 붙혀서 그 설명은 생략한다. S_A, S_B는 정부의 정전류원이고, 5,5'는 MOS 트랜지스터나 쌍극성 트랜지스터등의 반도체 스위칭 소자로, 스위칭 소자(5와 5')는 상반동작을 행한다. 즉, 스위칭소자(5')가 도통상태일때는 스위칭 소자(5)가 비도통 상태로 된다(제 5 도에는 상술한 상태를 가리키고 있다).

상술한 바와같이 스위칭 소자(5,5')의 상태를 제어함으로써, 기록 헤드(M₁)에는 순방향 전류 및 역방향 전류가 흐르기 때문에, 자화 반전을 자기테이프에 기록하는 것이 가능하게 된다.

제 4 도 및 제 5 도에 도시한 구동 회로는 상술한 바와같은 스위칭 소자를 사용하여 자기 헤드에 흐르는 전류의 방향을 전환하여 기록을 행하고 있다. 그러나, 스위칭 소자의 도통 상태의 저항치가 제로 오옴의 이상적인 스위칭 소자를 실현하는 것은 불가능하기 때문에, 스위칭 소자에는 항시 저항치가 존재한다.

이와같이 스위칭 소자에 저항치가 존재하기 때문에 기록 헤드를 구동하는 전류를 스위칭 소자로 제어하면 전력의 손실이 생긴다. 제 4 도에 도시한 구동회로에서는 하나의 기록 헤드를 구동하는데 4개의 스위칭 소자를 필요로 하고, 또, 기록 헤드에 전류를 공급하는 전류 경로에 항시 2개의 스위칭 소자가 존재하기에, 전력손실이 크게 되기 때문에, 멀티 트랙화하였을때는 스위칭 소자의 수가 증가하여 회로 규모가 크게됨과 동시에, 가격이 상승하고 전력 손실도 증대한다고 하는 문제점을 가지고 있었다. 한편, 박막 헤드는 집적 회로등의 제조에 사용되는 패턴 마스크 기술을 사용하여 제조하기 때문에 멀티 트랙 박막 헤드를 제조하는 것은 용이하지만, 구동 회로와의 접속 혹은 제조시의 본딩 공정수를 고려할때, 될수 있는한 박막 헤드 사이를 패턴 마스크로 공통 접속하는 구성으로 하는 편이 박막 헤드의 생산성을 고려할시에 우수하다. 그러나, 제 4 도에 도시한 구동회로에서는 멀티 트랙화하였을시에 기록 헤드의 2개의 단자를 공통 접속하지 못하기 때문에, 배선 공정의 수가 증가한다고 하는 문제점도 가지고 있었다.

또, 제 5 도에 도시한 구동 회로에서는 1데이타 채널당의 스위칭 수가 감소하고, 기록 헤드에 전류를 공급하는 전류로에 존재하는 스위칭 소자의 제 4 도에 도시한 구동 회로보다도 감소하기 때문에 전력손실은 감소한다. 그러나, 전류원으로서는 전자 회로로 구성된 정전류원을 사용하는 것이 바람직하고, 제 5 도에 도시한 구동 회로를 사용하여 멀티 트랙화하는 경우는 각각의 기록 헤드마다 정전류원을 설치할 필요가 있고, 더우기, 1데이타 채널당 2개의 전류원이 필요하게 된다. 그 결과, 멀티 트랙화하였을시에 회로 규모가 크게 된다고 하는 문제점을 가지고 있었다.

그리고, 정전류원 혹은 정전압원은 경부하시의 잉여 전력을 제어 트랜지스터등에 전력 손실로 줌으로써, 정전류 특성 혹은 정전압 특성을 달성하도록 구성되는 경우가 많고, 이들의 전력 손실도 포함한 구동 회로의 전원 용량의 기록 헤드 및 스위칭 소자에서 소비되는 전력 용량보다도 크게 된다. 특히, 가정용의 기기로서는 전력의 절약, 소형경량화, 저가격화를 고려해야 하기에 상술한 바와같은 구성의 정전류원 혹은 정전압원을 구성하는 것은 바람직하지 않고, 예를들면, 소용량의 전원 트랜스, 정류 회로, 전해 콘덴서만으로 구성되는 직류 전원 회로를 사용하는 경우가 많고, 이와같은 전원 회로를 사용하여, 또한, 그 전원 용량이 작을 경우는, 부하가 증대하면, 전압 강하가 심하고, 기록 헤드에 소정의 전류를 공급하는 것이 곤란하게 된다고 하는 문제점도 가지고 있었다.

그래서, 본 발명은 기록 헤드의 공통 접속점의 전위를 전송하는 디지탈 데이타에 대응시켜 변화시키므로써 1계통의 제어 회로로, 입력되는 디지탈 데이타에 관계없이 기록 헤드에 일정의 전류를 공급할 수 있고, 또, 1트랙당의 스위칭 소자수를 감소시키는 것이 가능하고 스위칭 소자에 의한 전력 손실을 감소시킬 수가 있고, 더우기 배선 공정수를 감소시킬 수도 있고, 전류원 혹은 전압원을 1트랙마다 독립적으로 설치할 필요가 없기 때문에, 소형 경량화, 저가격화를 도모할 수 있는 디지탈 자기 기록 회로를 제공하는 것을 목적으로 한다.

상술한 문제점을 해소하기 위해서 본 발명은 입력 디지탈 신호를 기록 매체의 복수의 트랙에 기록하는 기록 재생 장치의 한 구성 요소이고, 일단이 공통 접속되어 있는 복수의 기록 헤드로부터 구성되고 있는 기록헤드군과, 상기 기록 헤드군의 각각의 기록 헤드의 다른 단에 접속되고, 상기 기록 헤드군에 상기 입력 디지탈 신호에 대응한 순방향 전류 혹은 역방향 전류의 기록 전류를 선택 전환하여 공급하는 복수의 스위칭 소자로 구성되어 있는 스위칭 소자군과, 출력 단자가 상기 공통 접속된 기록 헤드의 한단에 접속되고, 상기 기록 헤드군의 각각의 기록 헤드에 대략 일정한 기록 전류가 공급되도록 상기 기록 헤드군에 공급되는 총 기록 전류에 대응하여 상기 공통 접속된 기록 헤드의 한단의 전위를 가변하는 제어 구동 회로로 이루어지는 디지탈 자기 기록 회로를 공급하는 것이다.

우선, 상술한 박막으로 형성된 기록 헤드(이하, 단지 박막 헤드로 표시하는 것도 있음)에 대하여 제 6 도를 참조하여 설명한다. 제 6 도는 박막 헤드의 구성을 설명하기 위한 도면이다.

제 6 도에 있어서, 6,7는 접속용의 단자이며, P는 코일 패턴이며, Y는 요크이며, H는 기록갭이고, B는 페라이트 베이스이다.

제 6 도에 도시한 박막 헤드는 마스크 패턴 기술 증착 기술등을 사용하여 제조하기 때문에 종래의 코어에 전선을 감아서 구성하는 권선(벌크)형의 기록 헤드에 비하여 수십 트랙으로부터 수십 트랙의 기록 헤드를 용이하게 제조할 수 있고, 더우기, 트랙 피치가 수십 미크론 정도의 멀티 트랙 기록 헤드도 용이하게 제조할 수가 있다. 그러나, 종래의 권선형의 기록 헤드에 비교하여 코일의 턴수가 적기 때문에, 기록 헤드로서 사용할 시에는 기록 전류를 크게 할 필요가 있다. 기록 전류를 적게 하기 위해서는 코일의 턴수를 증가시키면 되는 것이지만, 박막 헤드는 제 6 도에 도시하는 바와같이 수턴이 한계이고, 수십턴이 되면 패턴 브리지등의 미세가공 기술을 이용하여 제조할 필요가 있고, 생산성이 악화한다고 하는 문제점이 있다.

상술한 바와 같이 박막 헤드는 멀티 트랙 기록 헤드를 임의 트랙 피치로 용이하게 제조하는 것이 가능 하지만 코일의 턴수가 적기때문에, 박막 기록 헤드의 등가 회로는 제 7 도에 도시하는 바와같은 회로로 된다. 제 7 도는 박막 헤드의 등가 회로를 도시하는 회로도이다. 제 7 도에 있어서, 6,7,는 제 6 도에 도시한 박막 헤드의 접속용 단자이고, 8은 접속용 리드선이고, L는 리드선(8)의 코일 인덕턴스이고, L₂는 박막 헤드의 인적턴수이고, R_m는 박막 헤드의 도체 저항이고, C_m는 박막 헤드의 커패시턴스이고, R_L는 리드선(8)의 도체 저항이고, C_L는 리드선(8)의 커패시턴스이다.

제 7 도에 도시한 등가 회로에서는 리드선(8)의 코일 인덕턴스(L₁), 커패시턴스(CL), 도체 저항(RL)이 무시할 수 없게 되고, 또 박막 헤드의 인덕턴스(L₂는 그다지 크지 않고, 따라서 박막 헤드의 도체 저항(R_m)의 저항치가 구동 회로측으로부터 볼때의 주된 부하로 되는 경우가 많다. 즉, 종래의 권선형 헤드가 유도성 부하임에 비해 박막 헤드는 도체 저항 부하에 가까운 성질의 유도 부하로 된다. 따라서, 박막 헤드를 구동하는 구동 회로를 일정의 대전류를 출력하도록 구성되어 있으면 된다.

그래서, 전압원 구동으로 기록 헤드에 일정의 전류를 공급함으로써 기록 헤드를 구동하는 구동 회로를 제 1 도를 참조하여 설명한다. 제 1 도는 본 발명에 따른 디지탈 자기 기록 회로의 한 실시예에 사용되는 구동 회로의 기본적 구성을 도시한 블럭 계통도이다.

제 1 도에 있어서, M₁,M₂,…는 박막 헤드로 형성된 멀티 트랙의 기록 헤드이고, 기록 헤드(M₁,M₂,…)의 일단은 공통 접속되고, 일정의 전위가 주어져 있다(제 1 도중에는 설명을 간단히 하기 위하여 접지한 상태를 나타내고 있다). 기록 헤드(M₁,M₂,…)의 다른 단을 공통 접속된 MOS트랜지스터 등으로 구성된 스위치 소자 S₁과 S_1'와의 접속점, S₂와 S_2'와의 접속점,…에 각각 접속되어 있다. 스위칭 소자(S₁,S₂,…)에는 정전압(예를들면, 1+([V])이 공급되고 있고, 스위칭 소자(S_1',S_2',…)에는 부전압(예를들면, -1[V])이 공급되고 있다. 또, 스위칭 소자(S₁,S_1',S₂,S_2',…)는 2개씩 트랙마다 직렬 접속하여 설치되어 있다. 또, 수위칭 소자(S₁,S₂…)는 플립플롭 회로(F₁,F₂,…)로부터의 출력 신호가 각각의 반전 회로(G₁,G₂,…)를 통하여 공급되면 신호에 제어되고, 스위칭 소자(S_1',S_2',…)는 플립플롭 회로(F₁,F₂,…)로부터의 출력 신호에 의해 제어되어 있다. 따라서, 스위칭 소자(S₁과 S₂)과의 동작은 상보성을 나타낸다. 즉, 스위칭 소자(S₁)가 도통 상태일시에 스위칭 소자 (S_1')가 비도통 상태로 되고, 스위칭 소자(S_1')가 비도통 상태일시에는 스위칭 소자(S_1')가 도통 상태로 된다.

구체적으로 설명하면, 예를들면 제 1 도에 도시한 바와같이 플립플롭(F₁)가 논리 0의 신호를 출력하고, 플립플롭(F₂)가 논리 1의 신호를 출력하고 있을시에, 스위칭 소자 S₁는 비도통 상태, S_1'는 도통 상태, S₂는 도통 상태, S_2'는 비도통 상태로 되도록 구성되고 있다. 또, 다른 스위칭 소자도 똑같이 동작하기 때문에, 그 설명을 생략한다.

여기서, 스위칭 소자의 도통시의 저항치를 1[Ω]로 하고, 스위칭 소자(S₁,S₂,…)에는 +1[V]의 전압이 공급되고, 상술한 바와같이 스위칭 소자(S_1',S_2',…)에는 -1[V]의 전압이 공급되고 있다고 하면, 제 1 도에 도시한 구동 회로에서는, 기록 헤드(M₁)에는 제 1 도중에 화살표(우측으로부터 좌방향의 화살표←)로 도시한 바와같이, 즉, 접지점으로부터 스위칭 소자(S_1'의 방향으로 향하여1[A])의 전류가 흐르고, 기록 헤드(M₂)에는 제 1 도중에 화살표(좌측으로부터 우측방향의 화살표→)로 도시한 바와같이, 즉 , 스위칭 소자(S₂)로부터 접지점의 방향으로 향하여 1[A]의 전류가 흐른다.

여기서, 예를들면, 직-병렬 레지스터(X₁)에 10트랙으로 기록해야할 10비트의 직렬 디지탈 데이타가 입력하고, 플립플롭 회로에 래치되는 디지탈 데이타가 어떠한 비트 패턴이라도, 논리 1의 데이타(신호)수가 5이고, 예를들편, 0110101001

상기와 같은 패턴의 경우, 트랙수가 10이기 때문에, 정부의 전원 용량은 각각 5[W]이라면(즉,+측 5[W],-측 5[W], 계 10[W]인 경우), 1[Ω]의 기록 헤드에 각각 1[A]의 전류를 공급할 수가 있다. 따라서, 상기 경우는 기록 헤드의 공통 접속점은 접지 전위로 무방하나, 논리 i의 데이타 수가 7이고, 예를들면, 1011101110

상기와 같은 패턴의 경우, 트랙수가 10이기 때문에, 정부의 전원 용량은 각각 7[W], 3[W]가 아니면 안된다(즉, 상술한 +측 7[W], -측 [W], 계 10[W]의 경우는, 각각의 기록 헤드에 1[A]씩의 기록 전류를 공급하기 위해서는 +측 7[V], -측 3[W]으로 하지 안으면 안된다). 이와같이 입력되는 디지탈 데이타의 비트 패턴에 대응하여 정부의 전원 용량을 가변함으로써 기록 헤드에는 일정의 전류를 공급할 수가 있다. 그러나, 상술한 바와같이 입력되는 직렬 디지탈 데이타의 비트 패턴에 대응하여 가변하는 전원 회로를 2계통 설치하는 것은 좋은 방법이 아니다.

그런데, 공급되는 전원 용량이 절대치는 10[W]로 일정하기 때문에, 상술한 스위칭 소자(S₁,S₂,…)측에 7[W], 스위칭 소자(S_1',S_2',…)측에 3[W]의 전력을 공급하기 위해서는 전원으로서 스위칭 소자(S₁,S₂,…)측과 스위칭 소자(S_1',S_2',…)측에 동일한 전원 전압을 공급하고, 동시에 제 1 도중에 접지한 기록 헤드의 접속점을 접지 전위가 아니고, 부의 전압으로 한다면, 정부의 전력 배분에 제어되고, 기록 헤드에 소망하는 거의 일정한 전류를 공급할 수가 있다.

구체적으로 설명하면, 상술한 +7[V], -3[V]대신에 전원 전압을 ±5[V]로 고정해 두고, 제 1 도중에 접지한 기록 헤드의 접속점을 접지 전위가 아니고, -2[V]로 한다면, 기록 헤드에 일정의 전류를 공급할 수가 있다.

따라서, 기록 헤드의 공통 접속점의 전위가 입력되는 디지탈 데이타에 대응하여 가변할 수 있는 가변 전압 구동 회로를 설치함으로써 1계통의 제어 회로로 항시 기록 헤드에 일정의 전류를 공급하고, 또한, 배선수를 감소시키고, 기록 헤드마다의 구동(스위칭) 소자수를 감소시킨 구동 회로를 실현할 수가 있다.

이하, 제 8 도를 참조하여 본 발명에 따른 디지탈 자기 기록 회로의 한 실시예를 설명한다. 제 8 도는 본 발명에 따른 디지탈 자기 기록 회로의 한 실시예의 회로도이다. 그리고, 제 8 도는 4트랙의 기록 헤드를 사용하여 기록을 향하는 경우를 도시하고 있다.

외부로부터 +VDD되는 정전원 전압이 공급되는 단자(9)는 스위칭 소자군(12)의 스위칭 소자(13,14,15,16)의 한단, 가변 전압 구동 회로(10)의 전원 입력 단자(10A) 전압 프로그래머(11)의 전원 입력 단자(11A)에 접속하고 있다.

스위칭 소자(13 내지 16)의 다른 단은, 스위칭 소자(13',14',15',16')의 한단에 접속함과 동시에, 기록 헤드군(17)의 단자(17A,17B,17C,17D)를 통하여 기록 헤드(18,19,20,21)의 한단에 각각 접속하고 있다.

기록 헤드(18 내지 21)의 다른 단은 공통 단자(17E)를 통하여 가변 전압 구도 회로(10)의 출력 단자(10B)접속되어 있다.

스위칭 소자(13' 내지 16')의 다른 단과 가변 전압 구동 회로(10)의 단자(10C)는 접지하고 있다.

래치 클럭 신호(LK)가 공급되는 단자(22)는 플립플롭 회로(이하, F라고 표기함)군(23)의 D플립플롭 회로(이하, DF라 표기함)(24,25,26,27)의 클럭 입력 단자(C), 카운터 회로(28)의 리세트 단자, 래치 회로(29)의 클럭 입력 단자에 접속하고 있다.

DF(24 내지 27)의 출력 단자(Q)는 스위칭 소자(13 내지 16)의 제어 단자에 접속하고 있다.

DF(24 내지 27)의 출력 단자

는 스위칭 소자(13' 내지 16')의 제어 단자에 접속하고 있다.

직렬 디지탈 데이타(SD)가 공급되는 단자(30)는 레지스터 회로(이하, RE로 표기함)군(31)의 직-병렬 레지스터 회로(이하, SPR로 표기함)(32)의 직렬 데이타 입력 단자(D)에 접속함과 동시에, 2입력의 AND회로(36)의 한쪽의 입력 단자에 접속하고 있다. 그리고, AND회로(36)는 입력 신호로서 공히 논리 1의 신호가 입력되었을때만이 논리 1의 신호를 출력하는 회로이다.

클럭 펄스 신호(CK)가 공급되는 단자(37)는 RE군(31)의 SPR(32,33,34,35)의 전송 클럭 입력 단자에 접속함과 동시에, AND회로(36)의 다른쪽의 입력 단자에 접속하고 있다.

AND회로(36)의 출력 단자는 타운터 회로(28)의 컬럭 입력 단자에 접속하고 있다.

카운터 회로(28)의 병렬 출력 단자는 래치 회로(29)의 데이타 입력 단자에 접속하고 있다.

래치 회로(29)의 데이타 출력 단자는 전압 프로그래머(11)의 데이타 입력 단자(11B,11C,11D,11E)에 접속하고 있다.

전압 프로그래머(11)의 출력 단자(11F)는 가변 전압 구동 회로(10)의 제어 단자(10D)에 접속하고 있다.

전압 프로그래머(11)이 단자(11G)는 접지하고 있다.

SPR(32)의 병렬 출력 단자(Q)는 DF(24)의 데이타 입력 단자(D)에 접속함과 동시에, SPR(33)의 직렬 입력 단자(D)에 접속하고 있다.

SPR(33)의 병렬 출력 단자(Q)는 DF(25)의 데이타 입력 단자(D)에 접속함과 동시에, SPR(34)의 직렬 입력 단자(D)에 접속하고 있다.

SPR(34)의 병렬 출력 단자(Q)는 DF(26)의 데이타 입력 단자(D)에 접속함과 동시에, SPR(35)의 직렬 입력 단자(D)에 접속하고 있다.

SPR(35)의 병렬 출력 단자(Q)는 DF(27)의 데이타 입력 단자(D)에 접속하고 있다.

스위칭 소자(13 내지 16 및 13' 내지 16')는 MOS 트랜지스터 등으로 구성되는 전자 스위치이고, 후술하는 레벨 시프터 회로등의 인터페이스 회로(제 8 도내에 도시되지 않음)를 통하여 F군(23)에 의해 공급되는 신호에 의하여 제어되고 있다.

주체적으로 설명하면, 스위칭 소자(13 내지 16 및 13' 내지 16')는 DF(24 내지 27)의 출력 단자(Q) 및 출력 단자

으로부터 각각 공급되는 각각 공급되는 TTL레벨의 논리 1의 신호에 의하여 도통 상태로 되고, 논리 0의 신호에 의하여 비도통 상태로 되게끔 제어되고 있다.

또, 단자(9), 단자(22), 단자(30), 단자(37)는 입력 단자군(38)을 구성하고, 가변 전압 구동 회로(10), 전압 프로그래머(11), 카운터 회로(28), 래치 회로(29), AND회로(36)는 공통 구동 회로(제어 구동 회로)(39)를 구성하고, 공통 구동 회로(39)는 스위칭 소자군(12), 기록헤드군(17), F군(23), RE군(31), 입력 단자군(38)과는 따로 구성하고, 외부에 설치되고 있는 것으로 한다.

이하에, 제 9 도를 참조하여 제 8 도에 도시한 본 발명에 따른 디지탈 자기 기록 회로의 한 실시예의 동작을 설명한다. 제 9 도는 본 발명에 따른 디지탈 자기 기록 회로의 한 실시예의 동작을 설명하기 위한 신호 파형도이다.

단자(30)에는 제 9a 도에 도시하는 바와 같은 4트랙의 직렬 디지탈 데이타(SD)가 공급되고 있고 (제 9(a)도의 상부에 도시한 4,3,2,1이란 도래하는 디지탈 데이터가 어느 트랙의 데이터인가를 가리킨 트랙 번호이고, 제 9(a)도에 도시하는 바와 같이 제 4 트랙, 제3 트랙, 제 2 트랙, 제 1 트랙의 순으로 직렬 데이타로서 도래한다), 상기 직렬 디지탈 데이타(SD)는 SPR(32)의 직렬 입력 단자(D)에 입력된다.

또, 단자(37)에는 제 9(b)도에 도시하는 바와 같은 클럭 펄스 신호(CK)가 공급되어 있고, 상기 클럭 펄스 신호(CK)는 SPR(32,33,34,35)의 전송 클럭 입력 단자에 공급되고, SPR(32,33,34,35)는 전송 클럭 입력 단자에 입력되는 클럭 펄스 신호 (CK)의 입상 에지로 직렬 데이타 입력 단자(D)에 입력되는 직렬 디지탈 데이타(SD)를 병렬 출력 단자(Q)로부터 순차 직렬로 전송 출력한다. 즉, 단자(30)에 입력된 직렬 디지탈 데이타(SD)는 SPR(32,33,34,35)의 병렬 출력 단자로부터 각각 제 9(e), 제 9(f), 제 9(g), 제 9(h)도에 도시하는 바와 같은 데이타 신호로서 차례로 전송 출력된다.

또, 단자(22)에는 제 9c도에 도시하는 바와 같은 래치 클럭 신호(LK)가 공급되고 있고, 상기 래치 클럭 신호는 DF(24,25,26,27)의 클럭 입력 단자(C)에 공급된다. 더우기 상술한 제 9(e), 제 9(f), 제 9(g), 제 9(h)도에 도시하는 바와 같은 데이타 신호는 각각의 DF(24,25,26,27)의 데이타 입력 단자(D)에 공급되기 때문에, DF(24,25,26,27)는 단자(22)로부터 각각의 클럭 입력 단자(C)에 공급되는 래치 클럭 신호(LK)의 입상 에지로 제 9(e), 제 9(f), 제 9(g), 제 9(h)도에 도시하는 바와 같은 데이타 신호를 각각의 제 9 (i), 제 9(j), 제 9(k), 제 9(l)도에 도시하는 바와 같은 데이타 신호로서 각각의 출력 단자(Q)로부터의 유지 출력한다. 또, DF(24,25,26,27)의 출력 단자

로부터는 제 9(i), 제 9(j), 제 9(k), 제 9(l)도에 도시하는 바와 같은 데이타 신호의 반전 신호가 출력된다. 또, 스위칭 소자(13 내지 16 및 13' 내지 16')는 F군(23)으로 부터 논리 1의 신호가 출력되었을 때에 도통 상태로 되고, 논리 0의 신호가 출력되었을때에 비도통 상태로 된다.

상술한 바와 같이 스위칭 소자(13 내지 16 및 13' 내지 16')의 상태를 입력하는 직렬 디지탈 데이타(SD)에 대응하여 제어하므로 기록 헤드(18,19,20,21)에는 순방향 전류 혹은 역방향 전류의 기록 전류가 공급되기 때문에, 입력되는 직렬 디지탈 데이타(SD)를 자환 반전으로서 자기테이프에 기록할 수가 있다.

또, 제 9(a)도에 도시하는 직렬 디지탈 데이타(CK)와 제 9(b)도에 도시하는 클럭 펄스 신호(CK)와의 AND(논리곱) 출력 신호인 AND 회로(36)의 출력 신호는 제 9(d) 도에 도시하는 바와 같이 된다.

제 9(d)도에 도시하는 바와 같은 AND회로(36)의 출력 신호는 카운터 회로(28)의 클럭 입력 단자에 공급되고, 카운터 회로(28)로 그 펄스수가 카운트되고, 상기 카운터 회로(28)의 병렬 출력 단자에 의하여 래치 회로(29)를 통하여 전압 프로그래머(11)의 데이타 입력 단자(11B,11C,11D,11E)에 공급된다. 전압프로그래머(11)는 래치 회로(29)로부터의 신호(카운터 회로(28)의 카운트 값)에 의하여 제어 신호를 출력한다. 가변 전압 구동 회로(10)는 전압 프로그래머(11)로부터의 제어 신호에 의하여 제 9(m)도에 도시하는 바와 같은 전압(C)을 기록 헤드군(17)에 공급한다.

따라서, 기록 헤드군(17)의 단자(17E)에는 제 9(m)도에 도시한 바와 같은 전압값이 공급되기 때문에, 즉, 단자(30)에 어떠한 직렬 디지탈 데이타(SD)가 입력하였을시에도, 기록 헤드(17)의 각각의 기록 헤드(18,19,20,21)에는 대략 일정한 전류가 흐르도록 기록 헤드군(17)의 단자(17E)에 공급되는 전압이 직렬 디지탈 데이타(SD)에 대응하여 변화하기 때문에, 기록 헤드마다 정전류원을 설치하는 일 없고, 또한 순방향 혹은 역방향의 전류 제어용의 스위칭 소자를 기록 헤드마다 2개의 스위칭 소자를 설치만 하면 되고, 기록 헤드의 한단은 공통 접속되고 있기 때문에, 예를 들면, 기록 헤드군(17)을 박막등으로 형성한 경우는, 제조 단계에서, 공통 접속의 부분을 패턴 마스크 기술을 사용하여 배선 처리할 수 있기 때문에, 필요로 하는 단자의 배선 공정수는 n트랙의 기록 헤드의 경우(n+1)로 되고, 대폭적인 배선 공정수의 삭감을 도모할 수 있다.

상술한 본 발명에 따른 디지탈 기록 회로의 한 실시예에서 단자(30)에 공급되는 직렬 데이타 신호와 단자(37)에 공급되는 클럭 펄스 신호와 AND(논리곱)출력의 논리 1의 신호만을 검출하여 카운트하는 방법에 의하여, 기록 헤드군(17)의 공통 단자(17E)의 전위를 입력되는 직렬 데이타 신호에 대응시켜 변화시킴으로써, 기록 헤드군(17)에 항상 일정한 전류를 공급하도록 구성한 것이지만, 입력되는 데이타 신호가 병렬 신호로서 입력되는 경우는 더욱 그 구성이 간략화된다. 구체적으로 펄스 카운트등의 아날로그적인 복조회로를 사용할 수도 있다.

이하에, 제 10 도를 참조하여 제 8 도에 도시한 본 발명에 따른 디지탈 자기 기록 회로의 한 실시예에 가변 전압 구동 회로(10) 및 전압 프로그래머(11)의 한예에 대하여 구체적으로 설명한다.

제 10 도는 본 발명에 따른 디지탈 자기 기록 회로의 한 실시예의 가변 전압 구동 회로 및 전압 프로그래머의 구체적 회로도의 한 예를 가리키는 블럭 계통도이다. 그리고, 제 10 도는 제 8 도내에 도시한 가변 전압 구동 회로(10) 및 전압 프로그래머(11)를 중심으로 한 부분만을 도시하고 있다. 또, 제 10 도에 있어서, 제 8 도의 구성 요소와 동일의 구성 요소에는 동일의 부호를 붙혀서 그 설명을 생략한다.

단자(9)는 가변 전압 구동 회로(10)의 전원 입력 단자(10A)에 접속함과 동시에, 전압 프로그래머(11)의 전원 입력 단자(11A)에 접속하고 있다.

전압 프로그래머(11)의 데이타 입력 단자(11B,11C,11D,11E)는 각각의 트랜지스터(T₁,T₂,T₃,T₄)의 베이스에 접속하고 있다. 전원 입력 단자(11A)는 콘덴서(C₃)를 통하여 트랜지스터(T₁,T₂,T₃,T₄)의 에미터 및 단자(11G)에 접속하고 있다. 트랜지스터 (T₁,T₂,T₃,T₄)의 콜렉터는 각각의 저항기(R₇,R₈,R₉,R₁₀)를 통하여 출력 단자(11F)에 접속하고 있다. 출력 단자(11F)는 저항기(R₁₁)를 통하여 단자(11G)에 접속하고 있다.

전압 프로그래머(11)의 출력 단자(11F)는 가변 전압 구동 회로(10)의 제어 단자(10D)에 접속하고 있고, 제어단자(10D)는 가변 전압 조정기(40)의 가변(ADJ)단자에 접속함과 동시에, 저항기(R₆)를 통하여 출력 단자(10B), 가변 전압 조정기(40)의 출력 단자에, 접속하고 있다. 가변 전압 조정기(40)의 출력 단자는 콘덴서(C₁)를 통하여 단자(10C)에 접속하고 있다. 전원 입력 단자(10A)는 가변 전압 조정기(40)의 입력 단자에 접속함과 동시에, 콘덴서(C₂)를 통하여 단자(10C)에 접속하고 있다.

상술한 전압 프로그래머(11)는 저항 스위칭 회로이고, 데이타 입력 단자(11B,11C,11D,11E)에 입력되는 데이타 신호에 의하여 전원 입력 단자(11A)와 출력 단자(11F)와의 사이의 저항치가 변화하도록 구성되고 있고, 또, 가변 전압 조정기(40)는 전압 프로그래머(11)는 전원 입력 단자(11A)와 출력 단자(11F)와의 사이의 저항치를 변화시키므로 출력 전압이 변화하도록 구성된 회로이기 때문에, 가변 전압 구동 회로(10)의 출력 단자로부터는 데이타 입력 단자(11B,11C,11D,11E)에 입력되는 데이타 신호에 대응한 전원 전압이 출력된다.

그리고, 가변 전압 구동 회로(10) 및 전압 프로그래머(11)는 제 11 도에 의하여 구성하는 것도 가능하다.

이하에, 제 11 도를 참조하여 제 8도에 도시한 본 발명에 따른 디지탈 자기 기록 회로의 한 실시예의 가변 전압 구동 회로(10) 및 전압 프로그래머(11)의 다른 예에 대하여 구체적으로 설명한다.

제 11 도는 본 발명에 따른 디지탈 자기 기록 회로의 한 실시예의 가변 전압 구동 회로 및 전압 프로그래머의 구체적 회로도의 다른 예를 도시하는 블럭 계통도이다. 그리고, 제 11 도는 제 8 도내에 도시한 가변 전압 구동 회로(10) 및 전압 프로그래머(11)를 중심으로한 부분만을 도시하고 있다. 또, 제 11 도에 있어서, 제 8 도의 구성 요소와 동일의 구성 요소에는 동일의 부호를 붙혀서 그 설명을 생략한다.

단자(9)는 가변 전압 구동 회로(10)의 전원 입력 단자에 접속함과 동시에, 전압 프로그래머(11)의 전원 입력 단자(11A)에 접속하고 있다.

전압 프로그래머(11)의 데이타 입력 단자(11B,11C,11D,11E)는 디지탈 아날로그 변환 회로(이하, DA로 표기함)(42)의 입력 단자에 접속하고 있고, 전원 입력 단자(11A)는 DA(42)에 접속하고 있다. 단자(11G)는 DA(42)에 접속하고 있다. DA(42)의 출력 단자는 전압 프로그래머(11)의 출력 단자(11F)에 접속하고 있다.

전압 프로그래머(11)의 출력 단자(11F)는 가변 전압 구동 회로(10)의 제어 단자(10D)에 접속하고 있고, 제어 단자(10D)는 연산증폭 회로(41)의 비반전 입력 단자에 접속하고, 연산 증폭 회로(41)의 출력 단자는 가변 전압 구동 회로(10)의 출력 단자(10B)에 접속함과 동시에, 연산 증폭 회로(41)의 반전 입력 단자에 접속하고 있다. 전원 입력 단자(10A)는 연산 증폭 회로(41)에 접속하고, 단자(10C)는 연산 증폭 회로(41)에 접속하고 있다.

상술한 전압 프로그래머(11)는, 데이타 입력단자(11B,11C,11D,11E)에 입력된 데이타 신호를 디지탈 아날로그로 변환하고 전압 출력으로서 출력단자(11F)로부터 가변 전압 구동 회로(10)의 제어 단자(10D)를 통하여 연산 증폭 회로(41)의 비반전 입력 단자에 공급되기 때문에, 가변 전압 구동 회로(10)의 출력 단자로부터는 데이타 입력 단자(11B,11C,11D,11E)에 입력되는 데이타 신호에 대응한 전원 전압이 10 출력된다).

상술한 제 8 도에 도시한 본 발명에 따른 디지탈 자기 기록 회로의 한 실시예에 있어서는, 전송 비트마다 큰 전류를 공급하는 고속 전원 회로가 필요하고, 또, 요구되는 고속성에 대응한 세틀링 타임의 빠른 전원 회로나 연산 증폭 회로도 필요하다. 상기 한 실시예에 있어서는 가변 전압 구동 회로(10) 및 전압 프로그래머(11)로서 디스크 리트 대전력 파워 앰프 혹은 변환속도가 고속인 DA를 사용함으로써 양호한 효과를 얻을 수 있는 것이 확인되고 있다.

이하, 제 12 도를 참조하여 제 8 도에 도시한 본 발명에 따른 디지털 자기 기록 회로의 한 실시예의 스위칭 소자군(17) 및 그 구동 회로의 한 예에 대하여 구체적으로 설명한다.

제 12 도는 본 발명에 따른 다지탈 자기 기록 회로의 한 실시예의 스위칭 소자군 및 구동 회로의 한예의 구체적인 회로도이다. 그리고, 제 12 도 내에는 스위칭 소자군(17)의 스위칭 소자(16 및 16')를 중심으로한 구성만을 도시하고, 또, 제 8 도와 동일한 구성 요소에는 동일의 부호를 붙여서 그 설명을 생략한다.

제 12 도내에서는 제 8 도중에 도시한 스위칭 소자(16 및 16')로서, 예를들면, N 채널의 MOS 트랜지스터(이하, MT로 표기함)(43 및 43')를 사용하고, 또한, MT(43 및 43')를 단전원으로 작동시키는 경우를 도시하고 있다.

MT(43)의 드레인에는 전원 전압(+VDD)이 인가되고 있다. MT(43)의 소스는 MT(43')의 드레인과 접속 되고 있고, 이 접속점은 기록 헤드(21)의 한단(17D)에 접속되고 있다. 또, MT(43')의 소스는 접지되어 있다. 따라서, MT(43과 43')의 게이트에는 역상이고, 또한 MT(43)의 드레인에 공급되고 있는 전원 전압(+VDD)과 후술하는 상호형 플로어 회로(47)에 공급되고 있는 전원 전압(+Vdd)이 이하에 기술한 것과 같은 관계의 전원 전압을 공급하면 된다.

+Vdd ＞ +VDD

한편 44는 제 8 도내에 도시한 SPR(35)의 병렬 출력 단자(Q)에 접속되고, SPR(35)의 병렬 출력 단자(Q)로부터 출력되는 TTL 레벨(+5[V],0[V])의 출력 신호를 예를 들면, +1.4[V]이하의 신호를 논리 0의 신호로 하고, +2.4[V]이상의 신호를 논리 1의 신호로서 검출하는 레빌 검출기(이하 LD로 표기함)로, 예를들면, 제 12 도내에 도시하는 바와 같이 트랜지스터(T₅,T₆,T₇,D₄내지 D₇), 저항기(R₁₂내지 R₁₇) 및 스위치(45)로 구성되어 있다. LD(44)로 검출된 신호는 레벨 시프터(이하, LS로 표기함)(46)에 공급된다. LS(46)는 제 12 도내에 도시하는 바와 같이 MT₁,MT₂, 트랜지스터(T₈,T₉)로 구성되고 있고, LS(46)는 LD(44)로부터 공급되는 논리 0(혹은 논리1)의 신호의 레벨을 변환(예를들면, +VL/2를 +Vdd로 변환, 단 VL=+5[V])하는 회로이다. LS(46)의 출력은 상보형 플로어 회로(이하, CF로 표기함)(47)에 공급된다. CF는 MT(43)의 게이트와 MT(43')의 게이트에 역상의 전압을 공급하는 회로이다. 구체적으로 설명하면 LD(44)에 논리 0(논리 1)의 신호가 공급되었을시에 접지 전위(+Vdd인 전원 전압)를 공급하는 회로이고, CF는 제 12 도에 도시하는 바와 같이 트랜지스터(T₁₀,T₁₁,T₁₂,T₁₃)로 구성되어 있고, 트랜지스터(T₁₀)의 에미터와 트랜지스커(T₁₁)의 에미터와의 접속부는 MT(43)의 게이트에 접속되고 있고, 트랜지스터(T₁₂)의 에미터와 트랜지스터(T₁₃)의 에미터와의 접속부는 MT(43')의 게이트에 접속되고 있다.

또, 기록 헤드군(17)의 공통 단자(17E)를 정부의 전원 전압으로 구동하는 경우의 스위칭 회로군(12) 및 그 구동 회로는 제 13 도에 도시하는 바와 같이 구성하면 된다. 제 13 도는 본 발명에 따른 디지탈 자기 기록 회로의 한 실시예의 스위칭 소자군 및 그 구동 회로의 다른 예의 구체적인 회로도이다. 그리고, 제 13 도내에는 제 8 도의 스위칭 소자군(12)의 스위칭 소자(16 및 16')를 중심으로 한 구성만을 도시하고, 또, 제 12 도와 동일한 구성 요소에는 동일의 부호를 붙혀서 그 설명을 생략한다.

제 13 도중에는, 제 8 도중에 도시한 스위칭 소자(16 및 16')로서, 예를들면, N 채널의 MT(48) 및 P채널의 MT(48')를 사용하는 경우를 도시하고 있다.

MT(48)의 드레인은 MT(48')의 드레인과 접속되고 있고, 그 접속점은 기록 헤드(21)의 한단(17D)에 접속되고 있다. 또, MT(48)의 소스에는 +VDD인 전원 전압이 공급되고 있고, -VDD(48')의 소스에는 -VDD인 전원 전압이 공급되고 있다.

즉, MT(48과 48')의 게이트에는 +Vdd(혹은-Vdd)인 전원 전압을 공급하면 된다. 단, +Vdd ＞ +VDD인 것으로 한다.

또, LD(44) 및 LS(46)는 제 12 도에 도시한 LD(44) 및 LS(46)와 동일한 구성이기 때문에, 그 설명을 생략한다.

그리고, 제 13 도내에 도기한 구동 회로에서는, MT(48 및 48')의 게이트를 공통으로 접속하고, CF(47')(그리고, CF(47')는 아래와 같이 구성되고 있다. 즉, 제 13 도에 도시하는 바와 같이 트랜지스터(T₁₄)의 베이스가 트랜지스터(T₁₅)의 베이스에 접속되고, 트랜지스터(T₁₄)의 에미터가 트랜지스터(T₁₅)의 에미터에 접속되고, 트랜지스터(T₁₄)의 콜렉터에는 +Vdd인 전원 전압이 공급되고, 트랜지스터(T₁₅)의 콜렉터에는 -Vdd인 전원 전압 공급이 공급되고 있다)는 상기 공통 접속된 게이트를 제어하면 되고, CF(47')는 제 12 도에 도시한 CF(47)보다도 구성이 간략화되고, 따라서, 스위칭 소자군(12)을 구동하는 구동 회로 전체도 간략화된다.

상술한 본 발명에 따른 디지탈 자기 기록 회로의 한 실시예를 고속의 신호를 기록하는 회로로서 설계하였을시에, 가변 전압 구동 회로(10)는 점차 전송되는 디지탈 데이타의 비트 주기마다. 가변 전압 구동 회로(10)로 점차 소정의 전압을 설정하여 출력한다. 다시말해서, 가변 전압 구동 회로(10)는 낮은 임피던스 특성을 가지는 정전압 회로로 된다. 한편, 기록 헤드군(17)이 박막등으로 구성되고 있고, 가변 전압 구동 회로(10) 측에서 보았을시에, 기록 헤드군(17)은 유동성 부하보다도 낮은 저항 부하에 가까운 특성을 가리키지만, 박막등으로 형성한 기록 헤드군(17)은 패턴 익덕턴스를 가지고 있고, 이 때문에 기록 해드군(17)에는 고주파 성분이 흐르기 어려운 부하로 되는 적이 있다. 이러한 경우에는, 제 14 도에 도시하는 바와 같이 병렬로 접속된 저항기(R₁₈) 및 콘덴서(C₄)로 이루어진 보정 회로를 가변 전압 구동 회로(10)의 출력 단자(10B)와 기록 헤드군(17)의 공통 단자(17E)와의 사이에 삽입함으로써 기록 헤드군(17)에 공급되는 전류가 제 15 도내에 실선으로 도시한 바와 같은 보다 일정한 안정한 전류로 된다. 그리고, 제 14 도는 가변 전압 구동 회로와 기록 헤드군과의 사이에 삽입되는 보정 회로의 회로도로, 제 14 도에 있어서 제 8 도와 동일한 구성 요소에는 동일 부호를 붙혀서 그 설명을 생략한다. 제 15 도는 기록 헤드군에 공급되는 전류의 파형도로, 실선은 제 14 도에 도시한 보정 회로를 삽입한 경우의 전류 파형이고, 파선은 제 14 도에 도시한 보정 회로를 삽입하지 않는 경우의 전류 파형을 나타내고 있다.

또, 제 16(a)도는 전류 용량 부족의 종래의 디지탈 자기 기록 회로의 동작 파형도이고, 제 16(b)도는 본 발명에 따른 디지탈 자기 기록 회로의 한 실시예의 동작 파형도이다. 그리고, 제 16(a)도 및 제 16(b)도에 있어서, 횡축은 시간축을 도시하고, 종축은 기록 전류를 도시하고 있다. 제 16(b)도로부터 명백한 바와 같이 본 발명에 따른 디지탈 자기 기록 회로의 한 실시예에서는 대략 일정한 기록 전류가 기록 헤드에 공급되는 것을 알수가 있다.

또, 제 8 도에 도시한 본 발명에 따른 자기 기록 회로의 한 실시예에 있어서는 F군(23)은 1단 구성이었이지만, 본 발명은 이에 제한되지 않고, 예를 들면, F군(23)을 2단 구성으로 하고, 또한, 가변 전압 구동 회도등도 2계통 설치함으로써, 전송 비트마다 상기 제 2 계통의 회로를 고속 스위칭 소자등을 사용하여 선택 전환하고, 전원 회로의 세틀링 타임을 확보하는 등의 회로 전개도 가능하다.

그리고, 공통 구동 회로(39)는 스위칭 소자군(12), 기록 헤드군(17), F군(23), RE군(31)과는 별도로 외부에 설치하는 제어 구동 회로이기 때문에, 회로 규모등의 제약은 생기지 않는다.

본 발명은 상술한 바와 같은 구성이기 때문에, 입력되는 디지탈 데이타에 불구하고 기록 헤드에 일정한 전류를 공급할 수가 있고, 또, 1트랙당의 스위칭 소자수를 감소시키는 것이 가능하고, 스위칭 소자에 의한 전력 손실을 감소시킬 수가 있고, 더우기, 배선 공정수를 감소시킬 수가 있고, 전류원 혹은 전압원을 1트랙마다 독립으로 설치할 필요가 없기 때문에, 소령 경량화, 저가격화를 도모하는 것이 용이하다는 이점을 가지고 있다.

Claims

입력 디지탈 신호{제 9 도(a)}를 기록 매체의 복수의 트랙에 기록하는 기록 재생 장치의 한 구성요소로서, 한단(17E)이 공통 접속되어 있는 복수의 기록 헤드(18 내지 21)로 구성되어 있는 기록 헤드군(17)과, 상기 입력 디지탈 신호에 대응하는 스위칭 신호 {제 9 도(i) 내지 (l)}를 발생하는 스위칭 신호 발생 회로(23, 31)와, 상기 기록 헤드군(17)의 각각의 기록 헤드(18 내지 21)의 다른단(17A 내지 17D)에 접속되어, 상기 스위칭 신호 발생 회로(23,31)로부터의 스위칭 신호에 의해 선택 전환되고, 또한 상기 기록 헤드군(17)의 각각의 기록 헤드(18 내지 21)에 상기 입력의 디지탈 신호에 대응하는 순방향 혹은 역방향의 기록 전류를 공급하는 복수의 스위칭 소자(13,13' 내지 16,16')로 구성되어 있는 스위칭 소자군(12)과, 상기 입력 디지탈 신호에 대응하는 전압치설정 신호를 발생하는 전압 프로그래머(11)와, 상기 공통 접속되어 있는 복수의 기록 헤드(18 내지 21)의 한단(17E)에 출력 단자가 접속되어, 상기 전압 프로그래머(11)로부터의 전압치 설정 신호에 의해 상기 입력 디지탈 신호에 대응해서 가변되는 전압{제 9 도(m)}을 출력하는 가변 전압 구동 회로(10)로 형성되며, 상기 가변 전압 구동 회로(10)의 출력 전압에 의해 상기 공통 접속되어 있는 복수의 기록 헤드(18 내지 21)의 한단(17E)의 전위를 가변해서, 상기 기록 해드군(17)의 각각의 기록 헤드(18 내지 21)에 거의 일정한 기록 전류가 공급되도록 한 것을 특징으로 하는 디지탈 자기 기록 회로.