JPS59110222A - 2相パルス信号発生回路 - Google Patents
2相パルス信号発生回路Info
- Publication number
- JPS59110222A JPS59110222A JP57220712A JP22071282A JPS59110222A JP S59110222 A JPS59110222 A JP S59110222A JP 57220712 A JP57220712 A JP 57220712A JP 22071282 A JP22071282 A JP 22071282A JP S59110222 A JPS59110222 A JP S59110222A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- phase
- pulse signals
- pulse signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は2相パルス信号発生回路に関し、剣先ばアナロ
グ−ディジタル変換回路のサンプルホールド回路等の逆
相関係にある2相パルス信号が必要な回路に適用し得る
ものである。
グ−ディジタル変換回路のサンプルホールド回路等の逆
相関係にある2相パルス信号が必要な回路に適用し得る
ものである。
従来アナログ−ディジタル変換回路のサンプルホールド
回路(1)として第1図に示すようにダイオードブリッ
ジ回路(2)を有する構成のものがあり、その駆動回路
(3)はパルス発生回路(4)から得られるパルス信号
をトランス(5)を介してダイオードブリッジ回路(2
)の駆動端P1及び22間に与えるようになされ、ダイ
オードブリッジ回路(2)のダイオードD1〜D4を順
方向にバイアスしてオン動作させることによって入力端
子(6)の入力電圧■□を信号端P3及びP4を介して
出力端(7)に接続されたコンデンサ(8)にサンプリ
ングし、その後ダイオードブリッジ回路(2)を逆バイ
アスすることによってコンデンサ(8)によってサンプ
ル電圧をホールドしてこれを出力電圧V。とじて送出す
るようになされている。
回路(1)として第1図に示すようにダイオードブリッ
ジ回路(2)を有する構成のものがあり、その駆動回路
(3)はパルス発生回路(4)から得られるパルス信号
をトランス(5)を介してダイオードブリッジ回路(2
)の駆動端P1及び22間に与えるようになされ、ダイ
オードブリッジ回路(2)のダイオードD1〜D4を順
方向にバイアスしてオン動作させることによって入力端
子(6)の入力電圧■□を信号端P3及びP4を介して
出力端(7)に接続されたコンデンサ(8)にサンプリ
ングし、その後ダイオードブリッジ回路(2)を逆バイ
アスすることによってコンデンサ(8)によってサンプ
ル電圧をホールドしてこれを出力電圧V。とじて送出す
るようになされている。
この駆動回路(3)はトランス(5)を用いているため
サンプルホールド回路(1)をICに構成するのに不便
であり、この問題を解決するため第2図に示すよりな2
相パルス信号発生回路(11)によって発生した互いに
逆相の2つのパルス信号φ、及びφ2をダイオードブリ
ッジ回路(12)の駆動端P1及びP2に与える構成の
ものが提案されている。
サンプルホールド回路(1)をICに構成するのに不便
であり、この問題を解決するため第2図に示すよりな2
相パルス信号発生回路(11)によって発生した互いに
逆相の2つのパルス信号φ、及びφ2をダイオードブリ
ッジ回路(12)の駆動端P1及びP2に与える構成の
ものが提案されている。
第2図においてサンプルホールド回路(1)は2相パル
ス信号発生回路α1)から与えられる互いに逆相の2つ
のパルス信号φ1及びφ2をそれぞれ直流阻止用コンデ
ンサ(13)及び(14)を介してダイオードブリッジ
回路(12)の駆動端P1及びP2に受け、正相パルス
信号φ1が高い電位にあるオン区間(従って逆相パルス
信号φ2が低い電位にある区間)においてブリッジ辺に
設けられたダイオードD1〜D4を全てオン動作させる
ことにより信号入力端P3に受けた入力電圧■□をダイ
オードD1〜D4を通じて信号出力端P4に接続された
サンプルホールド用コンデンサ(15)にサンプルする
。そして続いて正相パルス信号φ□が低い電位に変化し
たオフ区間(従って逆相)(ルス信号φ2が高い電位に
変化した区間)においてダイオードD1〜D4を全てオ
フ動作させることによりサンプルホールド用コンデンサ
(15)のサンプル電圧をホールドして出力端子07)
から送出し、このサンプル電圧を後段回路におけるディ
ジタル変換に供する。
ス信号発生回路α1)から与えられる互いに逆相の2つ
のパルス信号φ1及びφ2をそれぞれ直流阻止用コンデ
ンサ(13)及び(14)を介してダイオードブリッジ
回路(12)の駆動端P1及びP2に受け、正相パルス
信号φ1が高い電位にあるオン区間(従って逆相パルス
信号φ2が低い電位にある区間)においてブリッジ辺に
設けられたダイオードD1〜D4を全てオン動作させる
ことにより信号入力端P3に受けた入力電圧■□をダイ
オードD1〜D4を通じて信号出力端P4に接続された
サンプルホールド用コンデンサ(15)にサンプルする
。そして続いて正相パルス信号φ□が低い電位に変化し
たオフ区間(従って逆相)(ルス信号φ2が高い電位に
変化した区間)においてダイオードD1〜D4を全てオ
フ動作させることによりサンプルホールド用コンデンサ
(15)のサンプル電圧をホールドして出力端子07)
から送出し、このサンプル電圧を後段回路におけるディ
ジタル変換に供する。
2相パルス信号発生回路(11)は一対のトランジスタ
(21)及び(22)を共通に接続して定電流源(23
)に接続した差動増幅回路を有し、一方のトランシカパ
ルスを駆動信号源(24)から与えかつ他方のトランジ
スタ(22)のベースに基準電圧源(5)からの基準電
圧を与え、トランジスタ(21)及びc22)のコレク
タと負荷抵抗(26)及び(27)との接続点からバッ
ファ増幅回路c28)及びC!9)を介してそれぞれ逆
相及び正相パルス信号φ2及びφ□を送出するようにな
されている。
(21)及び(22)を共通に接続して定電流源(23
)に接続した差動増幅回路を有し、一方のトランシカパ
ルスを駆動信号源(24)から与えかつ他方のトランジ
スタ(22)のベースに基準電圧源(5)からの基準電
圧を与え、トランジスタ(21)及びc22)のコレク
タと負荷抵抗(26)及び(27)との接続点からバッ
ファ増幅回路c28)及びC!9)を介してそれぞれ逆
相及び正相パルス信号φ2及びφ□を送出するようにな
されている。
この2つのパルス信号φ1及びφ2は直流阻止用コンデ
ンサ03)及び(14)を介してダイオードブリッジに
与えられ、これによりダイオードブリッジ(12)を2
相パルス信号発生回路(11)から直流的に切り離して
サンプルホールド用コンデン+ (15)のサンプル電
圧1ご影響を与えないようになされ、さらにコンデンサ
(13)及び(14)の悪影響を防止するためダイオー
ドブリッジ回路(12)の駆動端P1及び12間に放電
角ダイオードD5を設け、ダイオードブリッジ回路(1
2)がオフ動作したときこの放電用ダイオードD5を介
してコンデンサ(13)及び(14)の充電電荷を互い
に放電させるようになされている。
ンサ03)及び(14)を介してダイオードブリッジに
与えられ、これによりダイオードブリッジ(12)を2
相パルス信号発生回路(11)から直流的に切り離して
サンプルホールド用コンデン+ (15)のサンプル電
圧1ご影響を与えないようになされ、さらにコンデンサ
(13)及び(14)の悪影響を防止するためダイオー
ドブリッジ回路(12)の駆動端P1及び12間に放電
角ダイオードD5を設け、ダイオードブリッジ回路(1
2)がオフ動作したときこの放電用ダイオードD5を介
してコンデンサ(13)及び(14)の充電電荷を互い
に放電させるようになされている。
因みにパルス信号φ1がオンレベルにありかつパルス信
号φ2がオフレベルにあるオン区間において充電された
コンデンサ(13)及び(14)の充電電荷がパルス信
号φ□がオフレベルにアリかつパルス信号φ2がオンレ
ベルにあるオフ区間においてダイオードD1〜D4に並
列に生ずる浮遊容量を充電してダイオードブリッジ回路
(12)内に電圧分布を生じさせ、これが誤差電圧とし
て出力電圧■、に漏れ出るおそれがある。従って第2図
の場合はオフ区間において放電用ダイオードD5を通じ
【コンデンサ(13)及び(14)相互間を放電させて
パルス信号φ□及びφ2の漏出しを防止する。
号φ2がオフレベルにあるオン区間において充電された
コンデンサ(13)及び(14)の充電電荷がパルス信
号φ□がオフレベルにアリかつパルス信号φ2がオンレ
ベルにあるオフ区間においてダイオードD1〜D4に並
列に生ずる浮遊容量を充電してダイオードブリッジ回路
(12)内に電圧分布を生じさせ、これが誤差電圧とし
て出力電圧■、に漏れ出るおそれがある。従って第2図
の場合はオフ区間において放電用ダイオードD5を通じ
【コンデンサ(13)及び(14)相互間を放電させて
パルス信号φ□及びφ2の漏出しを防止する。
ところで第2図の構成の2相パルス信号発生回路(11
)において、正相パルス信号φ、及び逆相パルス信号φ
2が反転動作するタイミングがずれたり、この反転時の
波形が対称でないときにはダイオードブリッジ回路(1
2)の駆動信号端P1及びP2に与えられる電圧の絶対
値1φ□−φ2Iが部分的に変動しく完全に逆相であれ
ば1φ□−φ21は一定である)、この変動分が信号出
力端P4に漏れ出る不都合がある。実際上2相パルス信
号発生回路(11)として第2図の構成のものを適用し
た場合、差動増幅回路を構成するトランジスタ(21)
及び(22)の特性上のばらつきや、負荷抵抗c26)
及び(27)のばらつきや、各部分の浮遊容量及びリー
ド線のインダクタンスのばらつきなどによってトランジ
スタ(21)及び(22)の反転動作従って2つのパル
ス信号φ1及びφ2の位相及び波形を一致させることが
できない。
)において、正相パルス信号φ、及び逆相パルス信号φ
2が反転動作するタイミングがずれたり、この反転時の
波形が対称でないときにはダイオードブリッジ回路(1
2)の駆動信号端P1及びP2に与えられる電圧の絶対
値1φ□−φ2Iが部分的に変動しく完全に逆相であれ
ば1φ□−φ21は一定である)、この変動分が信号出
力端P4に漏れ出る不都合がある。実際上2相パルス信
号発生回路(11)として第2図の構成のものを適用し
た場合、差動増幅回路を構成するトランジスタ(21)
及び(22)の特性上のばらつきや、負荷抵抗c26)
及び(27)のばらつきや、各部分の浮遊容量及びリー
ド線のインダクタンスのばらつきなどによってトランジ
スタ(21)及び(22)の反転動作従って2つのパル
ス信号φ1及びφ2の位相及び波形を一致させることが
できない。
以上の点を考慮して本発明は、互いに逆相関係にある2
つのパルス信号の反転時のタイミング及び波形を一致さ
せることができるようにした2相パルス信号発生回路を
提案しようとするものである。
つのパルス信号の反転時のタイミング及び波形を一致さ
せることができるようにした2相パルス信号発生回路を
提案しようとするものである。
かかる目的を達成するため本発明においては、2つのパ
ルス信号φ1及びφ2の中間値を表わす差信号な差動増
幅回路にフィードバックして2つのパルス信号のレベル
をその中間値が常に基準値になるように補正する。
ルス信号φ1及びφ2の中間値を表わす差信号な差動増
幅回路にフィードバックして2つのパルス信号のレベル
をその中間値が常に基準値になるように補正する。
以下図面について本発明の一実施例を詳述する。
先ず第2図との対応部分に同一符号を附して示す第3図
において、2相パルス信号発生回路(11)はバッファ
回路(29)及び(28)の出力端間に等しい値の2つ
の抵抗(31)及び(32)を直列に接続し、その接続
中点P6に正相及び逆相パルス信号φ1及びφ2の差信
号DFを得、この差信号DFを反転増幅器構成の補正信
号回路(33)を介して補正用トランジスタ(34)の
ペースに与える。この補正用トランジスタ(紛は差動増
幅回路(35)の負荷抵抗(26)及び(27)と正電
源ライン11との間に介挿され、負荷抵抗(26)及び
(27)に与える電圧を制御し、これにより差信号DF
のレベルが常に正相及び逆相パルス信号φ□及びφ2に
対する基準値になるようにフィードバックループを形成
する。ここで基準値は正相及び逆相信号φ、及びφ2が
オンレベルL1及びオフレベルL2(又はオフレベルL
2L1+L2 及びオンレベルLl )の中間値□に選定される。
において、2相パルス信号発生回路(11)はバッファ
回路(29)及び(28)の出力端間に等しい値の2つ
の抵抗(31)及び(32)を直列に接続し、その接続
中点P6に正相及び逆相パルス信号φ1及びφ2の差信
号DFを得、この差信号DFを反転増幅器構成の補正信
号回路(33)を介して補正用トランジスタ(34)の
ペースに与える。この補正用トランジスタ(紛は差動増
幅回路(35)の負荷抵抗(26)及び(27)と正電
源ライン11との間に介挿され、負荷抵抗(26)及び
(27)に与える電圧を制御し、これにより差信号DF
のレベルが常に正相及び逆相パルス信号φ□及びφ2に
対する基準値になるようにフィードバックループを形成
する。ここで基準値は正相及び逆相信号φ、及びφ2が
オンレベルL1及びオフレベルL2(又はオフレベルL
2L1+L2 及びオンレベルLl )の中間値□に選定される。
第3図の構成において仮りに補正用トランジスタ(34
)が設けられていないと考える。そして第4図(A)に
示すように差動増幅回路(35)のトランジスタ(21
)及び(22)の反転動作により正相パルス信号φ1及
び逆相パルス信号φ2の反転位相にずれがあるとする。
)が設けられていないと考える。そして第4図(A)に
示すように差動増幅回路(35)のトランジスタ(21
)及び(22)の反転動作により正相パルス信号φ1及
び逆相パルス信号φ2の反転位相にずれがあるとする。
このときパルス信号φ□及びφ2をとるので、φ、及び
φ2のレベルが反転スル区対してパルス信号φ1及びφ
2がオンレベルL1又はオフレベルL2にある区間では
パルス信号る。この差信号DFは補正信号回路(33)
において極性が反転されかつ差信号DFの変動分を打ち
消すに必要なレベルに変換されて第4図(C)に示す補
正信号CRとして送出される。
φ2のレベルが反転スル区対してパルス信号φ1及びφ
2がオンレベルL1又はオフレベルL2にある区間では
パルス信号る。この差信号DFは補正信号回路(33)
において極性が反転されかつ差信号DFの変動分を打ち
消すに必要なレベルに変換されて第4図(C)に示す補
正信号CRとして送出される。
次に補正用トランジスタ(34)が挿入された場合を考
えれば、補正信号CRが補正用トランジスタ(34)に
与えられると、差動増幅回路(35)に与えられる電源
電圧が制御されて第4図(B)において破を維持する。
えれば、補正信号CRが補正用トランジスタ(34)に
与えられると、差動増幅回路(35)に与えられる電源
電圧が制御されて第4図(B)において破を維持する。
このことは第4図(D)に示すように2つのパルス信号
φ、及びφ2はその立上り又はを挾んでほば対称な波形
で変化することを意味する。
φ、及びφ2はその立上り又はを挾んでほば対称な波形
で変化することを意味する。
すなわち第4図において差動増幅回路(35)の一方の
トランジスタ例えば(21)が時点t□において他方の
トランジスタ(22)より先に反転動作を開始してオン
になり始めると、一方のパルス信号φ2が低下し始めて
差信号DFが低下しようとする(第4図(B)について
上述したように)から補正用トランジスタ(34)を介
して差動増幅回路(35)の電に上昇制御される。従っ
て他方のパルス信号φ1は未だトランジスタ(22)が
反転動作(すなわちオフ動作)を開始する前に上昇し始
める。
トランジスタ例えば(21)が時点t□において他方の
トランジスタ(22)より先に反転動作を開始してオン
になり始めると、一方のパルス信号φ2が低下し始めて
差信号DFが低下しようとする(第4図(B)について
上述したように)から補正用トランジスタ(34)を介
して差動増幅回路(35)の電に上昇制御される。従っ
て他方のパルス信号φ1は未だトランジスタ(22)が
反転動作(すなわちオフ動作)を開始する前に上昇し始
める。
やがて時点t2においてトランジスタ(22)が反転動
作を開始するとパルス信号φ2及びφ□はそれぞれにレ
ベルを下降及び上昇させるが、この場合も差信号DFは
基準値を維持するのでパルス信号φ2及びφ□の下降及
び上昇速度は互いに方向ら)。
作を開始するとパルス信号φ2及びφ□はそれぞれにレ
ベルを下降及び上昇させるが、この場合も差信号DFは
基準値を維持するのでパルス信号φ2及びφ□の下降及
び上昇速度は互いに方向ら)。
やがて時点t3において一方のトランジスタ(21)の
反転動作が終了すると、その後も引き続き他方のトラン
ジスタ■)だけは反転動作を続けているので差信号DF
は上昇しようとする(第4図(B))ので補正用トラン
ジスタ(34)を介しセ差動増幅回路(35)の電源電
圧が差信号DFを基準値ルス信号φ2はすでにトランジ
スタ(21)が反転動作を終了したのに引き続き下降を
続ける。
反転動作が終了すると、その後も引き続き他方のトラン
ジスタ■)だけは反転動作を続けているので差信号DF
は上昇しようとする(第4図(B))ので補正用トラン
ジスタ(34)を介しセ差動増幅回路(35)の電源電
圧が差信号DFを基準値ルス信号φ2はすでにトランジ
スタ(21)が反転動作を終了したのに引き続き下降を
続ける。
やがて時点t4においてトランジスタC22)の反転動
作も終了すると、両方のトランジスタ(21)及び(2
2)が反転動作を終了し、従ってパルス信号φ2及びφ
、はそれぞれオフレベルL2及びオンレベルL1に安定
する。そしてこのとき差信号なおパルス信号φ2がオン
レベルL1からオフレベルL2に変化し、かつパルス信
号φ1がオフレベルL2からオンレベルL1に変化する
場合について動作を述べたが、逆の場合も同様である。
作も終了すると、両方のトランジスタ(21)及び(2
2)が反転動作を終了し、従ってパルス信号φ2及びφ
、はそれぞれオフレベルL2及びオンレベルL1に安定
する。そしてこのとき差信号なおパルス信号φ2がオン
レベルL1からオフレベルL2に変化し、かつパルス信
号φ1がオフレベルL2からオンレベルL1に変化する
場合について動作を述べたが、逆の場合も同様である。
このように以上の構成によれば、2つのパルス信号φ、
及びφ2の中間値を表わす差信号DFが及びφ2の各瞬
時値を制御するようにしたことにより、パルス信号φ□
及びφ2の波形は基準値を挾んで対称になり、かくして
ほぼ完全に逆相な2つのパルス信号φ1及びφ2を得る
ことができる。
及びφ2の中間値を表わす差信号DFが及びφ2の各瞬
時値を制御するようにしたことにより、パルス信号φ□
及びφ2の波形は基準値を挾んで対称になり、かくして
ほぼ完全に逆相な2つのパルス信号φ1及びφ2を得る
ことができる。
第3図の構成を実現する具体的構成として第5図の構成
のものを適用し得る。この場合補正信号回路(33)は
一対のトランジスタ(41)及び(42)のエミッタに
共通に定電流源(43)を接続した誤差増幅器で構成さ
れ、バッファ回路(28)及び(四)の出力ライン(1
2)及び(13)に直列に接続された互いに値の等しい
2つの抵抗(弱)及び(45)の接続中点に平滑用コン
デンサ(46)を接続し、このコンデンサ(46)の直
流電圧をトランジスタ(42)のペースに基準電圧とし
て与える。かくして基準電圧の値はL1+L2 はぼ基準値□になる。
のものを適用し得る。この場合補正信号回路(33)は
一対のトランジスタ(41)及び(42)のエミッタに
共通に定電流源(43)を接続した誤差増幅器で構成さ
れ、バッファ回路(28)及び(四)の出力ライン(1
2)及び(13)に直列に接続された互いに値の等しい
2つの抵抗(弱)及び(45)の接続中点に平滑用コン
デンサ(46)を接続し、このコンデンサ(46)の直
流電圧をトランジスタ(42)のペースに基準電圧とし
て与える。かくして基準電圧の値はL1+L2 はぼ基準値□になる。
他方のトランジスタ(41)のペースには差信号DFが
与えられる。なおこの実施例の場合抵抗(31)及び(
32)には並列にスピードアンプコンデンサ(47)及
び(48)が接続されている。
与えられる。なおこの実施例の場合抵抗(31)及び(
32)には並列にスピードアンプコンデンサ(47)及
び(48)が接続されている。
第5図の構成によれば、差信号DFが基準値からはずれ
れば誤差増幅回路(33)から誤差出力が得られ、これ
が補正用トランジスタ(34)に与えられることにより
差信号DFを基準値に戻すような制御を実現でき、従っ
て第3図について上述した効果を得ることができる。
れば誤差増幅回路(33)から誤差出力が得られ、これ
が補正用トランジスタ(34)に与えられることにより
差信号DFを基準値に戻すような制御を実現でき、従っ
て第3図について上述した効果を得ることができる。
第5図の誤差増幅回路−)は第6図のように変形できる
。すなわちこの場合は第5図の構成において抵抗(44
)及び(45)を省略してトランジスタ(41)及び(
42)のペース間に抵抗(49)を接続する。
。すなわちこの場合は第5図の構成において抵抗(44
)及び(45)を省略してトランジスタ(41)及び(
42)のペース間に抵抗(49)を接続する。
なお(50)は交流成勿利得を上げるためのコンデンサ
である。この構成において、バッファ回路(28)及び
(29)の出力ライン12及び13のパルス信号φ2及
びφ1の中間値は差信号DFによって得ることができる
ので、これを利用して抵抗(49)及びコンデンサ(4
6)によってトランジスタ(42)に対する基準電圧を
得るようにしたものである。このようにしても第5図に
ついて上述したと同様の効果を得ることができる。
である。この構成において、バッファ回路(28)及び
(29)の出力ライン12及び13のパルス信号φ2及
びφ1の中間値は差信号DFによって得ることができる
ので、これを利用して抵抗(49)及びコンデンサ(4
6)によってトランジスタ(42)に対する基準電圧を
得るようにしたものである。このようにしても第5図に
ついて上述したと同様の効果を得ることができる。
なお第5図においては差動増幅回路(35)のコレクタ
側へ補正信号CRをフィードバックしたがこれに代え、
第7図に示すようにエミッタ側へフィードバックするよ
うにしても良い。この場合は補正信号CR,をトランジ
スタ(42)側から尼って第5図の場合と比較して補正
信号CRの位相を反転させれば良い。
側へ補正信号CRをフィードバックしたがこれに代え、
第7図に示すようにエミッタ側へフィードバックするよ
うにしても良い。この場合は補正信号CR,をトランジ
スタ(42)側から尼って第5図の場合と比較して補正
信号CRの位相を反転させれば良い。
また上述においては本発明をアナログ−ディジタル変換
回路のサンプルホールド回路に適用した場合の実施例を
述べたが、これに限らず互いに逆相な2相信号を必要と
する場合に広く適用し得る。
回路のサンプルホールド回路に適用した場合の実施例を
述べたが、これに限らず互いに逆相な2相信号を必要と
する場合に広く適用し得る。
さらに上述については、バッファ回路(28)及び(2
9)の出力ライン12及び13間に2つの直列抵抗(3
1)及び(32)を接続してその接続中点から2つのパ
ルス信号φ1及びφ2の差信号DFを得るようにしたが
、抵抗に代えインダクタンス素子、リアクタンス素子を
含むインピーダンス素子を用いても良い。
9)の出力ライン12及び13間に2つの直列抵抗(3
1)及び(32)を接続してその接続中点から2つのパ
ルス信号φ1及びφ2の差信号DFを得るようにしたが
、抵抗に代えインダクタンス素子、リアクタンス素子を
含むインピーダンス素子を用いても良い。
以上のように本発明によれば、所定のレベルを挾んで対
称的に変化する2つのパルス信号を得ることができ、従
って常時はぼ逆相関係を維持する2相信号を容易に得る
ことができる。
称的に変化する2つのパルス信号を得ることができ、従
って常時はぼ逆相関係を維持する2相信号を容易に得る
ことができる。
第1図及び第2図は従来のサンプルホールド回路を示す
接続図、第3図は本発明による2相パルス信号発生回路
の一実施例を示す接続図、第4図はその動作の説明に供
する信号波形図、第5図〜第7図は本発明の他の実施例
を示す接続図である。 (1)・・・サンプルホールド回路、 (11)・・
・2相パルス信号発生回路、(12)・・・ダイオード
ブリッジ回路、(13) 、 (14)・・・直流阻止
用コンデンサ、(15)・・・サンプルホールド用コン
デンサ、(33)・・・補正信号回路、(35)・・・
差動増幅回路。
接続図、第3図は本発明による2相パルス信号発生回路
の一実施例を示す接続図、第4図はその動作の説明に供
する信号波形図、第5図〜第7図は本発明の他の実施例
を示す接続図である。 (1)・・・サンプルホールド回路、 (11)・・
・2相パルス信号発生回路、(12)・・・ダイオード
ブリッジ回路、(13) 、 (14)・・・直流阻止
用コンデンサ、(15)・・・サンプルホールド用コン
デンサ、(33)・・・補正信号回路、(35)・・・
差動増幅回路。
Claims (1)
- 一対のトランレスタを有する差動増幅回路の各コレクタ
側からバッファ回路を介して互いに逆相の2つのパルス
信号を得る2相パルス信号発生回路において、上記バッ
ファ回路の出力端間に2つのインピーダンス素子を直列
に接続し、その接続中点から上記2つのパルス信号の中
間値でなる差信号を得、上記差信号に基づいて補正信号
回路において得た補正信号を上記差動増幅回路にフィー
ドバックすることにより当該差動増幅回路を上記パルス
信号の差信号が基準値になるように制御することを特徴
とする2相パルス信号発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57220712A JPS59110222A (ja) | 1982-12-16 | 1982-12-16 | 2相パルス信号発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57220712A JPS59110222A (ja) | 1982-12-16 | 1982-12-16 | 2相パルス信号発生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59110222A true JPS59110222A (ja) | 1984-06-26 |
Family
ID=16755319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57220712A Pending JPS59110222A (ja) | 1982-12-16 | 1982-12-16 | 2相パルス信号発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59110222A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0730389A (ja) * | 1993-07-13 | 1995-01-31 | Nec Corp | 差動増幅回路 |
-
1982
- 1982-12-16 JP JP57220712A patent/JPS59110222A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0730389A (ja) * | 1993-07-13 | 1995-01-31 | Nec Corp | 差動増幅回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS603098A (ja) | 電圧電流変換回路 | |
JPH0448285B2 (ja) | ||
JPH0346918B2 (ja) | ||
JPS59221113A (ja) | 2相信号発生回路 | |
JPS59110222A (ja) | 2相パルス信号発生回路 | |
JPS6226606B2 (ja) | ||
JPH0155762B2 (ja) | ||
JP2710715B2 (ja) | コンパレータ | |
JPH0563523A (ja) | 波形発生装置 | |
JPH0232719B2 (ja) | ||
JPH0583007B2 (ja) | ||
JPH02119314A (ja) | ゼロクロス電圧検出装置 | |
JPH0427218Y2 (ja) | ||
JPH06169225A (ja) | 電圧電流変換回路 | |
KR100191781B1 (ko) | 데이타등화장치 | |
JP2947174B2 (ja) | 可変利得増幅器 | |
JPS6122484B2 (ja) | ||
JPH07106872A (ja) | 高スルーレート演算増幅器 | |
JPH04319811A (ja) | チョッパ型比較器 | |
JPH02134908A (ja) | 電圧制御増幅回路 | |
JPS6038056B2 (ja) | デルタ変調復号器 | |
JPH05136662A (ja) | パルス供給回路 | |
JPS58222604A (ja) | パルス幅変調増幅器 | |
JPS61105628A (ja) | クランプ回路 | |
JPH0529898A (ja) | パルス幅変調回路 |