KR100191781B1

KR100191781B1 - 데이타등화장치

Info

Publication number: KR100191781B1
Application number: KR1019960017423A
Authority: KR
Inventors: 정종덕
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1996-05-22
Filing date: 1996-05-22
Publication date: 1999-06-15
Also published as: KR970078218A

Abstract

본 발명은 전송선로 상에서의 데이터전송손실을 보상하기 위한 데이터 등화장치에 관한 것으로, 데이터 출력신호와 기준전압의 차이가 클수록 상보클럭제너레이터의 출력주파수를 증가시키고, 출력신호와 기준전압의 차이가 작을수록 상보클럭제너레이터의 출력주파수를 감소시켜 등화기의 스위칭소자를 스위칭제어하면, 등화기의 임피던스가 제어됨으로써 등화가의 보상이득이 일정하게 조절되어 고속의 데이터를 적은 손실로 정확하게 전송할 수 있고, 캐패시터의 용량을 일정비로 구성함으로써 집적화 하기에도 용이하다.

Description

데이타등화장치

제1도는 종래의 데이터등화장치에 따른 전송속도와 전송손실의 특성을 나타낸 도면.

제2도는 본 발명의 실시예에 따른 데이터등화장치의 전송속도와 전송손실의 특성을 나타낸 도면.

제3도는 종래의 저항과 캐패시터 및 연산증폭기로 구성된 데이터등화장치를 나타낸 도면.

제4도는 본 발명의 실시예에 따라 캐패시터 및 스위칭소자로 구성된 데이터등화장치를 도시한 도면.

제5도는 본 발명의 실시예에 따른 데이터등화장치의 출력에 따라 이루어지는 스위칭동작을 나타낸 타이밍챠트.

* 도면의 주요부분에 대한 부호의 설명

10 : 제1등화기 20 : 제2등화기

30 : 진폭검출기 40 : 연산증폭기

50 : 1차등화기 60 : 2차등화기

70 : 전압제어발진기 80 : 상보클럭제너레이터

41, 81 : 입력단자 42, 82 : 출력단자

A1, A2, B1, B2 : 연산증폭기 R1-R6 : 저항C1 - C11 : 캐패시터

R7, R8 : 가변저항 F1-F16 : 스위치드캐패시터필터

[산업상의 이용분야]

본 발명은 전송선로 상에서의 데이터전송손실을 보상하기 위한 데이터등화장치에 관한 것이다.

[종래의 기술 및 그의 문제점]

데이터전송기기는 전송선로상에서의 전송손실을 보상하기 위해 출력단에 데이터등화장치를 구비함으로써 정확한 데이터전송이 이루어지도록 하고 있다.

종래의 데이터등화장치는 선로상에서의 필요한 기준전압을 설정하여두고 이 기준전압과 데이터출력단에서의 진폭을 비교하여 그 차이만큼 이득을 보상하도록 되어 있는 바, 출력진폭이 큰 경우에는 이득을 줄이고 출력진폭이 작은 경우에는 이득을 높여 출력의 진폭이 안정되도록 되어 있다. 상기와 같은 데이터등화장치의 이들 제어는 일반적으로 연산증폭기의 반전입력단과 데이터입력단 사이에 저항을 접속하고 연산증폭기의 반전입력단과 출력단간에 가변저항을 접속하여 반전증폭회로를 구비하고, 상기와 같이 구비된 반전증폭회로를 2단으로 구성한 후, 상기의 가변저항을 제어함으로써 이루어 진다.

이하, 제3도를 참조하여 종래의 데이터등화장치의 구성을 상세히 설명한다.

제3도에 도시된 바와 같이 종래의 데이터등화장치는 입력되는 데이터신호를 1차적으로 보상제어하기 위한 제1등화기(10)와, 1차적으로 보상된 신호를 보다 정확하게 보상하기 위한 제2등화기(20), 상기 제2등화기(20)의 출력진폭을 검출하기 위한 진폭검출기(30), 진폭검출기(30)의 출력전압과 기준전압을 비교하여 상기 제1등화기(10)와 제2등화기(20)의 이득을 제어하도록 제어신호를 출력하는 연산증폭기(40)를 포함한다.

종래의 실시예에 있어서 상기 제1등화기(10)는 데이터신호입력단(41)과 연산증폭기(A1)의 반전입력단(-)간에 저항(R1)이 접속되고, 상기 연산증폭기(A1)의 반전입력단(-)과 제1등화기(10)의 출력단 간에는 이득을 제어하기 위한 가변저항(R7)과 저항(R2)이 직렬로 접속되고, 상기 가변저항(R7) 및 저항(R2)의 접속부로부터 접지단자 사이에는 저항(R3) 및 캐패시터(C1)가 직렬로 접속된다.

종래의 실시예에 있어서 상기 제2등화기(20)는 데이터신호입력단과 연산증폭기(A2)의 반전입력단(-)간에 저항(R4)이 접속되고, 상기 연산증폭기(A2)의 반전입력단(-)과 제2등화기(20)의 출력단 간에는 이득을 제어하기 위한 가변저항(R8)과 저항(R5)이 직렬로 접속되고, 상기 가변저항(R8) 및 저항(R5)의 접속부로부터 접지단자 사이에는 저항(R6) 및 캐패시터(C2)가 직렬로 접속된다.

먼저, 데이터신호가 제1등화기(10)의 저항 R1을 통하여 연산증폭기(A1)의 반전입력단(-)으로 입력되면, 연산증폭기(A1)는 반전증폭을 하게 되는바, 이를 수식으로 나타내면 다음 식1과 같다.

도면에 도시된 바와 같이 등화기의 이득을 제어할 수 있는 것은 가변저항(R7)이 된다. 가변저항(R7)을 증가시키게 되면 식1의 분모항이 커지게 되고 이득(Av1)은 증가하게 된다. 한편 가변저항(R7)을 감소시키면 식1의 분모항이 작아지게 되고 이득(Av1)은 감소하게 된다. 이와 같이 가변저항(R7)을 제어함으로써 등화기의 이득을 제어할 수 있다.

다음, 상기 제1등화기(10)에서 증폭된 데이터신호가 제2등화기(20)의 저항 R4을 통하여 연산증폭기(A2)의 반전입력단(-)으로 입력되면, 연산증폭기(A2)는 반전증폭을 하게 되는바, 이를 수식으로 나타내면 다음 식과 같다.

도면에 도시된 바와 같이 등화기의 이득을 제어할 수 있는 것은 가변저항(R8)이 된다. 가변저항(R8)을 증가시키게 되면 식 2의 분모항이 커지게 되고 이득(Av2)은 증가하게 된다. 한편, 가변저항(R8)을 감소시키면 식 2의 분모항이 작아지게 되고 이득(Av2)은 감소하게 된다. 이와 같이 가변저항(R8)을 제어함으로써 등화기의 이득을 제어할 수 있다.

종래의 발명은 상술한 바와 같이 2단의 등화기를 사용하고 있는데, 더욱 증가시키게 되면 전송손실보상을 정확하게 할 수는 있으나 설계하기 복잡해지므로 되면 전송손실보상을 정확하게 할 수는 있으나 설계하기 복잡해지므로 통상적으로 2단으로 구성한다.

전체적으로, 상기 제1등화기(10) 및 제2등화기(20)에서 증폭된 데이터신호는 출력단(42)으로 출력됨과 동시에 진폭검출기(30)에 입력된다. 진폭검출기(30)는 입력되는 진폭의 세기에 비례한 전압을 출력하게 되는데, 이 전압과 이미 설정된 기준전압이 연산증폭기(40)에 의해 비교되고, 비교된 전압의 차이에 해당되는 제어신호(16)가 연산증폭기(40)를 통하여 출력된다.

상기와 같이 출력된 제어신호(16)는 상기의 제1등화기(10) 및 제2등화기(20)의 가변저항(R7, R8)을 제어하게 되는 바, 출력데이타의 세기가 기준 전압보다 높은 경우에는 제어신호(16)는 가변저항(R7, R8)의 값을 줄이도록 제어하고, 출력데이타의 세기가 기준전압보다 제어함으로써 등화제어를 하게 된다.

제1도는 종래의 데이터등화장치의 전송속도와 전송손실의 관계를 특성곡선으로 나타낸 것으로, 종축은 전송손실을, 횡축은 전송속도, 점선은 종래의 기술과 본 발명의 기술을 비교하기 위한 기준선을 나타낸 것이다. 도면에서 실선 1은 제1등화기로 구성하였을 때의 특성곡선이고, 실선 2는 제2등화기로 구성하였을 때의 특성곡선이며, 실선 3은 2단위 등화기로 구성하였을 때의 특성을 도시한 것이다. 전체적인 특성곡선인 실선 3이 나타내는 바와 같이 종래의 데이터등화장치는 전송속도가 증가됨에 따라 비례하여 전송손실이 증가된다.

상기와 같은 전송손실의 증가의 원인으로는 종래의 데이터등화장치는 보상회로인 제1등화기(10) 및 제2등화기(20)의 구성이 저항을 통해 제어되도록 되어 있으므로 고속의 데이터전송에서 저항을 통한 감쇄효과가 있다.

그리고, 종래의 데이터등화장치는 저항과 연산증폭기 및 캐패시터로 구성되어 있는바, 특히 보상작용이 가변저항 R7으로 이루어지도록 되어 있어 회로를 집적화 하기에 힘들게 된다.

또한, 저항은 약 10%, 캐패시터는 약 5%의 오차를 갖고 있어 최고 약 15%의 오차를 발생시킨다.

마지막으로 종래의 데이터등화장치는 회로의 설계에 따라 각각 다른 저항값을 갖는 소자를 사용함으로써 그 설계가 용이하지 않다.

[발명의 목적]

따라서, 본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 회로에서의 손실을 줄이면서 이득을 제어할 수 있고, 제어오차를 줄일 수 있으며, 설계가 용이한 데이터등화장치를 제공함에 그 목적이 있다.

[발명의 구성]

상술한 목적을 달성하기 위해 제안된 본 발명의 특징에 의하면 데이터등화장치는, 제 1 및 제 2 스위칭 제어신호에 응답해서 입력되는 데이터신호를 1차적으로 보상하는 1차등화기와; 상기 제 1 및 제 2 스위칭 제어신호에 응답해서 1차적으로 보상된 데이터 신호를 2차적으로 보상하는 2차등화기와; 상기 2차등화기로부터 출력된 신호의 전압과 소정의 기준 전압을 비교하여 상기 출력 신호 전압과 상기 기준 전압 사이의 전압차에 해당되는 주파수를 가지는 발진 신호를 발생하는 전압제어발진기 및; 상기 발진신호에 응답해서 상기 제 1 및 제 2 스위칭 제어신호를 발생하는 상보클럭 제너레이터를 포함한다.

이 실시예에 있어서, 상기 1차 및 2차등화기 각각은, 반전 및 비반전 입력단을 가지는 연산 증폭기와; 대응하는 입력 신호를 받아들이는 일 단자 및 상기 연산 증폭기의 반전 입력단에 연결된 타 단자를 가지는 제 1 커패시터와; 상기 대응하는 입력 신호에 일 단자가 연결되며, 상기 제 1 스위칭 제어신호에 따라 스위칭 온/오프 되는 제 1 스위칭 소자와; 상기 연산증폭기의 반전 입력단에 연결된 일 단자를 가지며, 상기 제 1 스위칭 제어신호에 따라 스위치 온/오프 되는 제 2 스위칭 소자와; 상기 제 1 및 제 2 스위칭 소자의 타 단자 사이에 연결된 제 2 커패시터와; 상기 제 1 스위칭 소자의 타 단자와 접지 사이에 연결되며, 상기 제 1 스위칭 제어신호와 상보적인 상기 제 2 스위칭 제어신호에 따라 스위치 온/오프 되는 방전용 제 3 스위칭 소자 및; 상기 제 2 스위칭 소자 및 상기 접지 사이에 연결되며, 상기 제 2 스위칭 제어신호에 따라 스위치 온/오프 되는 방전용 제 4 스위칭 소자로 구성된다.

이 실시예에 있어서, 상기 1차등화기는, 상기 연산증폭기의 반전 입력단과 상기 연산증폭기의 출력단 사이에 접속된 제 3 캐패시터와; 상기 제 3 캐패시터와 병렬회로를 구성할 수 있도록 직렬로 접속된 제 5 스위칭 소자, 제 4 캐패시터 그리고 제 6 스위칭 소자 및; 상기 제 4 캐패시터의 양단과 접지간에 각각 접속된 방전용 제 7 및 제 8 스위칭 소자로 구성되는 것을 특징으로 한다.

[작용]

이와 같이 본 발명에 따른 데이터등화장치는 캐패시터소자에 의해 증폭회로를 구성함으로써 데이터신호를 정확히 보상하도록 제어할 수 있고, 집적화하기에도 용이하다.

이하, 제4도를 참조하여 본 발명에 따른 데이터등화장치를 설명한다.

먼저, 전송되는 데이터가 없는 초기상태에서 입출력단은 전압이 0이므로 기준전압과의 차이가 최대가 되어 전압제어발진기(70)는 최대의 발진주파수를 출력하고, 이렇게 출력된 값에 의해 상보클럭제너레이터(80)는 최대치의 스위칭제어신호(φ1, φ2)를 출력한다. 이와 같이 출력된 스위칭제어신호(φ1, φ2)는 1차등화기(50) 및 2차등화기(60)의 스위칭소자(예컨대, SCF)를 온오프제어한다. 한편, 도면에 도시되지 않은 일정한 주기(φ3, φ4)의 스위칭 제어신호를 출력하는 클럭제너레이터에 의해 스위칭소자(F5-F8) 및 스위칭소자(F13-F16)는 일정 주기로 온오프스위칭 됨으로써 일정한 임피던스를 갖게 된다.

즉, 1차등화기(50) 및 2차등화기(60)의 보상에 대한 증폭은 캐패시터 및 스위칭소자를 스위칭시켜 입력단의 임피던스를 변화시킴으로써 제어된다.

1차 등화기(50)를 참조하여 이와 같은 캐패시턴스 변화에 의한 이득의 제어원리를 설명한다. 도면의 1차등화기(50)에서 연산증폭기(B1)의 반전입력단(-)의 전단(X1)과 후단(X2)의 회로는 그 구성이 동일하므로 전단(X1)을 예로 들어 설명한다.

스위칭제어신호(φ2)가 온신호 상태에서는 스위칭소자(F1,F2)는 온되고 스위칭제어신호(φ2)는 스위칭제어신호(φ1)와는 상보적인 제어신호가 출력되므로 오프신호가 출력되어 스위칭소자(F3, F4)가 오프동작을 한다. 그러므로 캐패시터(C4)의 양단의 캐패시터는 캐패시터(C4)와 캐패시터(C6)의 병렬용량이 된다.

한편, 스위칭제어신호(φ1)가 오프신호 상태에서 스위칭소자(F1,F2)는 오프되고, 스위칭제어신호(φ2)는 스위칭제어신호(φ1)와는 상보적인 제어신호가 출력되므로 온 신호가 출력되어 스위칭소자(F3,F4)가 동작을 한다. 그러므로 캐패시터(C4)의 양단의 캐패시턴스는 C4의 용량이 된다. 이때 캐패시터(C6)는 스위칭소자(F3,F4)에 의해 방전동작이 이루어지게 되는데, 이것은 캐패시터(C6)에 저장된 직류성분을 소거시키고자 함니다.

이와 같은 작용은 스위칭소자의 접속주기로서 그 임피던스를 변화시켜 증폭도를 제어하게 되는 바, 다음과 같은 수식으로 나타낼 수 있다.

즉, 1차등화기(50)의 이득은

으로 나타낼 수 있다.

여기서, X1은 1/_SC. X2 는 1/_SC이고,_S는 스위칭소자의 스위칭주파수, C는 캐패시터의 용량이다.

상기 식에서 캐패시턴스 X2는 스위칭소자(F5-F8)가 정해진 주파수에 의해 스위칭 제어됨으로 일정한 값을 갖게 된다. 그러므로, 이득은 전단(X1)에 의해서 결정된다.

전단(X1)의 임피던스는 상보클럭제너레이터(80)로 부터의 스위칭주기가 짧아지게 되면, 캐패시터(C6)가 병렬로 접속되는 효과를 갖게 됨으로써 입력단의 캐패시터용량은 캐패시터 C4와 캐패시터 C6의 합에 가까운 값을 갖게 되고, 캐패시터 용량 C가 증가하게 됨으로써 임피던스 X1이 감소된다. 따라서 스위칭제어신호의 스위칭 주기가 짧아지게 되면, 이득을 증가하게 된다.

반면에, 상보클럭제너레이터(80)로 부터의 스위칭 주기가 길어지게 되면 캐패시터(C6)의 병렬접속이 약해지는 효과를 갖게됨으로써 입력단의 캐패시터용량은 캐패시터 C4와 가까운 값을 갖게 되고, 캐패시터 용량 C가 감소하게 됨으로써 임피던스 X1이 증가된다. 따라서 스위칭제어신호의 스위칭 주기가 길어지게 되면, 이득은 감소한다.

제4도에서 전압제어발진기(70)는 기준전압과 2차등화기(60)의 출력단(82)으로 부터의 출력신호를 비교하여 그 차의 값에 해당되는 주파수를 출력을 하도록 되어 있는 바, 출력전압이 기준전압보다 낮을수록 높은 주파수를 출력하게 된다. 이와 같이 출력된 주기적신호는 신호선(71)을 통하여 상보클럭제너레이터(80)에 입력되고, 상보클럭제너레이터(80)는 서로 상보적인 스위칭제어신호(φ1, φ2)를 출력한다. 여기서, 상보적 작용이란 φ1이 논리 1인 경우에 φ2는 논리 0의 수위칭제어신호를 출력하고, φ1이 논리 0인 경우에 φ2는 논리 1의 수위칭제어신호를 출력하는 동작을 말한다.

결론적으로, 전송되는 데이터신호가 고속의 전송속도(상대적으로 전압레벨이 낮음)인 경우에 있어서는, 출력전압이 기준전압에 이르지 못하므로 전압제어발진기(70)는 상대적으로 높은 주파수의 발진신호를 출력하고, 상보클럭제너레이터(80)도 높은 주파수의 스위칭제어신호(φ1, φ2)를 출력하여 1차등화기(50) 및 2차등화기(60)의 입력단의 임피던스를 낮추게 되어 이득이 증가됨으로써 전압차가 줄어들도록 보상동작을 하게 된다. 그리고 전송되는 데이터신호가 저속의 전송속도(상대적으로 전압레벨이 높음)인 경우에 있어서는, 출력전압이 기준전압과 가까우므로 전압제어발진기(70)는 상대적으로 낮은 주파수의 발진신호를 출력하고, 상보클럭제너레이터(80)도 낮은 주파수의 스위칭제어신호(φ1, φ2)를 출력하여 1차등화기(50) 및 2차등화기(60)의 입력단의 임피던스를 증가시키게 되어 이득이 감소됨으로써 보상작용을 줄이게 된다.

[실시예]

이하, 본 발명에 따른 데이터등화장치의 실시예를 제5도를 참조하여 상세히 설명한다.

제5도는 본 발명의 실시예를 타이밍챠트로 도시한 것으로, 횡축은 데이터신호가 디지털(예컨대, 스퀘어 신호)상태로 입력된 때의 주기를 나타내고, 종축의 1은 상보클럭제너레이터(80)의 스위칭제어신호(φ1)의 출력을, Ⅱ는 상보클럭제너레이터(80)의 스위칭제어신호(φ2)의 출력, Ⅲ은 전압제어발진기(70)의 출력, Ⅳ는 2차등화기(60)로 부터의 출력전압을 각각 나타낸다.

실시예에 대한 이해를 쉽게 하기 위해, 설명은 도면의 하단에 나타낸구간, 즉 L 구간, A 구간, B 구간, C 구간, D 구간의 5가지 경우를 예로 들어 설명한다.

본 실시예에서는 도면에 의한 도시가 용이하도록 전압제어발진기(70)로부터 출력되는 주파수의 최대 주파수를 4로 하고 최저 주파수를 0으로 하였는데, 실제에 있어서는 전송데이타의 최대 주파수의 수십배에 해당되는 값이 된다.

먼저, L 구간은 본 발명에 따른 데이터등화장치가 대기상태이거나 데이터출력신호가 0일 상태를 나타낸 것으로서, 이때의 전압제어발진기(70)의 출력(Ⅲ)은 입력전압(이하, 샘플링전압이라 칭함)과 기준전압차(H)가 T주기동안 최대이므로 최대치의 주파수(4Hz)가 된다. 그리고, 상보클럭제너레이터(80)로 부터는 상기 전압제어발진기(70)의 출력과 동상의 최대주파수(4Hz)의 스위칭제어신호(φ1)가 출력됨(Ⅰ)과 동시에 스위칭제어신호(φ1)와는 역상의 스위칭제어신호(φ2)도 출력된다(Ⅱ). 따라서, 1차등화기(50) 및 2차 등화기(60)의 입력단(X1)의 임피던스는 제어될 수 있는 값의 최대값을 갖게 됨으로써 전체 보상이득이 최대의 상태가 된다.

다음, A 구간은 샘플링전압과 기준전압(H)의 레벨이 같은 구간을 나타낸 것으로서, 이때의 전압제어발진기(70)의 출력(Ⅲ)은 전압차가 없으므로 최소치의 주파수(0Hz)가 된다. 그리고, 상보클럭제너레이터(80)로 부터는 상기 전압제어발진기(70)의 출력과 동상의 최소 주파수(0Hz; 논리 0)의 스위칭제어신호(φ1)가 출력됨(Ⅰ)과 동시에 스위칭제어신호(φ1)와는 역상의 스위칭제어신호(φ2)도 출력된다(Ⅱ). 따라서, 1차등화기(50) 및 2차등화기(60)의 입력단(X1)의 임피던스는 제어될 수 있는 값의 최소값을 갖게 됨으로써 전체 보상이득이 최소의 상태가 된다.

그리고, B 구간은 샘플링전압과 기준전압(H)의 레벨의 차기 1/2인 상태를 나타낸 것으로서, 이때의 전압제어발진기(70)의 출력(Ⅲ은 전압차가 1/2H이므로 발생시킬 수 있는 주파수범위의 1/2의 주파수(2Hz)가 된다. 그리고 상보클럭제너레이터(80)로 부터는 상기 전압제어발진기(70)의 출력과 동상의 주파수(2Hz)의 스위칭제어신호(φ1)가 출력됨(Ⅰ)과 동시에 스위칭제어신호(φ1)와는 역상의 스위칭제어신호(φ2)도 출력된다(Ⅱ). 따라서, 1차 등화기(50) 및 2차등화기(60)의 입력단(X1)의 임피던스는 제어될 수 있는 값의 중간값을 갖게 됨으로써 전체 보상이득이 중간상태가 된다.

또한, C 구간은 샘플링전압과 기준전압(H)의 레벨의 차가 3/4H인 상태를 나타낸 것으로서, 이때의 전압제어발진기(70)의 출력(Ⅲ)은 전압차가 3/4H이므로 최대발생주파수의 1/4의 주파수(1Hz)가 된다. 그리고, 상보클럭제너레이터(80)로 부터는 상기 전압제어발진기(70)의 출력과 동상의 주파수(1Hz)의 스위칭제어신호(φ1)가 출력됨(Ⅰ)과 동시에 스위칭제어신호(φ1)와는 역상의 스위칭제어신호(φ2)도 출력된다(Ⅱ). 따라서, 1차 등화기(50) 및 2차등화기(60)의 입력단(X1)의 임피던스는 제어될 수 있는 값의 1/4값을 갖게 됨으로써 전체 보상이득이 1/4상태가 된다.

마지막으로, D 구간은 샘플링전압과 기준전압(H)의 레벨의 차가 1/4H인 상태를 나타낸 것으로서, 이때의 전압제어발진기(70)의 출력(Ⅲ)은 전압차가 1/4H이므로 최대발생주파수의 3/4의 주파수(3Hz)가 된다. 그리고, 상보클럭제너레이터(80)로 부터는 상기 전압제어발진기(70)의 출력과 동상의 주파수(3Hz)의 스위칭제어신호(φ1)가 출력됨(Ⅰ)과 동시에 스위칭제어신호(φ1)와는 역상의 스위칭제어신호(φ2)도 출력된다(Ⅱ). 따라서, 1차 등화기(50) 및 2차등화기(60)의 입력단(X1)의 임피던스는 제어될 수 있는 값의 3/4값을 갖게 됨으로써 전체 보상이득이 3/4상태가 된다.

상기의 실시예에서는 데이터신호가 디지털이면서 특정한 레벨의 출력값 상태인 경우를 예를 들어 설명하였지만, 그 출력레벨과 관계없는 아날로그데이타의 경우에도 본 발명을 적용할 수 있다. 또한 전압제어발진기(70)로부터 발생되는 주파수도 저주파로 하였지만, 전송데이타의 최대 전송속도의 수십배의 범위내에서 자유롭게 설정할 수 있다.

제2도는 본 발명에 따른 데이터등화장치의 전송속도와 전송손실의 특성을 나타낸 것으로, 종축은 전송손실을, 횡축은 전송속도, 점선은 종래의 기술과 본 발명의 비료를 위한 기준선을 각각 나타낸 것이다. 도면에서 실선 4는 1차등화기(50)의 특성곡선이고, 실선 5는 2차등화기(60)의 특성곡선을 도시한 것이다. 전체적인 특성곡선인 실선 6이 나타내는 바와 같이 본 발명의 데이터등화장치는 전송속도가 증가됨에 따라 비례하여 전송손실이 감소된다.

[발명의 효과]

본 발명은 종래의 데이터등화장치가 고속의 데이터전송속도에서 전송손실이 증가되는 문제점과, 저항회로를 사용함에 따른 집적화가 용아히지 않는 문제점, 제어를 정확히 하기 어려운점, 설계가 용이하지 않은 문제점 및, 동작의 오차가 발생된다는 문제점을 해결한 것으로서,

등화장치의 회로를 캐패시터 및 스위치드캐패시터필터를 사용하여 구성함으로써, 데이터의 전송속도가 고속일수록 전송손실이 감소되고, 집적화하기에 용이하며, 상보클럭제너레이터에 의해 스위치드캐패시터필터를 스위칭제어 함으로서 보상제어를 정확히 할 수 있고, 비례적인 수치의 소자를 사용함으로써 설계가 용이하며, 오차가 거의 발생되지 않는 효과가 있다.

Claims

데이터 전송시 전송 손실을 보상하여 정보전달을 정확히 하고 집적화 하기에 용이한 데이터등화장치에 있어서; 제 1 및 제 2 스위칭 제어신호(φ1, φ2)에 응답해서 입력되는 데이터 신호를 1차적으로 보상하는 1차등화기(50)와; 상기 제 1 및 제 2 스위칭 제어신호(φ1, φ2)에 응답해서 1차적으로 보상된 데이터 신호를 2차적으로 보상하는 2차등화기(60)와; 상기 2차등화기(60)로부터 출력된 신호의 전압과 소정의 기준 전압을 비교하여 상기 출력 신호 전압과 상기 기준 전압 사이의 전압차에 해당되는 주파수를 가지는 발진 신호를 발생하는 전압제어발진기(70) 및; 상기 발진 신호에 응답해서 상기 제 1 및 제 2 스위칭 제어신호(φ1, φ2)를 발생하는 상보클럭제너레이터(80)를 포함하며, 상기 1차 및 2차등화기(50,60) 각각은, 반전 및 비반전 입력단(-,+)을 가지는 연산 증폭기(B1, B2)와; 대응하는 입력 신호를 받아들이는 일단자 및 상기 연산 증폭기(B1, B2)의 반전 입력단(-)에 연결된 타 단자를 가지는 제1 커패시터(C4, C8)와; 상기 대응하는 입력 신호에 일 단자가 연결되며, 상기 제 1 스위칭 제어신호(φ1)에 따라 스위치 온/오프되는 제 1 스위칭 소자(F1, F9)와; 상기 연산 증폭기(B1, B2)의 반전 입력단(-)에 연결된 일 단자를 가지며, 상기 제 1 스위칭 제어신호(φ1)에 따라 스위치 온/오프되는 제 1 스위칭 소자(F2, F10)와; 상기 제 1 및 제 2 스위칭 소자(F1, F2)의 타 단자 사이에 연결된 제 2 커패시터(C6, C10)와; 상기 제 1 스위칭 소자(F1, F9)의 타 단자와 접지 사이에 연결되며, 상기 제 1 스위칭 제어신호(φ1)와 상보적인 상기 제 2 스위칭 제어신호(φ2)에 따라 스위치 온/오프 되는 방전용 제 3 스위칭 소자(F3, F11)및; 상기 제 2 스위칭 소자(F2, F12) 및 상기 접지 사이에 연결되며, 상기 제 2 스위칭제어신호(φ2)에 따라 스위치 온/오프 되는 방전용 제 4 스위칭 소자(F4, F12)로 구성되는 것을 특징으로 하는 데이터등화장치.
제1항에 있어서, 상기 1차등화기(50)는, 상기 연산증폭기(B1)의 반전 입력단(-)과 상기 연산증폭기(B1)의 출력단 사이에 접속된 제 3 캐패시터(C5)와; 상기 제 3 캐패시터(C5)와 병렬회로를 구성할 수 있도록 직렬로 접속된 제 5 스위칭 소자(F5), 제 4 캐패시터(C7) 그리고 제 6 스위칭 소자(F6) 및; 상기 제 4 캐패시터(C7)의 양단과 접지간에 각각 접속된 방전용 제 7 제 8 스위칭 조사(F7, F8)로 구성되는 것을 특징으로 하는 데이타등화장치.
제2항에 있어서, 상기 제 5 및 제 6 스위칭 소자(F5, F6)는 지정된 주기를 가지는 제 3 스위칭 제어신호(φ4)에 따라 스위치 온/오프 되고, 상기 제 7 및 제 8 스위칭 소자(F7, F8)는 상기 제 3 스위칭제어신호(φ4)와 상보적인 제 4 스위칭제어신호(φ3)에 따라 온/오프 되는 것을 특징르로 하는 데이터등화장치.
제1항에 있어서, 상기 2차등화기(60)는, 상기 연산증폭기(B2)의 반전 입력단(-)과 상기 연산증폭기(B2)의 출력단 사이에 접속된 제 3 캐패시터(C9)와; 상기 제 3 캐패시터(C9)와 병렬회로를 구성할 수 있도록 직렬로 접속된 제 5 스위칭소자(F13)와 제 4 캐패시터(C11) 및 제 6 스위칭소자(F14) 및; 상기 제 4 캐패시터(C11)의 양단과 접지간에 각각 접속된 방전용 제 7 및 제 8 스위칭 소자(F15, F16)로 구성되는 것을 특징으로 하는 데이터등화장치.
제4항에 있어서, 상기 제 5 및 제 6 스위칭 소자(F13, F14)는 지정된 주기를 가지는 제 3 스위칭 제어신호(φ4)에 따라 스위치 온/오프 되고, 상기 제 7 및 제 8 스위칭 소자(F15, F16)는 상기 제 3 스위칭 제어신호(φ4)와 상보적인 제 4 스위칭제어신호(φ3)에 따라 스위치 온/오프 되는 것을 특징으로 하는 데이터등화장치.
제2항 또는 제4항에 있어서, 상기 1등화기(50)의 캐패시터(C4-C7)의 용량은 2차등화기(60)의 캐패시터(C8-C11)와 다른 것을 특징으로 하는 데이터등화장치.
제1항에 있어서, 상기 전압제어발진기(70)는 그 출력되는 주파수의 최저값이 전송되는 데이터의 최대주파수의 수십 배의 값을 갖는 것을 특징으로 하는 데이터등화장치.