KR970078218A - 데이타등화장치 - Google Patents
데이타등화장치 Download PDFInfo
- Publication number
- KR970078218A KR970078218A KR1019960017423A KR19960017423A KR970078218A KR 970078218 A KR970078218 A KR 970078218A KR 1019960017423 A KR1019960017423 A KR 1019960017423A KR 19960017423 A KR19960017423 A KR 19960017423A KR 970078218 A KR970078218 A KR 970078218A
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor
- switching elements
- switching
- equalizer
- data
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/10—Compensating for variations in line balance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
본 발명은 전송선로 상에서의 데이타 전송손실을 보상하기 위한 데이타 등화장치에 관한 것으로, 데이타 출력신호와 기준전압의 차이가 클수록 상보클럭제너레이터의 출력주파수를 증가시키고, 출력신호가 기준전압의 차이가 작을수록 상보클럭제너레이터의 출력주파수를 감소시켜 등화기의 스위칭소자를 스위칭제어하면, 등화기의 임피던스가 제어됨으로써 등화기의 보상이득이 일정하게 조절되어 고속의 데이타를 적은 손실로 정확하게 전송할 수 있고, 캐패시터의 용량을 일정비로 구성함으로써 집적화 하기에도 용이하다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 실시예에 따른 데이타등화장치의 전송속도와 전송 손실의 특성을 나타낸 도면, 제4도는 본 발명의 실시예에 따라 캐패시터 및 스위칭소자로 구성된 데이타등화장치를 도시한 도면.
Claims (15)
- 데이타 전송시 전송손실을 보상하여 정보전달을 정확히 하고 집적화 하기에도 용이한 데이타등화장치에 있어서, 입력되는 데이타 신호를 1차적으로 보상하기 위한 1차등화기(50)와; 1차적으로 보상된 신호를 보다 정확하게 보상하기 위한 2차등화기(60); 상기 2차등화기(60)의 출력신호와 기준전압을 비교하기 위한 전압제어 발진기(70) 및; 스위칭제어신호(1,2)를 발생시키는 상보클럭제너레이터(80)로 구성된 것을 특징으로 하는 데이타 등화장치.
- 제1항에 있어서, 상기 1차등화기(50)는 연산증폭기와; 신호입력단(81)과 연산증폭기(B1)의 반전입력단(-)간에 접속된 캐패시(C4); 상기 캐패시터(C4)와 병렬회로를 구성할 수 있도록 접속된 스위칭소자(F1)와 캐패시터(C6) 및 스위칭소자(F2); 상기 캐패시터(C6)의 양단과 접지간에 각각 접속된 방전용 스위칭 소자(F3,F4); 상기 연산증폭기(B1)의 반전입력단(-)과 연산증폭기(B1)의 출력단 간에 접속된 캐패시터(C5); 상기 캐패시터(C5)와 병렬회로를 구성할 수 있도록 직렬로 접속된 스위칭소자(F5)와 캐패시터(C7) 및 스위칭소자(F6); 상기 캐패시터(C7)의 양단과 접지간에 각각 접속된 방전용 스위칭소자(F7,F8)로 구성된 것을 특징으로 하는 데이타등화장치.
- 제2항에 있어서, 상기 스위칭소자(F1,F2)는 상보클럭제너레이터(80)에 의해 발생되는 주기적 스위칭제어신호(1)에 의해 제어되고; 스위칭소자(F3,F4)는 상보클럭제너레이터(80)에 의해 발생되는 주기적 스위칭 제어신호(2)에 의해 제어되는 것을 특징으로 하는 데이타등화장치.
- 제2항에 있어서, 상기 스위칭소자(F5,F6)는 지정된 주기의 스위칭제어신호(4)에 의해서 제어되고; 스위칭소자(F7,F8)는 지정된 주기의 스위칭제어신호(3)에 의해서 제어되는 것을 특징으로 하는 데이타등화장치.
- 제2항에 있어서, 상기 스위칭소자(F1,F2)와 스위칭소자 (F3,F4)는 서로 상보적으로 동작하는 것을 특징으로 하는 데이타등화장치.
- 제2항에 있어서, 상기 스위칭소자(F5,F6)와 스위칭소자 (F7,F8)는 서로 상보적으로 동작하는 것을 특징으로 하는 데이타등화장치.
- 제1항에 있어서, 상기 2차등화기(60)는 연산증폭기(B2)와; 신호입력단과 연산증폭기(B2)의 반전입력단(-)간에 접속된 캐패시터(C8); 상기 캐패시터(C8)와 병렬회로를 구성할 수 있도록 직렬로 접속된 스위칭소자(F9)와 캐패시터(C10) 및 스위칭소자(F10); 상기 캐패시터(C10)의 양단과 접지간에 각각 접속된 방전용 스위칭소자(F11,F12);상기 연산증폭기(B2)의 반전입력단(-)과 연산증폭기(B2)의 출력단 간에 접속된 캐패시터(C9); 상기 캐패시터(C9)와 병렬회로를 구성할 수 있도록 직렬로 접속된 스위칭소자(F13)와 캐패시터(C11)및 스위치소자(F14); 상기 캐패시터(C11)의 양단과 접지간에 각각 접속된 반전용 스위칭소자(F15,F16)로 구성된 것을 특징으로 하는 데이타등화장치.
- 제7항에 있어서, 상기 스위칭소자(F9,F10)는 상보클럭제너레이터(80)에 의해 발생되는 주기적 스위칭제어신호(1)에 의해 제어되고; 스위칭소자(F11,F12)는 상보클럭제너레이터(80)에 의해 발생되는 주기적 스위칭제어신호(2)에 의해 제어되는 것을 특징으로 하는 데이타등화장치.
- 제7항에 있어서, 상기 스위칭소자(F13,F14)는 지정된 주기의 스위칭제어신호(4)에 의해 제어되고; 스위칭소자(F15,F16)는 지정된 주기의 스위칭제어신호(3)에 의해 제어되는 것을 특징으로 하는 데이타등화장치.
- 제6항에 있어서, 상기 스위칭소자(F9,F10)와 스위칭소자(F11,F12)는 서로 상보적으로 동작하는 것을 특징으로 하는 데이타등화장치.
- 제2항 및 제7항에 있어서, 상기 캐패시터 C4와 C6, 캐패시터 C5와 C7, 캐패시터 C8과 C10, 캐패시터 C9와 C11이 일정비의 용량인 것을 특징으로 하는 데이타등화장치.
- 제2항 및 제7항에 있어서, 상기 1차등화기(50)의 캐패시터(C4-C7)의 용량은 2차등화기(60)의 캐패시터(C8-C11)와 다른 것을 특징으로 하는 데이타등화장치.
- 제1항에 있어서, 상기 전압제어발진기(70)는 2차등화기(60)의 출력신호와 소정의 기준전압을 비교하여 그 차이에 해당되는 주파수를 발생시키는 것을 특징으로 하는 데이타등화장치.
- 제1항에 있어서, 상기 전압제어발진기(70)는 그 출력되는 주파수의 최저값이 전송되는 데이타의 최대주파수의 수십배의 값을 갖는 것을 특징으로 하는 데이타등화장치.
- 제1항에 있어서, 상기 상보클럭제너레이터(80)는 전압제어발진기(70)의 출력주파수신호를 입력받아 서로 상보적인 스위칭신호(1,2)를 출력시키는 것을 특징으로 하는 데이타 등화장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960017423A KR100191781B1 (ko) | 1996-05-22 | 1996-05-22 | 데이타등화장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960017423A KR100191781B1 (ko) | 1996-05-22 | 1996-05-22 | 데이타등화장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970078218A true KR970078218A (ko) | 1997-12-12 |
KR100191781B1 KR100191781B1 (ko) | 1999-06-15 |
Family
ID=19459464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960017423A KR100191781B1 (ko) | 1996-05-22 | 1996-05-22 | 데이타등화장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100191781B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100812073B1 (ko) | 2006-11-09 | 2008-03-07 | 삼성에스디아이 주식회사 | 차동 신호 전송 시스템 및 이를 구비한 평판표시장치 |
-
1996
- 1996-05-22 KR KR1019960017423A patent/KR100191781B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100191781B1 (ko) | 1999-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0707381B1 (en) | Circuit and method for generating a clock signal | |
EP0377897A2 (en) | Duty ratio control circuit apparatus | |
US9059688B2 (en) | High-precision oscillator systems with feed forward compensation for CCFL driver systems and methods thereof | |
KR100968000B1 (ko) | 저이득 디지털 제어 발진기를 위한 정전용량 튜닝 네트워크 | |
EP0840952A1 (en) | Accurate rc oscillator having peak-to-peak voltage control | |
KR20050074516A (ko) | 정전압 회로 | |
KR900017281A (ko) | 능동 필터 회로 | |
US8035427B2 (en) | Signal generating apparatus capable of measuring trip point of power-up signal and method of measuring trip point of power-up signal using the same | |
KR920009075A (ko) | 파형 정형 회로 | |
US7138874B2 (en) | Two-stage amplifier | |
KR940002809B1 (ko) | 프로그램 가능한 톱니파 발생기 및 톱니파 신호발생방법 | |
KR970078218A (ko) | 데이타등화장치 | |
EP0772297B1 (en) | A circuit for generating an output signal having a 50% duty cycle | |
US5459438A (en) | Negative feedback frequency stabilized pulse oscillator | |
US7382181B2 (en) | Method and apparatus for tuning GMC filter | |
EP1783905A1 (en) | Impedance circuit, power supply device | |
US6525586B1 (en) | Programmable delay element using differential technique | |
WO1984003597A1 (en) | Switched capacitor oscillator | |
EP0711041A1 (en) | Phase-locked circuit | |
EP0963038A2 (en) | SRPP circuit having wide frequency range | |
KR0116804Y1 (ko) | 삼각형태의 파형 발생회로 | |
US11677371B2 (en) | Offset compensation circuitry for an amplification circuit | |
JPH0326121A (ja) | 周波数変調パネルの非実装時の変調度制御回路 | |
US20230283252A1 (en) | Method for compensating for an internal voltage offset between two inputs of an amplifier | |
GB1580335A (en) | Capacitance to frequency converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080102 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |