JPH0346918B2 - - Google Patents
Info
- Publication number
- JPH0346918B2 JPH0346918B2 JP61074114A JP7411486A JPH0346918B2 JP H0346918 B2 JPH0346918 B2 JP H0346918B2 JP 61074114 A JP61074114 A JP 61074114A JP 7411486 A JP7411486 A JP 7411486A JP H0346918 B2 JPH0346918 B2 JP H0346918B2
- Authority
- JP
- Japan
- Prior art keywords
- bridge
- point
- strobe
- sampling
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005070 sampling Methods 0.000 claims description 69
- 239000003990 capacitor Substances 0.000 claims description 31
- 230000008859 change Effects 0.000 description 12
- 239000000872 buffer Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000014759 maintenance of location Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000002730 additional effect Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
Landscapes
- Analogue/Digital Conversion (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Time-Division Multiplex Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はサンプリング回路、特に高周波動作の
ブリツジ型サンプルホールド回路に関する。
ブリツジ型サンプルホールド回路に関する。
典型的なサンプルホールド（以下Ｓ＆Ｈとい
う）回路では、サンプリングインターバル（期
間）中の入力信号波形の瞬時電圧にコンデンサを
充電し、次にホールド（保持）期間中にはこの入
力信号をコンデンサから切離す。このサンプリン
グコンデンサにストアした電圧は例えばアナロ
グ・デジタル（Ａ／Ｄ）変換器により対応するデ
ジタル値に変換されてランダムアクセスメモリ
（RAM）等のメモリデバイスにストアされる。
サンプリングされる信号波形のサイクル中の異な
る点で取りデジタル値としてストアされたものは
アナログ波形の近似アナログ値であり、種々の用
途がある。
う）回路では、サンプリングインターバル（期
間）中の入力信号波形の瞬時電圧にコンデンサを
充電し、次にホールド（保持）期間中にはこの入
力信号をコンデンサから切離す。このサンプリン
グコンデンサにストアした電圧は例えばアナロ
グ・デジタル（Ａ／Ｄ）変換器により対応するデ
ジタル値に変換されてランダムアクセスメモリ
（RAM）等のメモリデバイスにストアされる。
サンプリングされる信号波形のサイクル中の異な
る点で取りデジタル値としてストアされたものは
アナログ波形の近似アナログ値であり、種々の用
途がある。
最も一般的なサンプリングブリツジ回路の例を
第２図に示す。この回路はアノードがＡ点に接続
された２個のダイオードCR1とCR2及びカソード
がＢ点に接続された２個の他のダイオードCR3と
CR4より成るシヨツトキダイオードブリツジを含
んでいる。CR1のカソードはCR3のアノードにＣ
点で接続され、CR2のカソードとCR4のアノード
はＤ点に接続されている。サンプリングされる電
圧波形ViがＣ点に入力され、サンプリングされ
た出力（サンプル）電圧VoがＤ点に現われる。
出力電圧VoはホールドコンデンサChを充電す
る。第１ストローブ電流源IS1がＡ点に接続され、
第２ストローブ電流源IS2がＢ点に接続される。
なお、第２図を含め、本明細書では、これら第１
及び第２ストローブ電流源IS1及びIS2の電流の向
き（図の矢印の向き）を、ダイオードブリツジを
順バイアスする方向として示すが、第１及び第２
ストローブ電流源IS1及びIS2がダイオードブリツ
ジを逆バイアスする際には、その電流の向きが矢
印とは逆になる点に留意されたい。また、ストロ
ーブ電流を、以下、単にストローブと呼ぶことも
ある。クランプダイオードD1を点Ａと接地間に
カソードをＡ点側にして接続し、他のクランプダ
イオードD2をＢ点と接地間にアノードをＢ点に
して接続する。
第２図に示す。この回路はアノードがＡ点に接続
された２個のダイオードCR1とCR2及びカソード
がＢ点に接続された２個の他のダイオードCR3と
CR4より成るシヨツトキダイオードブリツジを含
んでいる。CR1のカソードはCR3のアノードにＣ
点で接続され、CR2のカソードとCR4のアノード
はＤ点に接続されている。サンプリングされる電
圧波形ViがＣ点に入力され、サンプリングされ
た出力（サンプル）電圧VoがＤ点に現われる。
出力電圧VoはホールドコンデンサChを充電す
る。第１ストローブ電流源IS1がＡ点に接続され、
第２ストローブ電流源IS2がＢ点に接続される。
なお、第２図を含め、本明細書では、これら第１
及び第２ストローブ電流源IS1及びIS2の電流の向
き（図の矢印の向き）を、ダイオードブリツジを
順バイアスする方向として示すが、第１及び第２
ストローブ電流源IS1及びIS2がダイオードブリツ
ジを逆バイアスする際には、その電流の向きが矢
印とは逆になる点に留意されたい。また、ストロ
ーブ電流を、以下、単にストローブと呼ぶことも
ある。クランプダイオードD1を点Ａと接地間に
カソードをＡ点側にして接続し、他のクランプダ
イオードD2をＢ点と接地間にアノードをＢ点に
して接続する。
ホールド期間中、入力波形Viはサンプリング
されず、ストローブ電流源IS1とIs2とはCR1乃至
CR4を逆バイアスしてVoをViと無関係に保持す
る。D1及びD2は共に順バイアスされてＡ、Ｂ点
のストローブ信号電圧VS1とVS2を夫々接地レベ
ルよりダイオード１個分の順バイアス電圧だけ低
い及び高い電圧にクランプする。サンプリング期
間を開始するには、IS1とIS2との方向を反転させ
てCR1乃至CR4を順バイアスしてVoをViに結合
してChをViの電流で充電するようにする。スト
ローブ電流源IS1とIS2が再度反転すると、逆バイ
アスされたブリツジダイオードCR1−CR4がVo
とVi間の結合を解き、ストローブ反転時の入力
電圧ViがChにホールドされるようにする。
されず、ストローブ電流源IS1とIs2とはCR1乃至
CR4を逆バイアスしてVoをViと無関係に保持す
る。D1及びD2は共に順バイアスされてＡ、Ｂ点
のストローブ信号電圧VS1とVS2を夫々接地レベ
ルよりダイオード１個分の順バイアス電圧だけ低
い及び高い電圧にクランプする。サンプリング期
間を開始するには、IS1とIS2との方向を反転させ
てCR1乃至CR4を順バイアスしてVoをViに結合
してChをViの電流で充電するようにする。スト
ローブ電流源IS1とIS2が再度反転すると、逆バイ
アスされたブリツジダイオードCR1−CR4がVo
とVi間の結合を解き、ストローブ反転時の入力
電圧ViがChにホールドされるようにする。
CR1−CR4はすべて並列キヤパシタンスを有す
る。そこで、Ｄ点の出力信号Voがホールド期間
の開始時にＡ点、Ｂ点の電圧VS1，VS2間の中間
値（即ちViが０でない）でないとき、ストロー
ブ電流源はCR2とCR4とを介して異なる電流量を
流す。その結果、Chに電荷が加算又は減算され
て差を生じ、Chのサンプル電圧がサンプリング
ストローブの終了直後に増減してサンプル電圧に
エラーを生じる。このように生じたエラーを「ス
トローブスイードスルー」と呼ぶ。ダイオードの
キヤパシタンスは電圧に対して非線形であるの
で、この「ストローブフイードスルー」誤差は、
サンプリング時のViの接地レベルからの大きさ
の偏差に対して非線形である。この効果はChの
大きさに反比例するので、サンプリング帯域幅を
増加する、即ち取込み時間を短くするためChを
減少することを妨げ、よつてストローブ周波数を
制限する。第４図は第２図のサンプリング及びホ
ールド期間中のVi，Vo，VS1，VS2の動作を示す
信号波形図であつて、Voへのストローブフイー
ドスルー誤差を示している。すなわち、第４図の
場合、入力電圧波形Viは、ダイオードブリツジ
が逆バイアスされた最初のホールド（保持）期間
中の前半で負の値であるが、この期間の後半から
接地レベルに向かつて上昇し、サンプリング（サ
ンプル）期間中の前半も更に正に向かつて上昇
し、その後、ある正の値に維持される。なお、第
４図の各波形において、中央の太い水平線が接地
レベルを示す。一方、最初の保持期間中、電圧
VS1及びVS2は、クランプダイオードＤ１及びＤ
２の作用により、ダイオード１個分の順バイアス
電圧だけ低い値及び高い値である。また、出力電
圧Voは、直前にサンプリングした電圧を保持し
ている。次に、ダイオードブリツジが順バイアス
されてサンプリング期間になると、電圧VS1及び
VS2は、入力電圧Viよりもダイオード１個分の順
バイアス電圧だけ高い値及び低い値となる。一
方、出力電圧Voは、入力電圧Viに追従する。再
び、ダイオードブリツジが逆バイアスされて、２
度目の保持期間になると、電圧VS1及びVS2は、
１度目の保持期間と同様に、ダイオード１個分の
順バイアス電圧だけ低い値及び高い値となる。し
かし、サンプリング期間の最終時点での入力電圧
Viが接地レベルでないので、出力電圧Voは、上
述の如く、CR1−CR4の並列キヤパシタンスによ
る「ストローブフイードスルー」誤差の影響によ
り、サンプリング期間の最終値よりも低下する点
に留意されたい。
る。そこで、Ｄ点の出力信号Voがホールド期間
の開始時にＡ点、Ｂ点の電圧VS1，VS2間の中間
値（即ちViが０でない）でないとき、ストロー
ブ電流源はCR2とCR4とを介して異なる電流量を
流す。その結果、Chに電荷が加算又は減算され
て差を生じ、Chのサンプル電圧がサンプリング
ストローブの終了直後に増減してサンプル電圧に
エラーを生じる。このように生じたエラーを「ス
トローブスイードスルー」と呼ぶ。ダイオードの
キヤパシタンスは電圧に対して非線形であるの
で、この「ストローブフイードスルー」誤差は、
サンプリング時のViの接地レベルからの大きさ
の偏差に対して非線形である。この効果はChの
大きさに反比例するので、サンプリング帯域幅を
増加する、即ち取込み時間を短くするためChを
減少することを妨げ、よつてストローブ周波数を
制限する。第４図は第２図のサンプリング及びホ
ールド期間中のVi，Vo，VS1，VS2の動作を示す
信号波形図であつて、Voへのストローブフイー
ドスルー誤差を示している。すなわち、第４図の
場合、入力電圧波形Viは、ダイオードブリツジ
が逆バイアスされた最初のホールド（保持）期間
中の前半で負の値であるが、この期間の後半から
接地レベルに向かつて上昇し、サンプリング（サ
ンプル）期間中の前半も更に正に向かつて上昇
し、その後、ある正の値に維持される。なお、第
４図の各波形において、中央の太い水平線が接地
レベルを示す。一方、最初の保持期間中、電圧
VS1及びVS2は、クランプダイオードＤ１及びＤ
２の作用により、ダイオード１個分の順バイアス
電圧だけ低い値及び高い値である。また、出力電
圧Voは、直前にサンプリングした電圧を保持し
ている。次に、ダイオードブリツジが順バイアス
されてサンプリング期間になると、電圧VS1及び
VS2は、入力電圧Viよりもダイオード１個分の順
バイアス電圧だけ高い値及び低い値となる。一
方、出力電圧Voは、入力電圧Viに追従する。再
び、ダイオードブリツジが逆バイアスされて、２
度目の保持期間になると、電圧VS1及びVS2は、
１度目の保持期間と同様に、ダイオード１個分の
順バイアス電圧だけ低い値及び高い値となる。し
かし、サンプリング期間の最終時点での入力電圧
Viが接地レベルでないので、出力電圧Voは、上
述の如く、CR1−CR4の並列キヤパシタンスによ
る「ストローブフイードスルー」誤差の影響によ
り、サンプリング期間の最終値よりも低下する点
に留意されたい。
CR1乃至CR4のキヤパシタンスもまた保持期間
中ViをいくらかVoに結合して、ViとしてChに保
持した電圧を前回のサンプリング値から変化させ
る。この変化により生じる誤差を「ブローバイ」
エラーと呼ぶ。この「ブローバイ」エラーはVi
の信号周波数が高くなると一層顕著になる。よつ
て、入力信号Vi、第２図の回路の帯域幅及びス
トローブ信号のスイツチング周波数はブリツジダ
イオードに付随するキヤパシタンスで制限され
る。
中ViをいくらかVoに結合して、ViとしてChに保
持した電圧を前回のサンプリング値から変化させ
る。この変化により生じる誤差を「ブローバイ」
エラーと呼ぶ。この「ブローバイ」エラーはVi
の信号周波数が高くなると一層顕著になる。よつ
て、入力信号Vi、第２図の回路の帯域幅及びス
トローブ信号のスイツチング周波数はブリツジダ
イオードに付随するキヤパシタンスで制限され
る。
ブリツジ型Ｓ＆Ｈ回路の従来の改良例を第３図
に示している。この回路では、ストローブフイー
ドスルー誤差をクランプ用ダイオードＤ１とＤ２
をバツフアB1を介してVoに接続することにより
低減している。回路出力VoutはバツフアB1から
取出している。この構成により、ストローブの反
転時にVoがVS1とVS2の中点にあるので、ストロ
ーブの反転の直後にＤ１とＤ２に平衡電流を流す
ためChの電荷の変化を必要としない。しかし、
第３図の回路は第２図の回路と比較してストロー
ブフイードスルー誤差を低減するが、第３図のＤ
１とＤ２に関連するキヤパシタンスが保持期間中
にViとVoの結合を増加するので、ブローバイエ
ラーが増加する。また、バツフアB1の遅延によ
り、フイードスルー補償が不完全となり、入力周
波数が増加するとエラーも増加する。
に示している。この回路では、ストローブフイー
ドスルー誤差をクランプ用ダイオードＤ１とＤ２
をバツフアB1を介してVoに接続することにより
低減している。回路出力VoutはバツフアB1から
取出している。この構成により、ストローブの反
転時にVoがVS1とVS2の中点にあるので、ストロ
ーブの反転の直後にＤ１とＤ２に平衡電流を流す
ためChの電荷の変化を必要としない。しかし、
第３図の回路は第２図の回路と比較してストロー
ブフイードスルー誤差を低減するが、第３図のＤ
１とＤ２に関連するキヤパシタンスが保持期間中
にViとVoの結合を増加するので、ブローバイエ
ラーが増加する。また、バツフアB1の遅延によ
り、フイードスルー補償が不完全となり、入力周
波数が増加するとエラーも増加する。
従つて、信号のブローバイエラーを増加するこ
となくストローブのフイードスルー誤差を最小に
するＳ＆Ｈ回路を得ることが必要且つ有用であ
る。
となくストローブのフイードスルー誤差を最小に
するＳ＆Ｈ回路を得ることが必要且つ有用であ
る。
本発明の目的の１つは信号ブローバイエラーを
増加することなくストローブフイードスルー誤差
を低減し得る新規且つ改良したサンプリング回路
を提供することである。
増加することなくストローブフイードスルー誤差
を低減し得る新規且つ改良したサンプリング回路
を提供することである。
本発明の１つの観点によると、サンプリングダ
イオードブリツジはサンプリングしたい電圧波形
信号を、ブリツジのすべてのダイオードがストロ
ーブパルスにより順バイアスされたとき、保持コ
ンデンサに結合し、これにより保持コンデンサが
入力信号のその時点の振幅まで順バイアスされる
ようにする。ストローブ信号が反転すると、ブリ
ツジのダイオードは逆バイアスされて入力信号と
コンデンサとの結合を切つて、ストローブ信号が
反転された瞬間に受けた電荷を保持コンデンサが
保持するようにする。ストローブ信号の反転後に
サンプリングブリツジが平衡に戻るために充電コ
ンデンサへまたはそれから流れるに要する正味の
電荷は補償ブリツジにより作られる等振幅且つ逆
位相の正味電荷流とつり合うようにする。よつて
保持コンデンサの保持期間中の電荷は実質的に変
化せず、サンプリングブリツジのストローブフイ
ードスルーによるサンプル電圧エラーは実質的に
排除される。
イオードブリツジはサンプリングしたい電圧波形
信号を、ブリツジのすべてのダイオードがストロ
ーブパルスにより順バイアスされたとき、保持コ
ンデンサに結合し、これにより保持コンデンサが
入力信号のその時点の振幅まで順バイアスされる
ようにする。ストローブ信号が反転すると、ブリ
ツジのダイオードは逆バイアスされて入力信号と
コンデンサとの結合を切つて、ストローブ信号が
反転された瞬間に受けた電荷を保持コンデンサが
保持するようにする。ストローブ信号の反転後に
サンプリングブリツジが平衡に戻るために充電コ
ンデンサへまたはそれから流れるに要する正味の
電荷は補償ブリツジにより作られる等振幅且つ逆
位相の正味電荷流とつり合うようにする。よつて
保持コンデンサの保持期間中の電荷は実質的に変
化せず、サンプリングブリツジのストローブフイ
ードスルーによるサンプル電圧エラーは実質的に
排除される。
本発明の他の観点の好適実施例によると、サン
プリング及び補償ブリツジは実質的に同じであ
る。これらサンプリングブリツジ及び補償ブリツ
ジにより逆位相の充電電流を発生するには、サン
プリングブリツジ入力信号の逆位相を補償ブリツ
ジの入力に印加して、且つ補償ブリツジへのスト
ローブ電流をサンプリングブリツジに印加するス
トローブ電流と同相で供給する。保持期間中、サ
ンプリングブリツジにより生じる信号のブローバ
イは等振幅且つ逆位相関係の補償ブリツジの信号
ブローバイにより吸収される。よつて、保持コン
デンサの電荷への信号ブローバイの効果は最小に
なされる。
プリング及び補償ブリツジは実質的に同じであ
る。これらサンプリングブリツジ及び補償ブリツ
ジにより逆位相の充電電流を発生するには、サン
プリングブリツジ入力信号の逆位相を補償ブリツ
ジの入力に印加して、且つ補償ブリツジへのスト
ローブ電流をサンプリングブリツジに印加するス
トローブ電流と同相で供給する。保持期間中、サ
ンプリングブリツジにより生じる信号のブローバ
イは等振幅且つ逆位相関係の補償ブリツジの信号
ブローバイにより吸収される。よつて、保持コン
デンサの電荷への信号ブローバイの効果は最小に
なされる。
本発明の更に別の観点によると、本発明の別の
実施例では、逆位相の充電電流を発生するのに、
テスト入力信号と同様の入力信号を補償ブリツジ
に印加し、ストローブ電流をサンプリングブリツ
ジのストローブ電流と逆位相関係で補償ブリツジ
に印加する。本発明のこの実施例では、信号ブロ
ーバイエラーを増減することなくストローブフイ
ードスルーを減少する。従つて、サンプルされた
信号と逆位相の信号が得られるときは、信号ブロ
ーバイエラーを低減する第１の実施例が他の実施
例より好ましい。
実施例では、逆位相の充電電流を発生するのに、
テスト入力信号と同様の入力信号を補償ブリツジ
に印加し、ストローブ電流をサンプリングブリツ
ジのストローブ電流と逆位相関係で補償ブリツジ
に印加する。本発明のこの実施例では、信号ブロ
ーバイエラーを増減することなくストローブフイ
ードスルーを減少する。従つて、サンプルされた
信号と逆位相の信号が得られるときは、信号ブロ
ーバイエラーを低減する第１の実施例が他の実施
例より好ましい。
第１図は本発明によるＳ＆Ｈ回路１０の基本構
成を図示している。サンプリング期間にストロー
ブ電流IS1，IS2を供給してサンプリングブリツジ
１２のシヨツトキダイオードCR１−CR４を順バ
イアスとした際の印加サンプリング電圧信号Vi
の瞬時電圧振幅に保持コンデンサChを充電する
よう構成している。ストローブ電流IS1，IS2が反
転すると、ダイオードCR１−CR４が逆バイアス
されてテスト電圧信号Viを保持コンデンサChか
ら実質的に結合を切り、保持期間が開始する。よ
つて、保持期間中にChの両端電圧VoはIS1，IS2が
反転した瞬間のViのサンプル電圧のままである。
成を図示している。サンプリング期間にストロー
ブ電流IS1，IS2を供給してサンプリングブリツジ
１２のシヨツトキダイオードCR１−CR４を順バ
イアスとした際の印加サンプリング電圧信号Vi
の瞬時電圧振幅に保持コンデンサChを充電する
よう構成している。ストローブ電流IS1，IS2が反
転すると、ダイオードCR１−CR４が逆バイアス
されてテスト電圧信号Viを保持コンデンサChか
ら実質的に結合を切り、保持期間が開始する。よ
つて、保持期間中にChの両端電圧VoはIS1，IS2が
反転した瞬間のViのサンプル電圧のままである。
ダイオードCR１とCR２のアノードはサンプリ
ングブリツジ１２のＡ点に、CR３とCR４のカソ
ードはＢ点に接続される。ダイオードCR１のカ
ソードはCR３のアソードと共にＣ点に、またCR
２のカソードはCR４のアソードと共にＤ点に接
続される。電流源１４はストローブ電流IS1をＡ
点に流入してサンプリング期間中CR１−CR４を
順バイアスし、保持期間中はＡ点から電流を吸い
とつてCR１−CR４を逆バイアスにする。電流源
１６はサンプリング期間中Ｂ点からストローブ電
流IS2を吸いとり、保持期間中はＢ点に電流を供
給する。Ｂ点の最大電圧VS2はアノードをＢ点に
接続しカソードを接地したクランプ用シヨツトキ
ダイオードＤ２により、接地レベルからダイオー
ドの順バイアス電圧分正電位に制限される。同様
に、Ａ点の最小電圧は、カソードをＡ点に接続し
アノードを接地したクランプ用シヨツトキダイオ
ードＤ１により接地レベルより１個のダイオード
の順バイアス電圧分負電位に制限される。
ングブリツジ１２のＡ点に、CR３とCR４のカソ
ードはＢ点に接続される。ダイオードCR１のカ
ソードはCR３のアソードと共にＣ点に、またCR
２のカソードはCR４のアソードと共にＤ点に接
続される。電流源１４はストローブ電流IS1をＡ
点に流入してサンプリング期間中CR１−CR４を
順バイアスし、保持期間中はＡ点から電流を吸い
とつてCR１−CR４を逆バイアスにする。電流源
１６はサンプリング期間中Ｂ点からストローブ電
流IS2を吸いとり、保持期間中はＢ点に電流を供
給する。Ｂ点の最大電圧VS2はアノードをＢ点に
接続しカソードを接地したクランプ用シヨツトキ
ダイオードＤ２により、接地レベルからダイオー
ドの順バイアス電圧分正電位に制限される。同様
に、Ａ点の最小電圧は、カソードをＡ点に接続し
アノードを接地したクランプ用シヨツトキダイオ
ードＤ１により接地レベルより１個のダイオード
の順バイアス電圧分負電位に制限される。
サンプリング期間中、ダイオードCR１−CR４
が順バイアスされると、サンプル電圧Viの接地
レベルからの上昇はクランプダイオードＤ２と直
列のダイオードCR3により、２個のダイオードの
順バイアス電圧降下に制限される。Viの接地レ
ベルからの低下はダイオードＤ１と直列のダイオ
ードCR１により２個の順バイアスダイオードの
電圧降下分に制限される。従つて、サンプリング
ブリツジ１０は入力電圧Viが接地レベルを中心
に２個のダイオードの順方向バイアス電圧降下を
超さない範囲で使用されるべく設計されている。
しかし、本発明の他の実施例では、ダイオードＤ
１とＤ２は夫々多数の直列ダイオードで置換し
て、入力電圧Viの可能範囲を拡大することが可
能である。
が順バイアスされると、サンプル電圧Viの接地
レベルからの上昇はクランプダイオードＤ２と直
列のダイオードCR3により、２個のダイオードの
順バイアス電圧降下に制限される。Viの接地レ
ベルからの低下はダイオードＤ１と直列のダイオ
ードCR１により２個の順バイアスダイオードの
電圧降下分に制限される。従つて、サンプリング
ブリツジ１０は入力電圧Viが接地レベルを中心
に２個のダイオードの順方向バイアス電圧降下を
超さない範囲で使用されるべく設計されている。
しかし、本発明の他の実施例では、ダイオードＤ
１とＤ２は夫々多数の直列ダイオードで置換し
て、入力電圧Viの可能範囲を拡大することが可
能である。
説明上、回路１０のすべてのダイオードの順バ
イアス電圧降下Vdは等しいとしている。サンプ
リング期間中、両ダイオードCR２とCR４は順バ
イアスされており、アノード・カソード間に電圧
降下Vdがある。Ａ点に現われる電圧VS1はVo＋
Vdであり、Ｂ点の電圧VS2はVo−Vdである。も
しストローブ電流IS1とIS2が反転して保持期間が
始まると、クランプダイオードＤ１，Ｄ２により
Ａ点の電圧VS1が−Vdに下り、Ｂ点電圧VS2は＋
Vdに上昇する。よつて、ストローブ電流の反転
後のＡ点の全電圧変化は−Vo−2Vdであり、Ｂ
点の電圧変化はVo−2Vdである。
イアス電圧降下Vdは等しいとしている。サンプ
リング期間中、両ダイオードCR２とCR４は順バ
イアスされており、アノード・カソード間に電圧
降下Vdがある。Ａ点に現われる電圧VS1はVo＋
Vdであり、Ｂ点の電圧VS2はVo−Vdである。も
しストローブ電流IS1とIS2が反転して保持期間が
始まると、クランプダイオードＤ１，Ｄ２により
Ａ点の電圧VS1が−Vdに下り、Ｂ点電圧VS2は＋
Vdに上昇する。よつて、ストローブ電流の反転
後のＡ点の全電圧変化は−Vo−2Vdであり、Ｂ
点の電圧変化はVo−2Vdである。
ダイオードCR２とCR４は不可避的なキヤパシ
タンスを有し、Ａ、Ｂ点の電圧が変化するとき電
荷の損得を伴う。もしＤ点の出力電圧Voが接地
レベル（即ちVo＝０）であると、Ａ点の電圧上
昇はＢ点の電圧降下と等しく、CR２とCR４間の
電圧変化は共に2Vdとなる。その理由は、次の通
りである。すなわち、サンプリング期間終了時点
では、Ｖ。が接地レベルであり、CR２及びCR４
は共に順バイアスされているので、Ａ点及びＢ点
の電圧は、夫々＋Vd及び−Vdである。しかし、
保持期間が開始した時点では、上述の如く、ダイ
オードＤ１及びＤ２の作用により、Ａ点及びＢ点
の電圧は夫々−Vd及び＋Vdとなり、出力電圧
Voは０ボルトのままである。よつて、サンプリ
ング期間から保持期間に変わるときのCR２とCR
４の夫々の電圧変化は供に2Vdである。したがつ
て、CR２及びCR４のキヤパシタンスが略等しい
と、保持期間中、CR２及びCR４を流れる充電電
流が等しくなり、CR４に流れる全電流がCR２に
流れて、ChとＤ点間には充電電流が流れない。
タンスを有し、Ａ、Ｂ点の電圧が変化するとき電
荷の損得を伴う。もしＤ点の出力電圧Voが接地
レベル（即ちVo＝０）であると、Ａ点の電圧上
昇はＢ点の電圧降下と等しく、CR２とCR４間の
電圧変化は共に2Vdとなる。その理由は、次の通
りである。すなわち、サンプリング期間終了時点
では、Ｖ。が接地レベルであり、CR２及びCR４
は共に順バイアスされているので、Ａ点及びＢ点
の電圧は、夫々＋Vd及び−Vdである。しかし、
保持期間が開始した時点では、上述の如く、ダイ
オードＤ１及びＤ２の作用により、Ａ点及びＢ点
の電圧は夫々−Vd及び＋Vdとなり、出力電圧
Voは０ボルトのままである。よつて、サンプリ
ング期間から保持期間に変わるときのCR２とCR
４の夫々の電圧変化は供に2Vdである。したがつ
て、CR２及びCR４のキヤパシタンスが略等しい
と、保持期間中、CR２及びCR４を流れる充電電
流が等しくなり、CR４に流れる全電流がCR２に
流れて、ChとＤ点間には充電電流が流れない。
しかし、もしIS1，IS2が反転したときVinが０以
外の値であれば、CR２，CR４の両端電圧降下は
等しくなく、その後CR２に供給される全電荷は
CR４に供給されるものと異なる。この電荷の差
がブリツジＤ点への、又はＤ点からの正味の電荷
流になる。
外の値であれば、CR２，CR４の両端電圧降下は
等しくなく、その後CR２に供給される全電荷は
CR４に供給されるものと異なる。この電荷の差
がブリツジＤ点への、又はＤ点からの正味の電荷
流になる。
従来回路では、この正味電荷流は保持コンデン
サChから供給され、もしVoが初めに接地レベル
以上であれば、CR４より多くの電荷をCR２が必
要とするので、Chから正味電荷流がその差に応
じて生じ、出力電圧Voを低減することになつた。
もし最初にVoが接地レベル以下であれば、CR４
から供給される電荷以下をCR２が必要とするの
で、差がChに流入してChの電荷、よつて出力電
圧Voを増加することとなる。よつて、サンプリ
ング期間の終りにVoが接地レベルでなければ、
Voの値は保持期間中に接地の方に変化してサン
プル電圧Voに「ストローブフイードスルー」エ
ラーを生じる。このストローブフイードスルーエ
ラーの大きさはVoの初期値により非直線的に変
わるので、サンプル電圧を用いてこのエラーを補
（校）正することは困難である。
サChから供給され、もしVoが初めに接地レベル
以上であれば、CR４より多くの電荷をCR２が必
要とするので、Chから正味電荷流がその差に応
じて生じ、出力電圧Voを低減することになつた。
もし最初にVoが接地レベル以下であれば、CR４
から供給される電荷以下をCR２が必要とするの
で、差がChに流入してChの電荷、よつて出力電
圧Voを増加することとなる。よつて、サンプリ
ング期間の終りにVoが接地レベルでなければ、
Voの値は保持期間中に接地の方に変化してサン
プル電圧Voに「ストローブフイードスルー」エ
ラーを生じる。このストローブフイードスルーエ
ラーの大きさはVoの初期値により非直線的に変
わるので、サンプル電圧を用いてこのエラーを補
（校）正することは困難である。
本発明では、補償ブリツヅ２０を設け、ブリツ
ジ１２の正味出力充電電流と等振幅かつ逆位相の
充電電流をChに与える。ブリツジ２０の出力は
ブリツジ１２の出力に接続して、ストローブフイ
ードスルーによりブリツジ１２に流入出してCh
の電荷を増減する充電電流ブリツジ２０からの等
振幅且つ逆極性のストローブフイードスルー充電
電流によりオフセツトする。
ジ１２の正味出力充電電流と等振幅かつ逆位相の
充電電流をChに与える。ブリツジ２０の出力は
ブリツジ１２の出力に接続して、ストローブフイ
ードスルーによりブリツジ１２に流入出してCh
の電荷を増減する充電電流ブリツジ２０からの等
振幅且つ逆極性のストローブフイードスルー充電
電流によりオフセツトする。
第５図を参照すると、Ｓ＆Ｈ回路１０の好適実
施例は詳細回路図を示す補償ブリツジ２０を含ん
でいる。補償ブリツジ２０はシヨツトキダイオー
ドCR１′−CR４′、Ｄ１及びＤ２′がＡ−Ｄ点に
接続されている対応するブリツジ１２のダイオー
ドと同様にA′−D′点に接続されている。ブリツ
ジ２０のダイオードはブリツジ１２のダイオード
と順バイアス電圧降下及びキヤパシタンス特性が
揃うよう選択している。これら条件は、両ブリツ
ジ１２，２０を、同一ICチツプに製造すること
により簡単に満足できる。
施例は詳細回路図を示す補償ブリツジ２０を含ん
でいる。補償ブリツジ２０はシヨツトキダイオー
ドCR１′−CR４′、Ｄ１及びＤ２′がＡ−Ｄ点に
接続されている対応するブリツジ１２のダイオー
ドと同様にA′−D′点に接続されている。ブリツ
ジ２０のダイオードはブリツジ１２のダイオード
と順バイアス電圧降下及びキヤパシタンス特性が
揃うよう選択している。これら条件は、両ブリツ
ジ１２，２０を、同一ICチツプに製造すること
により簡単に満足できる。
サンプル電圧Viと等振幅かつ逆位相の入力電
圧−Viはブリツジ２０のC′点に供給する。この
逆位相電圧は典型的には差動増幅器（図示せず）
を用い、Viとしてその非反転出力を用いる場合
には、反転出力を使用すればよい。第２の保持コ
ンデンサCh′をD′点と接地間に接続する。第１ス
トローブ電流IS1′をブリツジ２０のA′点に供給
し、第２ストローブ電流IS2′をB′点に供給する。
サンプリング及び保持期間中これらストローブ電
流IS1′とIS2′はサンプリングブリツジ１２の対応
するストローブ電流IS1、IS2と等振幅且つ同位相
である。DC電圧源V7の負極性側はA′点に、電圧
源V7の正極性側はダイオードCR７のカソードに
接結される。CR７のアノードはブリツジ１２の
Ｄ点の出力に接結される。同様に、電圧源V8と
ダイオードCR８をブリツジ２０のB′点とブリツ
ジ１２のＤ点間に接続する。電圧源V7とV8の大
きさは、入力信号Viが最大、最小時にCR７と
CR８が大幅に順方向バイアスされないようにす
る。
圧−Viはブリツジ２０のC′点に供給する。この
逆位相電圧は典型的には差動増幅器（図示せず）
を用い、Viとしてその非反転出力を用いる場合
には、反転出力を使用すればよい。第２の保持コ
ンデンサCh′をD′点と接地間に接続する。第１ス
トローブ電流IS1′をブリツジ２０のA′点に供給
し、第２ストローブ電流IS2′をB′点に供給する。
サンプリング及び保持期間中これらストローブ電
流IS1′とIS2′はサンプリングブリツジ１２の対応
するストローブ電流IS1、IS2と等振幅且つ同位相
である。DC電圧源V7の負極性側はA′点に、電圧
源V7の正極性側はダイオードCR７のカソードに
接結される。CR７のアノードはブリツジ１２の
Ｄ点の出力に接結される。同様に、電圧源V8と
ダイオードCR８をブリツジ２０のB′点とブリツ
ジ１２のＤ点間に接続する。電圧源V7とV8の大
きさは、入力信号Viが最大、最小時にCR７と
CR８が大幅に順方向バイアスされないようにす
る。
サンプリング期間中、補償ブリツジ２０に印加
したストローブ電流IS1′とIS2′はサンプリングブ
リツジ１２の対応するダイオードへのストローブ
電流IS1、IS2の作用と同様ダイオードCR１′−CR
４′を順方向バイアスし、ダイオードＤ１′とＤ
２′を逆バイアスする。保持期間を開始するため
のストローブ電流反転の前に、A′点の電圧は−
Vi＋Vdであり、B′点の電圧は−Vi−Vdである。
ストローブパルスが反転すると、A′点の電圧は
−VdとなりB′点の電圧は＋Vdとなる。ストロー
ブの反転の直前及び直後にコンデンサChにより
ブリツジ１２のＤ点に保持されている電圧Voは
サンプル電圧Viである。よつて、ストローブの
反転の結果CR７の両端電圧の変化はVi−2Vdで
あり、Ｄ点からCR７に電荷の流入を生じる。同
じ電圧変化がサンプリングブリツジ１２のダイオ
ードCR４両端間に生じ、CR４からＤ点に電荷を
送り込む。もしダイオードCR４とCR７のキヤパ
シタンスが同じであれば、保持期間中、CR４か
らＤ点に入る電荷はＤ点からCR７へ逃げる電荷
と略等しい。但し、逆バイアス（V7，V8等でセ
ツト）があるので、補償ダイオードを通る電荷は
僅かに少ない。これは補償ダイオードの大きさを
大きくすることにより改善できる。同様に、もし
CR８のキヤパシタがCR２のそれと同じであれ
ば、ストローブの反転によりCR８両端の電圧変
化はCR２の両端電圧変化と等しく、CR２により
Ｄ点から取り去られる電荷がCR８によりＤ点に
供給される電荷と略等しくなる。よつて、ブリツ
ジ１２と２０間でＤ点に流れる電荷は相互に相殺
してストローブフイードスルーの結果Chの電荷
に正味の変化がないようにする。なおViが正の
場合、保持期間中、CR２に流れる電流はCR４に
流れる電流よりも大きく、CR８に流れる電流は
CR７に流れる電流よりも大きい。また、Viが負
の場合、その逆になる。よつて、CR４とCR７と
が補償し合い、CR２とCR８とが補償し合う点に
留意されたい。
したストローブ電流IS1′とIS2′はサンプリングブ
リツジ１２の対応するダイオードへのストローブ
電流IS1、IS2の作用と同様ダイオードCR１′−CR
４′を順方向バイアスし、ダイオードＤ１′とＤ
２′を逆バイアスする。保持期間を開始するため
のストローブ電流反転の前に、A′点の電圧は−
Vi＋Vdであり、B′点の電圧は−Vi−Vdである。
ストローブパルスが反転すると、A′点の電圧は
−VdとなりB′点の電圧は＋Vdとなる。ストロー
ブの反転の直前及び直後にコンデンサChにより
ブリツジ１２のＤ点に保持されている電圧Voは
サンプル電圧Viである。よつて、ストローブの
反転の結果CR７の両端電圧の変化はVi−2Vdで
あり、Ｄ点からCR７に電荷の流入を生じる。同
じ電圧変化がサンプリングブリツジ１２のダイオ
ードCR４両端間に生じ、CR４からＤ点に電荷を
送り込む。もしダイオードCR４とCR７のキヤパ
シタンスが同じであれば、保持期間中、CR４か
らＤ点に入る電荷はＤ点からCR７へ逃げる電荷
と略等しい。但し、逆バイアス（V7，V8等でセ
ツト）があるので、補償ダイオードを通る電荷は
僅かに少ない。これは補償ダイオードの大きさを
大きくすることにより改善できる。同様に、もし
CR８のキヤパシタがCR２のそれと同じであれ
ば、ストローブの反転によりCR８両端の電圧変
化はCR２の両端電圧変化と等しく、CR２により
Ｄ点から取り去られる電荷がCR８によりＤ点に
供給される電荷と略等しくなる。よつて、ブリツ
ジ１２と２０間でＤ点に流れる電荷は相互に相殺
してストローブフイードスルーの結果Chの電荷
に正味の変化がないようにする。なおViが正の
場合、保持期間中、CR２に流れる電流はCR４に
流れる電流よりも大きく、CR８に流れる電流は
CR７に流れる電流よりも大きい。また、Viが負
の場合、その逆になる。よつて、CR４とCR７と
が補償し合い、CR２とCR８とが補償し合う点に
留意されたい。
第５図の回路の付加的な効果として、信号ブロ
ーバイエラーの低減機能がある。保持期間中、
CR２とCR４を通る充電電流はCR７とCR８を通
る等振幅且つ逆極性の充電電流によりオフセツト
され、Chの電荷はいずれのブリツジからの信号
ブローバイにより影響を受けないようにする。
ーバイエラーの低減機能がある。保持期間中、
CR２とCR４を通る充電電流はCR７とCR８を通
る等振幅且つ逆極性の充電電流によりオフセツト
され、Chの電荷はいずれのブリツジからの信号
ブローバイにより影響を受けないようにする。
第５図の回路の改良例を第６図に示す。この回
路では、電圧源V5とダイオードCR５をブリツジ
１２のＡ点とブリツジ２０のD′点に接続する。
一方、電圧源V6とダイオードCR６をブリツジ１
２のＢ点とブリツジ２０のＤ点に接続する。ダイ
オードCR５とCR６は、CR７とCR８がCR２と
CR４を通る充電電流の不平衡を補償するのと同
様に保持期間の開始点のストローブ電流反転後の
ダイオードCR２′，CR４′の充電電流の不平衡を
補償してコンデンサCh′の電荷が一定になるよう
にする。補償ブリツジ２０のD′点の電圧出力
Vo′はブリツジ１２のＤ点の出力力Voと等振幅
で逆位相である。D′点はバツフア２２の入力に
接続され、Ｄ点は他のバツフア２４の入力に接続
される。両バツフア２２，２４の出力は差動増幅
器２６の両入力端に入力して、その出力からサン
プリングブリツジの総合出力電圧Voutを得る。
路では、電圧源V5とダイオードCR５をブリツジ
１２のＡ点とブリツジ２０のD′点に接続する。
一方、電圧源V6とダイオードCR６をブリツジ１
２のＢ点とブリツジ２０のＤ点に接続する。ダイ
オードCR５とCR６は、CR７とCR８がCR２と
CR４を通る充電電流の不平衡を補償するのと同
様に保持期間の開始点のストローブ電流反転後の
ダイオードCR２′，CR４′の充電電流の不平衡を
補償してコンデンサCh′の電荷が一定になるよう
にする。補償ブリツジ２０のD′点の電圧出力
Vo′はブリツジ１２のＤ点の出力力Voと等振幅
で逆位相である。D′点はバツフア２２の入力に
接続され、Ｄ点は他のバツフア２４の入力に接続
される。両バツフア２２，２４の出力は差動増幅
器２６の両入力端に入力して、その出力からサン
プリングブリツジの総合出力電圧Voutを得る。
第６図の回路は第５図の回路に比して種々の長
所を有する。増幅器２６の駆動に差動信号Vo、
Vo′を使用することにより、出力信号Ｓ／Ｎ比と
同相信号除去比（CMRR）を改善する。第６図
の回路はまた出力増幅器の入力インピーダンスが
有限である為ストレージコンデンサの電荷が減少
することによる出力電圧のドループを低減する。
これらコンデンサ電圧の低下は同相信号とみなせ
るの、差動増幅器２６により排除される。
所を有する。増幅器２６の駆動に差動信号Vo、
Vo′を使用することにより、出力信号Ｓ／Ｎ比と
同相信号除去比（CMRR）を改善する。第６図
の回路はまた出力増幅器の入力インピーダンスが
有限である為ストレージコンデンサの電荷が減少
することによる出力電圧のドループを低減する。
これらコンデンサ電圧の低下は同相信号とみなせ
るの、差動増幅器２６により排除される。
第５図及び第６図の電圧源V7は種々の形態で
実現できる。第８図Ａ，Ｂに２つの例を示す。い
ずれの例も第５図及び第６図の回路に実用可能で
ある。第８Ａ図ではCR７と補償ブリツジ２０の
A′点間に抵抗器R1を挿入して、電流源３２から
電流をCR７とA′点の接続点Ｆに供給してＤ点の
電圧Voの最大値以上の電圧（Vc＞Vd＋Vo）を
Ｆ点に生じるようにする。これにより、サンプリ
ング及び保持期間中CR７をオフに維持し得る。
第８Ｂ図では、PN接合ダイオードD3をCR７と
A′点間に接続し、電流源３２よりCR７とＤ３の
接続点Ｆに電流を供給している。D3を順方向バ
イアスしてＦ点がA′点より１個の順バイアスダ
イオード電圧だけ高くする。第５図及び第６図の
電圧源V5，V6及びV8についてもV7と同様に実現
し得ること勿論である。
実現できる。第８図Ａ，Ｂに２つの例を示す。い
ずれの例も第５図及び第６図の回路に実用可能で
ある。第８Ａ図ではCR７と補償ブリツジ２０の
A′点間に抵抗器R1を挿入して、電流源３２から
電流をCR７とA′点の接続点Ｆに供給してＤ点の
電圧Voの最大値以上の電圧（Vc＞Vd＋Vo）を
Ｆ点に生じるようにする。これにより、サンプリ
ング及び保持期間中CR７をオフに維持し得る。
第８Ｂ図では、PN接合ダイオードD3をCR７と
A′点間に接続し、電流源３２よりCR７とＤ３の
接続点Ｆに電流を供給している。D3を順方向バ
イアスしてＦ点がA′点より１個の順バイアスダ
イオード電圧だけ高くする。第５図及び第６図の
電圧源V5，V6及びV8についてもV7と同様に実現
し得ること勿論である。
次に、第７図の他の実施例の回路図を参照す
る。この実施例では、補償ブリツジの入力として
サンプル信号Viの逆位相信号−Viが得られない
ときサンプリングブリツジ１２のＤ点の電荷流を
補償するよう構成したものである。第７図で補償
ブリツジ２０はダイオードCR１′−CR４′とＤ
１′，Ｄ２′、電圧源V2，V4及びバツフア増幅器
３０より構成される。ダイオードCR１′のアノー
ドはブリツジ２０のA′点に、カソードはC′点に
接続される。電圧源V2の正極側ほA′点に、負極
側はダイオードCR２′のアソードに接続される。
CR２′のカソードとCR４′のアノードはD′点に接
続される。電圧源V4の正極側はCR４′のカソー
ドに接続され、負極側はB′点に接続される。CR
３′のアノードはC′点に接続される。電圧源V2と
V4の大きさはサンプリング及び保持期間中ダイ
オードCR２′とCR４′が逆バイアスのままとなる
よう選定される。ダイオードCR１′のカソードと
CR３′のアノードとはC′点で接続される。ダイオ
ードＤ１′はA′点を接地し、A′点の電圧が接地レ
ベルを超すとＤ１′を逆バイアスする。同様に、
ダイオードＤ２′はアノードB′を接地し、B′点が
接地レベル以下のときＤ２′を逆バイアスする。
サンプリングブリツジ１２の保持コンデンサCh
の両端の出力電圧Voは補償ブリツジ２０のD′点
に供給される。Ｓ＆Ｈ回路１０の出力電圧Vout
はブリツジ２０のC′点から取出される。バツフア
増幅器３０はD′点をC′点に接続する。ブリツジ２
０のダイオードCR２′とCR４′はブリツジ１２の
対応ダイオードCR２とCR４の順バイアス電圧降
下及びキヤパシタンスと揃うように選定される。
る。この実施例では、補償ブリツジの入力として
サンプル信号Viの逆位相信号−Viが得られない
ときサンプリングブリツジ１２のＤ点の電荷流を
補償するよう構成したものである。第７図で補償
ブリツジ２０はダイオードCR１′−CR４′とＤ
１′，Ｄ２′、電圧源V2，V4及びバツフア増幅器
３０より構成される。ダイオードCR１′のアノー
ドはブリツジ２０のA′点に、カソードはC′点に
接続される。電圧源V2の正極側ほA′点に、負極
側はダイオードCR２′のアソードに接続される。
CR２′のカソードとCR４′のアノードはD′点に接
続される。電圧源V4の正極側はCR４′のカソー
ドに接続され、負極側はB′点に接続される。CR
３′のアノードはC′点に接続される。電圧源V2と
V4の大きさはサンプリング及び保持期間中ダイ
オードCR２′とCR４′が逆バイアスのままとなる
よう選定される。ダイオードCR１′のカソードと
CR３′のアノードとはC′点で接続される。ダイオ
ードＤ１′はA′点を接地し、A′点の電圧が接地レ
ベルを超すとＤ１′を逆バイアスする。同様に、
ダイオードＤ２′はアノードB′を接地し、B′点が
接地レベル以下のときＤ２′を逆バイアスする。
サンプリングブリツジ１２の保持コンデンサCh
の両端の出力電圧Voは補償ブリツジ２０のD′点
に供給される。Ｓ＆Ｈ回路１０の出力電圧Vout
はブリツジ２０のC′点から取出される。バツフア
増幅器３０はD′点をC′点に接続する。ブリツジ２
０のダイオードCR２′とCR４′はブリツジ１２の
対応ダイオードCR２とCR４の順バイアス電圧降
下及びキヤパシタンスと揃うように選定される。
一方のストローブ電流IS1′はA′点に供給され、
他方のストローブ電流IS2′はB′点に供給される。
両電流源IS1′及びIS2′はサンプリングブリツジ１
２の対応するストローブ電流IS1及びIS2と等振幅
且つ逆位相である。よつて、サンプリングブリツ
ジ１２がサンプリング期間中、ブリツジ２０のダ
イオードCR１′−CR４′はすべて逆バイアスさ
れ、保持期間中は補償ブリツジ２０のダイオード
CR１′とCR３′が順方向バイアスされる。バツフ
ア増幅器３０の利得（増幅度）は１であつて、
C′点の出力電圧VoutはVoと等しく、Voはサン
プリング期間中のViと等しい。ストローブ電流
が反転し保持期間が開始する瞬間に、Voutは入
力信号Vi及びブリツジ１２の出力Voと等振幅等
位相である。ブリツジ２０のC′点の入力電圧
Voutはブリツジ１２への入力電圧と同位相であ
り、ストローブ電流が相互に逆位相であるので、
ストローブ電流の反転後ブリツジ１２のＤ点に流
入する充電電流はブリツジ２０のD′点から出て
行く等振幅の充電電流とつり合う。同様に、
D′点から出て行く充電電流はＤ点へ流入する充
電電流と等しい。１方のブリツジから供給される
充電電流は他方のブリツジが吸収する電流と等し
いので、保持期間中のストローブフイードスルー
によるコンデンサChの電荷には変化がない。
他方のストローブ電流IS2′はB′点に供給される。
両電流源IS1′及びIS2′はサンプリングブリツジ１
２の対応するストローブ電流IS1及びIS2と等振幅
且つ逆位相である。よつて、サンプリングブリツ
ジ１２がサンプリング期間中、ブリツジ２０のダ
イオードCR１′−CR４′はすべて逆バイアスさ
れ、保持期間中は補償ブリツジ２０のダイオード
CR１′とCR３′が順方向バイアスされる。バツフ
ア増幅器３０の利得（増幅度）は１であつて、
C′点の出力電圧VoutはVoと等しく、Voはサン
プリング期間中のViと等しい。ストローブ電流
が反転し保持期間が開始する瞬間に、Voutは入
力信号Vi及びブリツジ１２の出力Voと等振幅等
位相である。ブリツジ２０のC′点の入力電圧
Voutはブリツジ１２への入力電圧と同位相であ
り、ストローブ電流が相互に逆位相であるので、
ストローブ電流の反転後ブリツジ１２のＤ点に流
入する充電電流はブリツジ２０のD′点から出て
行く等振幅の充電電流とつり合う。同様に、
D′点から出て行く充電電流はＤ点へ流入する充
電電流と等しい。１方のブリツジから供給される
充電電流は他方のブリツジが吸収する電流と等し
いので、保持期間中のストローブフイードスルー
によるコンデンサChの電荷には変化がない。
以上、本発明の好適実施例に基づき本発明を説
明したが、本発明の要旨を逸脱することなく種々
の変更変形が可能であること当業者には理解でき
よう。
明したが、本発明の要旨を逸脱することなく種々
の変更変形が可能であること当業者には理解でき
よう。
よつて、本発明のいずれの実施例にあつても、
サンプリングブリツジの容量結合特性と等しい特
性を有する補償ブリツジの容量結合により、サン
プリングブリツジで発生した充電電流と等振幅且
つ逆極性の保持コンデンサ充電電流を生じる。好
適実施例では、逆位相の充電電流は逆位相の入力
信号を補償ブリツジに印加し、サンプリングブリ
ツジと同相のストローブ電流を補償ブリツジに供
給する。他の実施例にあつては、サンプリングブ
リツジと同相の入力信号と逆位相のストローブ電
流を補償ブリツジに供給して逆位相の充電電流を
発生する。これら両実施例のＳ＆Ｈ回路は共に大
きいストローブフイードスルーエラーを生じるこ
となく高周波動作を可能にする。また、第１実施
例の場合には信号ブローバイによるエラーを最小
にできる。
サンプリングブリツジの容量結合特性と等しい特
性を有する補償ブリツジの容量結合により、サン
プリングブリツジで発生した充電電流と等振幅且
つ逆極性の保持コンデンサ充電電流を生じる。好
適実施例では、逆位相の充電電流は逆位相の入力
信号を補償ブリツジに印加し、サンプリングブリ
ツジと同相のストローブ電流を補償ブリツジに供
給する。他の実施例にあつては、サンプリングブ
リツジと同相の入力信号と逆位相のストローブ電
流を補償ブリツジに供給して逆位相の充電電流を
発生する。これら両実施例のＳ＆Ｈ回路は共に大
きいストローブフイードスルーエラーを生じるこ
となく高周波動作を可能にする。また、第１実施
例の場合には信号ブローバイによるエラーを最小
にできる。
第１図は本発明によるサンプリングブリツジの
原理図、第２図及び第３図は従来のサンプリング
ブリツジの回路図、第４図は第２図の回路の動作
説明図、第５図乃至第７図は本発明のサンプリン
グブリツジの実施例、第８図は本発明に使用する
フローテイング電圧源の回路例を示す。 図中、１０はサンプリング回路、１２はサンプ
リングブリツジ、２０は補償ブリツジ、１４，１
６はストローブ電流源を示す。
原理図、第２図及び第３図は従来のサンプリング
ブリツジの回路図、第４図は第２図の回路の動作
説明図、第５図乃至第７図は本発明のサンプリン
グブリツジの実施例、第８図は本発明に使用する
フローテイング電圧源の回路例を示す。 図中、１０はサンプリング回路、１２はサンプ
リングブリツジ、２０は補償ブリツジ、１４，１
６はストローブ電流源を示す。
Claims (1)
- 【特許請求の範囲】 １ ホールドコンデンサと、 ストローブ電流で順バイアス及び逆バイアスの
制御される複数のダイオードを有し、入力端が入
力電圧を受けると共に、出力端が上記ホールドコ
ンデンサに接続されたサンプリングブリツジと、 複数のダイオードを有し、上記サンプリングブ
リツジの上記入力電圧と同じ大きさで逆位相の入
力電圧を受けると共に上記サンプリングブリツジ
の上記ストローブ電流と同位相のストローブ電流
で駆動され、上記サンプリングブリツジの上記ス
トローブ電流が順方向から逆方向に切り替わつた
ときに、上記サンプリングブリツジの上記ダイオ
ードの並列キヤパシタンスにより上記ホールドコ
ンデンサに流す電流と同じ大きさで逆位相の電流
を上記ホルードコンデンサに流す補償ブリツジと
を具えたサンプリング回路。 ２ ホールドコンデンサと、 ストローブ電流で順バイアス及び逆バイアスの
制御される複数のダイオードを有し、入力端が入
力電圧を受けると共に、出力端が上記ホールドコ
ンデンサに接続されたサンプリングブリツジと、 複数のダイオードを有し、上記サンプリングブ
リツジの上記入力電圧と同じ大きさで同位相の入
力電圧を受けると共に上記サンプリングブリツジ
の上記ストローブ電流と逆位相のストローブ電流
で駆動され、上記サンプリングブリツジの上記ス
トローブ電流が順方向から逆方向に切り替わつた
ときに、上記サンプリングブリツジの上記ダイオ
ードの並列キヤパシタンスにより上記ホールドコ
ンデンサに流す電流と同じ大きさで逆位相の電流
を上記ホールドコンデンサに流す補償ブリツジと
を具えたサンプリング回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/718,625 US4659945A (en) | 1985-04-01 | 1985-04-01 | Sampling bridge |
| US718625 | 1985-04-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61229300A JPS61229300A (ja) | 1986-10-13 |
| JPH0346918B2 true JPH0346918B2 (ja) | 1991-07-17 |
Family
ID=24886825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61074114A Granted JPS61229300A (ja) | 1985-04-01 | 1986-03-31 | サンプリング回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4659945A (ja) |
| EP (1) | EP0200290B1 (ja) |
| JP (1) | JPS61229300A (ja) |
| CA (1) | CA1252833A (ja) |
| DE (1) | DE3685366D1 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4755742A (en) * | 1986-04-30 | 1988-07-05 | Tektronix, Inc. | Dual channel time domain reflectometer |
| FR2604819B1 (fr) * | 1986-10-03 | 1988-12-09 | Thomson Semiconducteurs | Echantillonneur-bloqueur a haute frequence d'echantillonnage |
| US4885545A (en) * | 1988-08-08 | 1989-12-05 | Tektronix, Inc. | High speed circuit with supporting auxiliary circuit |
| US5239181A (en) * | 1990-12-31 | 1993-08-24 | The United States Of America As Represented By The Secretary Of The Navy | Bridge type optoelectronic sample and hold circuit |
| JPH0554689A (ja) * | 1991-08-22 | 1993-03-05 | Mitsubishi Electric Corp | サンプルホールド回路およびバツフア回路およびそれらを用いたサンプルホールド装置 |
| US5302859A (en) * | 1991-11-14 | 1994-04-12 | Harris Corporation | Symmetric, high speed, voltage switching circuit possessing reverse voltage application immunity |
| US5313113A (en) * | 1992-04-17 | 1994-05-17 | Hughes Aircraft Company | Sample and hold circuit with full signal modulation compensation using bipolar transistors of single conductivity type |
| US5315169A (en) * | 1992-06-08 | 1994-05-24 | Hughes Aircraft Company | Power-efficient sample and hold circuit using bipolar transistors of single conductivity type |
| US5378938A (en) * | 1993-02-05 | 1995-01-03 | Hughes Aircraft Company | Sample-and-hold circuit including push-pull transconductance amplifier and current mirrors for parallel feed-forward slew enhancement and error correction |
| GB9600543D0 (en) * | 1996-01-11 | 1996-03-13 | Philips Electronics Nv | Electronic devices comprising an array |
| US6323696B1 (en) | 1999-12-07 | 2001-11-27 | Hughes Electronics Corporation | Sample and hold circuit |
| US6628165B1 (en) * | 2000-11-07 | 2003-09-30 | Linear Technology Corporation | Power controllers for amplitude modulation |
| DE10207675A1 (de) * | 2002-02-22 | 2003-09-04 | Philips Intellectual Property | Schaltungsanordnung für einen stromgesteuerten Widerstand mit erweitertem Linearitätsbereich |
| US7307266B1 (en) * | 2003-11-26 | 2007-12-11 | United States Of America As Represented By The Secretary Of The Navy | Method and apparatus for an optically clocked optoelectronic track and hold device |
| GB0416803D0 (en) * | 2004-07-27 | 2004-09-01 | Wood John | Rotary flash ADC |
| US7454658B1 (en) | 2006-02-10 | 2008-11-18 | Xilinx, Inc. | In-system signal analysis using a programmable logic device |
| US7650248B1 (en) | 2006-02-10 | 2010-01-19 | Xilinx, Inc. | Integrated circuit for in-system signal monitoring |
| EP2626864A1 (de) * | 2012-02-08 | 2013-08-14 | VEGA Grieshaber KG | Vorrichtung und Verfahren zum Abtasten eines Signals |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3596191A (en) * | 1969-06-30 | 1971-07-27 | Ibm | Sampling circuit |
| US3710141A (en) * | 1971-07-23 | 1973-01-09 | Inter Computer Electronics Inc | Sample and hold circuit |
| GB1385410A (en) * | 1972-08-10 | 1975-02-26 | Micro Consultants Ltd | Signal sampling |
| US4308468A (en) * | 1979-11-15 | 1981-12-29 | Xerox Corporation | Dual-FET sample and hold circuit |
| DE3209188A1 (de) * | 1982-03-13 | 1983-09-15 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Elektronische abtasthalteschaltung |
| US4518921A (en) * | 1982-10-18 | 1985-05-21 | At&T Bell Laboratories | Track and hold circuit |
-
1985
- 1985-04-01 US US06/718,625 patent/US4659945A/en not_active Expired - Lifetime
-
1986
- 1986-02-10 DE DE8686300872T patent/DE3685366D1/de not_active Expired - Fee Related
- 1986-02-10 EP EP86300872A patent/EP0200290B1/en not_active Expired - Lifetime
- 1986-02-25 CA CA000502648A patent/CA1252833A/en not_active Expired
- 1986-03-31 JP JP61074114A patent/JPS61229300A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| EP0200290B1 (en) | 1992-05-20 |
| EP0200290A2 (en) | 1986-11-05 |
| JPS61229300A (ja) | 1986-10-13 |
| DE3685366D1 (de) | 1992-06-25 |
| EP0200290A3 (en) | 1988-08-31 |
| CA1252833A (en) | 1989-04-18 |
| US4659945A (en) | 1987-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0346918B2 (ja) | ||
| US4845383A (en) | High frequency voltage comparator circuit | |
| US4429281A (en) | Integrator for a switched capacitor-filter | |
| EP0114314B1 (en) | Digitally switched analog signal conditioner | |
| JP2804764B2 (ja) | 動作モードの間で切換え可能な増幅器装置 | |
| US10630245B2 (en) | Capacitively coupled chopper amplifier | |
| JPH0760979B2 (ja) | 精密電圧−デューティサイクル・コンバータ及び低リプル高帯域幅電荷平衡復調器を含む絶縁増幅器 | |
| EP0591868A2 (en) | Analog-to-digital converter | |
| US4683580A (en) | CCD output signal processing circuit for use in an image pick-up device | |
| GB2068189A (en) | Amplifiers | |
| JPS58212222A (ja) | フラッシュ形アナログ・ディジタル変換器 | |
| US6972706B2 (en) | Current folding cell and circuit comprising at least one folding cell | |
| US5302863A (en) | CMOS peak amplitude detector | |
| US6628148B2 (en) | Sample and hold circuit having a single control signal | |
| KR920009034A (ko) | 샘플홀드 회로 | |
| JP2008520139A (ja) | 対称性時間／電圧変換回路 | |
| US6407592B2 (en) | Sample-and-hold circuit | |
| KR940000702B1 (ko) | 조절가능한 cmos 히스테리시스 제한기와, 출력신호 발생방법, 및 신호 처리방법 | |
| GB2111780A (en) | Improvements in or relating to amplifier systems | |
| GB2298329A (en) | Voltage offset compensation circuit | |
| US20060220734A1 (en) | Method and circuit for input offset correction in an amplifier circuit | |
| US6281717B1 (en) | Dynamic error compensation in track-and-hold circuits | |
| JPH0362050B2 (ja) | ||
| JPS62232800A (ja) | 信号サンプラ | |
| JPH09259597A (ja) | オフセット電圧の補償方法及びこの方法を用いるサンプルホールド回路と増幅器 |