JPS62232800A - 信号サンプラ - Google Patents
信号サンプラInfo
- Publication number
- JPS62232800A JPS62232800A JP62070157A JP7015787A JPS62232800A JP S62232800 A JPS62232800 A JP S62232800A JP 62070157 A JP62070157 A JP 62070157A JP 7015787 A JP7015787 A JP 7015787A JP S62232800 A JPS62232800 A JP S62232800A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- signal
- sampler
- diodes
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 description 20
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
Landscapes
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、信号サンプラ、特に進行波型のサンプリング
ゲートを使用し高速信号のサンプリングに好適なサンプ
ラに関するものである。
ゲートを使用し高速信号のサンプリングに好適なサンプ
ラに関するものである。
従来より、高速信号をサンプリングするための種々の高
速信号サンプラが揚案されている。第２図にその例を示
す。この６ダイオ一ド進行波型サンプラは、例えばデジ
タルオシロスコープのサンプリングヘッド内に使用され
ている。それは、夫々３個の直列ダイオード（２１，（
４１，（６）及び（８）、 （１，０） 。
速信号サンプラが揚案されている。第２図にその例を示
す。この６ダイオ一ド進行波型サンプラは、例えばデジ
タルオシロスコープのサンプリングヘッド内に使用され
ている。それは、夫々３個の直列ダイオード（２１，（
４１，（６）及び（８）、 （１，０） 。
（１２）より成る２つの連鎖部（チェーン）、を有し、
各チェーンは互に逆極性で並列接続され、短い遅延線（
１４） 、 （１６）が夫々ダイオード＋４） −（
６１間と（１０） −（１２）間に接続されている。こ
れらのダイオードは、ダイオードチェーン（２０） −
（２２）とバイアス電圧源（２８） −（３０）により
オフ状態にバイアスされている。入力端子（２４）に現
われる信号をサンプリングするには、負に向かうストロ
ーブパルスと正に向かうストローブパルスをダイオード
（６）のカソードとダイオード（１２）のアノ−ドに夫
々結合コンデンサ（３２） 、 （３４）と伝送線（
３６） 、 （３８）を介して印加する。ダイオード
（２）−（１２）はストローブパルスの前縁でオンとな
り、電荷が信号入力端子（２４）からダイオード（２）
１（４１，（８１，（１０）と伝送線（４０） 、
（４２）を介して遅延線（１４） 、 （１６）へ伝
播する。ダイオード（２）−（１２）がオンである限り
、電荷はダイオード（２）。
各チェーンは互に逆極性で並列接続され、短い遅延線（
１４） 、 （１６）が夫々ダイオード＋４） −（
６１間と（１０） −（１２）間に接続されている。こ
れらのダイオードは、ダイオードチェーン（２０） −
（２２）とバイアス電圧源（２８） −（３０）により
オフ状態にバイアスされている。入力端子（２４）に現
われる信号をサンプリングするには、負に向かうストロ
ーブパルスと正に向かうストローブパルスをダイオード
（６）のカソードとダイオード（１２）のアノ−ドに夫
々結合コンデンサ（３２） 、 （３４）と伝送線（
３６） 、 （３８）を介して印加する。ダイオード
（２）−（１２）はストローブパルスの前縁でオンとな
り、電荷が信号入力端子（２４）からダイオード（２）
１（４１，（８１，（１０）と伝送線（４０） 、
（４２）を介して遅延線（１４） 、 （１６）へ伝
播する。ダイオード（２）−（１２）がオンである限り
、電荷はダイオード（２）。
（４１，（８）、 （１０）及び伝送線（４０） 、
（４２）を伝播し続ける。これらのダイオードはス
トローブパルスの後縁でオフとなり、遅延線内の電荷は
ダイオード＋４１− （６）間と（１０） −（１２）
間に夫々トラップされる。サンプラの立上り時間（即ち
信号電荷が遅延線内に累積される時間）は、信号が遅延
線（１４） 、 （１６）内を往復する時間とほぼ等
しく、例えば２５ｐｓである。遅延線にトラップされた
電荷は、入力信号電圧に関係があるコモンモード成分を
有する。このコモンモード電荷は、ノードＡで加算して
誤差増幅器（２６）に入力する。反転増幅器（２７）は
その入力端が抵抗器（４６）を介して信号入力端子（２
４）に接続され、増幅器（２７）は入力した電荷を反転
し可変コンデンサ（４８）を介してノードＡに注入して
いる。増幅器（２６）の出力端は、メモリゲートを有す
る禎分器（５０）を介してダイオード（２１−（１２）
のバイアス回路網に接続し、正帰還を行うようにしてい
る。メモリゲートは、ストローブパルス発生器（１８）
からメモリゲートパルスを受けて、その期間中導通状態
になる。
（４２）を伝播し続ける。これらのダイオードはス
トローブパルスの後縁でオフとなり、遅延線内の電荷は
ダイオード＋４１− （６）間と（１０） −（１２）
間に夫々トラップされる。サンプラの立上り時間（即ち
信号電荷が遅延線内に累積される時間）は、信号が遅延
線（１４） 、 （１６）内を往復する時間とほぼ等
しく、例えば２５ｐｓである。遅延線にトラップされた
電荷は、入力信号電圧に関係があるコモンモード成分を
有する。このコモンモード電荷は、ノードＡで加算して
誤差増幅器（２６）に入力する。反転増幅器（２７）は
その入力端が抵抗器（４６）を介して信号入力端子（２
４）に接続され、増幅器（２７）は入力した電荷を反転
し可変コンデンサ（４８）を介してノードＡに注入して
いる。増幅器（２６）の出力端は、メモリゲートを有す
る禎分器（５０）を介してダイオード（２１−（１２）
のバイアス回路網に接続し、正帰還を行うようにしてい
る。メモリゲートは、ストローブパルス発生器（１８）
からメモリゲートパルスを受けて、その期間中導通状態
になる。
メモリゲートは、メモリゲートパルスの終りに非導通状
態になり、正帰還路を遮断して制御し得ない発振が生じ
るのを阻止する。増幅器（２６）による正帰還は、ダイ
オード（２） −（１２）へのバイアスレベルを調節す
る。こうして、各ストローブパルスの直後に、増幅器（
２６）が前回と今回のサンプリング時点の入力信号電圧
差を表わす電圧を出力するようにしている。
態になり、正帰還路を遮断して制御し得ない発振が生じ
るのを阻止する。増幅器（２６）による正帰還は、ダイ
オード（２） −（１２）へのバイアスレベルを調節す
る。こうして、各ストローブパルスの直後に、増幅器（
２６）が前回と今回のサンプリング時点の入力信号電圧
差を表わす電圧を出力するようにしている。
ダイオードサンプラに付随する問題の１つに、ブローパ
イ（ｂｌｏｗｂｙ）歪と呼ばれるものがある。
イ（ｂｌｏｗｂｙ）歪と呼ばれるものがある。
ブローパイとは、オフ状態のダイオードを介して電荷が
出力側に伝送されることである。進行波型サンプラでは
、このブローパイは、ダイオードがオン状態のとき遅延
線に捕えられる電荷の量に影響を与えるので、誤差増幅
器で発生する誤差信号値を歪ませ、それがバイアス回路
網に帰還されてしまう。第２図のサンプラでは、抵抗器
（４６）−とコンデンサ（４８）とによりブローパイを
補償している。これらは、増幅器（２６）の入力に、ダ
イオード（２１，＋４１． （８１，（１０） 、抵抗
器（５２） 、 （５４）及び結合コンデンサ（５６
）を介してダイオードがオフ状態のとき増幅器（２６）
に与えられる入力とほぼ等振幅で逆極性の電荷を入力す
る。これにより、ダイオードを介して伝送された電荷を
効果的に相殺している。入力端子（２４）から増幅器（
２６）への各回路分枝の抵抗器及びコンデンサの直列接
続は、高域通過フィルタとして作用し、増幅器へ伝送さ
れる電荷、の低周波成分を阻止する。ダイオード（２）
と（８）は、ダイオード（４）と（１０）に夫々直列接
続され、各回路分枝の静電容量を減少して高域通過フィ
ルタの遮断周波数を増加する。コンデンサ（４８）は可
変であり、コンデンサ（４８）を通過する電荷をダイオ
ード（２）及び（８）の静電容量を通して伝送される電
荷と等振幅になるように調整する。
出力側に伝送されることである。進行波型サンプラでは
、このブローパイは、ダイオードがオン状態のとき遅延
線に捕えられる電荷の量に影響を与えるので、誤差増幅
器で発生する誤差信号値を歪ませ、それがバイアス回路
網に帰還されてしまう。第２図のサンプラでは、抵抗器
（４６）−とコンデンサ（４８）とによりブローパイを
補償している。これらは、増幅器（２６）の入力に、ダ
イオード（２１，＋４１． （８１，（１０） 、抵抗
器（５２） 、 （５４）及び結合コンデンサ（５６
）を介してダイオードがオフ状態のとき増幅器（２６）
に与えられる入力とほぼ等振幅で逆極性の電荷を入力す
る。これにより、ダイオードを介して伝送された電荷を
効果的に相殺している。入力端子（２４）から増幅器（
２６）への各回路分枝の抵抗器及びコンデンサの直列接
続は、高域通過フィルタとして作用し、増幅器へ伝送さ
れる電荷、の低周波成分を阻止する。ダイオード（２）
と（８）は、ダイオード（４）と（１０）に夫々直列接
続され、各回路分枝の静電容量を減少して高域通過フィ
ルタの遮断周波数を増加する。コンデンサ（４８）は可
変であり、コンデンサ（４８）を通過する電荷をダイオ
ード（２）及び（８）の静電容量を通して伝送される電
荷と等振幅になるように調整する。
しかし、このブローパイ補償方法には、特にサンプラの
動作中における調整が容易でないという欠点がある。
動作中における調整が容易でないという欠点がある。
第２図のサンプラに付随する第２の問題点は、ストロー
ブパルスの振幅が十分大であって、ストローブパルスの
前縁でダイオード（２）−（１２）の総ての逆バイアス
に打ち勝ち、ストローブパルスの後縁でダイオードをオ
フとし、これにより・遅延線に信号電荷をトラップしな
ければならないことである。ダイオード（２）と（８）
の逆バイアスは、ストローブパルス間にこれらダイオー
ドがオンとならないことを要する。従って、ストローブ
パルスの振幅により、正確にサンプリングできる入力信
号のダイナミックレンジ（動作範囲）が制限されること
となる。 □ 〔発明の概要〕 本発明の１つの側面は、信号サンプラのダイナミック（
可、動）バイアス回路であり、ダイオード、予定振幅及
び期間のストローブパルスを予定間隔で発生するストロ
ーブ発生器並びにストローブパルスをダイオードの第１
電極に結合する結合コンデンサより構成される。バイア
ス電源をダイオードの第１電極に接続し、抵抗器をこの
ダイオードと並列に接続する。これにより、ストローブ
パルス発生器がストローブパルスを発生する直前にほぼ
Ｏバイアス状態のダイオードをストローブパルス中に順
バイアスする。このダイオードは、ストローブパルス中
に電荷を充電した結合コンデンサがあるために、ストロ
ーブパルスの直後に逆バイアスされる。
ブパルスの振幅が十分大であって、ストローブパルスの
前縁でダイオード（２）−（１２）の総ての逆バイアス
に打ち勝ち、ストローブパルスの後縁でダイオードをオ
フとし、これにより・遅延線に信号電荷をトラップしな
ければならないことである。ダイオード（２）と（８）
の逆バイアスは、ストローブパルス間にこれらダイオー
ドがオンとならないことを要する。従って、ストローブ
パルスの振幅により、正確にサンプリングできる入力信
号のダイナミックレンジ（動作範囲）が制限されること
となる。 □ 〔発明の概要〕 本発明の１つの側面は、信号サンプラのダイナミック（
可、動）バイアス回路であり、ダイオード、予定振幅及
び期間のストローブパルスを予定間隔で発生するストロ
ーブ発生器並びにストローブパルスをダイオードの第１
電極に結合する結合コンデンサより構成される。バイア
ス電源をダイオードの第１電極に接続し、抵抗器をこの
ダイオードと並列に接続する。これにより、ストローブ
パルス発生器がストローブパルスを発生する直前にほぼ
Ｏバイアス状態のダイオードをストローブパルス中に順
バイアスする。このダイオードは、ストローブパルス中
に電荷を充電した結合コンデンサがあるために、ストロ
ーブパルスの直後に逆バイアスされる。
本発明の他の側面は、進行波型信号サンプラであって、
サンプリングすべき入力信号が印加される入力端子を仔
し、第１ダイオードのアノードを入力端子に接続する一
方、第２ダイオードのカソードを入力端子に接続する。
サンプリングすべき入力信号が印加される入力端子を仔
し、第１ダイオードのアノードを入力端子に接続する一
方、第２ダイオードのカソードを入力端子に接続する。
第１遅延線を第１ダイオードのカソードと第３ダイオー
ドのアノード間に接続し、第２遅延線を第２ダイオード
のアノードと第４ダイオードのカソード間に接続する。
ドのアノード間に接続し、第２遅延線を第２ダイオード
のアノードと第４ダイオードのカソード間に接続する。
ストローブ発生器から第１ストローブコンデンサを介し
て第３ダイオードのカソードに負方向に向かうストロー
ブパルスを印加し、第２ストローブコンデンサを介して
第４ダイオードのアノードに正方向に向かうストローブ
パルスを印加する。第３及び第４ダイオードは、ストロ
ーブ発生器がストローブパルスを印加しない期間中Ｏバ
イアス状態に維持され、ストローブパルス期間中は順バ
イアスされる。ストローブパルスが終ると、ストローブ
コンデンサに蓄えられた電荷が第３及び第４ダイオード
を逆バイアス状態にする。
て第３ダイオードのカソードに負方向に向かうストロー
ブパルスを印加し、第２ストローブコンデンサを介して
第４ダイオードのアノードに正方向に向かうストローブ
パルスを印加する。第３及び第４ダイオードは、ストロ
ーブ発生器がストローブパルスを印加しない期間中Ｏバ
イアス状態に維持され、ストローブパルス期間中は順バ
イアスされる。ストローブパルスが終ると、ストローブ
コンデンサに蓄えられた電荷が第３及び第４ダイオード
を逆バイアス状態にする。
本発明の第３の側面によると、サンプラは、サンプリン
グされる入力信号が印加される入力端子を有し、サンプ
リングダイオードの一方の電極はサンプラの入力端子に
接続し、他方の電極は誤差増幅器の第１入力端に接続す
る。２個のコンデンサより成るコンデンサ分圧器をサン
プラの入力端子と基準電位源間に、誤差増幅器□の第２
入力端を両コンデンサの接続点に接続する。基準電位源
と分圧器接続点間に接続したコンデンサの静電容量は、
分圧器の接続点電圧によって決まる。バイアス電圧源を
上記接続点に接続し、分圧器の接続点の電圧を調節する
。増幅器の出力とバイアス電源間に帰還接続を使用する
ことにより、サンプラの入力端子に現われ′る電圧に依
存する電荷を誤差増幅器の第２入力端子に印加して、サ
ンプリングダイオードのブローパイを補償してもよい。
グされる入力信号が印加される入力端子を有し、サンプ
リングダイオードの一方の電極はサンプラの入力端子に
接続し、他方の電極は誤差増幅器の第１入力端に接続す
る。２個のコンデンサより成るコンデンサ分圧器をサン
プラの入力端子と基準電位源間に、誤差増幅器□の第２
入力端を両コンデンサの接続点に接続する。基準電位源
と分圧器接続点間に接続したコンデンサの静電容量は、
分圧器の接続点電圧によって決まる。バイアス電圧源を
上記接続点に接続し、分圧器の接続点の電圧を調節する
。増幅器の出力とバイアス電源間に帰還接続を使用する
ことにより、サンプラの入力端子に現われ′る電圧に依
存する電荷を誤差増幅器の第２入力端子に印加して、サ
ンプリングダイオードのブローパイを補償してもよい。
第１図は、本発明による信号サンプラの好適な実施例を
示す、ショットキダイオードを可とする高速のサンプリ
ングダイオード（４）及び（１０）は、夫々バイアス電
源（２８）と（３０）により抵抗器（６０） −（６２
）及び（６４） −（６６）を介して逆バイアスされる
。ショットキダイオードを可とする電荷トラップ用ダイ
オード（６）及び（１２）は、夫々抵抗器（６２） 、
（６６）と並列接続してダイナミック（可動）バイ
アスを行う。゛即ち、両ダイオード（６） 、 （１
２）は、ストローブパルスの直前に０バアス状態で、ス
トローブパルス中に順バイアスされ（併せてコンデンサ
（８２） 、 （８４）を充電し）、ストローブパル
ス後の短期間中ストローブコンデンサ（８２） 、
（８４）に蓄えた電荷により逆バイアスされ、次のスト
ローブパルスが発生する前に、コンデンサ（８２） 、
（８４）が夫々抵抗器（ａＯ） 。
示す、ショットキダイオードを可とする高速のサンプリ
ングダイオード（４）及び（１０）は、夫々バイアス電
源（２８）と（３０）により抵抗器（６０） −（６２
）及び（６４） −（６６）を介して逆バイアスされる
。ショットキダイオードを可とする電荷トラップ用ダイ
オード（６）及び（１２）は、夫々抵抗器（６２） 、
（６６）と並列接続してダイナミック（可動）バイ
アスを行う。゛即ち、両ダイオード（６） 、 （１
２）は、ストローブパルスの直前に０バアス状態で、ス
トローブパルス中に順バイアスされ（併せてコンデンサ
（８２） 、 （８４）を充電し）、ストローブパル
ス後の短期間中ストローブコンデンサ（８２） 、
（８４）に蓄えた電荷により逆バイアスされ、次のスト
ローブパルスが発生する前に、コンデンサ（８２） 、
（８４）が夫々抵抗器（ａＯ） 。
（６４）を介して放電し再びＯバイアスとなる。
遅延線（１４） 、 （１６）にトラップしく閉じ込
め）たコモンモードの電荷は、差動増幅１（８６）の非
反転入力端に加える。°その出力端に現われる誤差信号
は積分器（５０）に印加し、積分器（５０）の出力信号
はバイアス電源（２８）及び（３０）の接続点に帰還す
る。従って、各ストローブパルスの直前では、ダイオー
ド（６）のカソードはそのアノード電位とほぼ等しく、
ダイオード（６）のカソード電位の対地絶対値は、前の
ストローブパルスの終りの時点におけるそのダイオード
のアノード電位と等しい。同様に、ストローブパルスの
直後には、ダイオード（１２）は０バイアスされ、その
アノード電位の絶対値は前回のストローブパルスの終了
時点のアノード電位と等しい。従って、ストローブ発止
器の出力端子の電圧変化は、サンプラの各分枝の１個の
ダイオード（４）及び（１０）の逆バイアスを越せれば
足りる。よって、一定ストロープパルス振幅で正確にサ
ンプリングできる入力信号のダイナミックレンジは、第
２図の場合に比べて増加する。
め）たコモンモードの電荷は、差動増幅１（８６）の非
反転入力端に加える。°その出力端に現われる誤差信号
は積分器（５０）に印加し、積分器（５０）の出力信号
はバイアス電源（２８）及び（３０）の接続点に帰還す
る。従って、各ストローブパルスの直前では、ダイオー
ド（６）のカソードはそのアノード電位とほぼ等しく、
ダイオード（６）のカソード電位の対地絶対値は、前の
ストローブパルスの終りの時点におけるそのダイオード
のアノード電位と等しい。同様に、ストローブパルスの
直後には、ダイオード（１２）は０バイアスされ、その
アノード電位の絶対値は前回のストローブパルスの終了
時点のアノード電位と等しい。従って、ストローブ発止
器の出力端子の電圧変化は、サンプラの各分枝の１個の
ダイオード（４）及び（１０）の逆バイアスを越せれば
足りる。よって、一定ストロープパルス振幅で正確にサ
ンプリングできる入力信号のダイナミックレンジは、第
２図の場合に比べて増加する。
入力端子（２４）と接地間に直列接続されたコンデンサ
と可変容量ダイオード（７０）は容量性分圧器を構成し
、その分圧比は、抵抗器（７２）を介してダイオード（
７０）に印加されるブローパイ制御電圧により制御され
る。このブローパイ制御電圧の値は、入力端子（２４）
に被測定素子（ＤＵＴ）又は被測定信号源が接続されて
いないとき、自己校正シーケンスにより調節できる。次
に、校正回路の構成及び動作について説明する。
と可変容量ダイオード（７０）は容量性分圧器を構成し
、その分圧比は、抵抗器（７２）を介してダイオード（
７０）に印加されるブローパイ制御電圧により制御され
る。このブローパイ制御電圧の値は、入力端子（２４）
に被測定素子（ＤＵＴ）又は被測定信号源が接続されて
いないとき、自己校正シーケンスにより調節できる。次
に、校正回路の構成及び動作について説明する。
校正信号発生器（７４）は、第３図（ａ）に示す如き矩
形波信号を抵抗器（７８）を介して入力端子（２４）に
印加する。この校正信号波形は、メモリゲートパルスの
後縁とほぼ一致する正方向の前縁、即ち立上り部を有す
る矩形波である。校正信号波形の前縁は、ストローブパ
ルスの前縁はど鋭い（高速）である必要はないが、その
立上り時間はメモリゲート巾（積分器（５０）のメモリ
ゲートがストローブ発生器（１８）により導通させられ
る期間）よりは十分短い必要がある。
形波信号を抵抗器（７８）を介して入力端子（２４）に
印加する。この校正信号波形は、メモリゲートパルスの
後縁とほぼ一致する正方向の前縁、即ち立上り部を有す
る矩形波である。校正信号波形の前縁は、ストローブパ
ルスの前縁はど鋭い（高速）である必要はないが、その
立上り時間はメモリゲート巾（積分器（５０）のメモリ
ゲートがストローブ発生器（１８）により導通させられ
る期間）よりは十分短い必要がある。
メモリゲートが導通状態になる時点Ｔ１まで、第３図山
）に示すように、サンプラの出力端子電圧は一定である
。ブローバネ制御電圧がブローパイを完全に補償してい
ない場合は、第３図（ｂ）に点（９０）で示す如く、メ
モリゲートが導通するど出力電圧は増加する。そして、
出力電圧は、オーバーシュート（９２）が生じた後減衰
振動し、メモリゲートが非導通状態になるとき適当なレ
ベル（９４）に復帰する。ブローパイ電圧制御回路では
、出力信号”を時点Ｔｏ（メモリゲートが導通する直前
）とＴ２（メモリゲートが再度非導通になる直前）にア
ナログ・デジタル変換器（ＡＤＣ’） （９６）を用
いてサンプリングする。マイクロコンピュータ（μＣ）
（９８）は、両サンプル値を比較してデジタル信号
をデジタル・アナログ変換器（−ＤＡＣ）（１００°）
に印加し、このデジタル信号を電圧に変換して最終的に
第２サンプル値が第１サンプル値と等しくなるようにす
る。これにより、出力信号の波形は校正信号の波形と同
じになり、ブローパイ歪は補償される（第３図（ｂｌの
右端の波形参照）。
）に示すように、サンプラの出力端子電圧は一定である
。ブローバネ制御電圧がブローパイを完全に補償してい
ない場合は、第３図（ｂ）に点（９０）で示す如く、メ
モリゲートが導通するど出力電圧は増加する。そして、
出力電圧は、オーバーシュート（９２）が生じた後減衰
振動し、メモリゲートが非導通状態になるとき適当なレ
ベル（９４）に復帰する。ブローパイ電圧制御回路では
、出力信号”を時点Ｔｏ（メモリゲートが導通する直前
）とＴ２（メモリゲートが再度非導通になる直前）にア
ナログ・デジタル変換器（ＡＤＣ’） （９６）を用
いてサンプリングする。マイクロコンピュータ（μＣ）
（９８）は、両サンプル値を比較してデジタル信号
をデジタル・アナログ変換器（−ＤＡＣ）（１００°）
に印加し、このデジタル信号を電圧に変換して最終的に
第２サンプル値が第１サンプル値と等しくなるようにす
る。これにより、出力信号の波形は校正信号の波形と同
じになり、ブローパイ歪は補償される（第３図（ｂｌの
右端の波形参照）。
以上、本発明の信号サンプラを一実施例に基づき説明し
たが、本発明の要旨を逸脱することなく種々の変形、変
更が可能であ悉こと当業者には明らかであろう。例えば
、電荷トラップ用ダイオードのダイナミックバイアス手
法は、電子制御ブローパイ補償をしないサンプラにも使
用できる。また、ブローパイ補償の電子制御は、従来の
２グイ。
たが、本発明の要旨を逸脱することなく種々の変形、変
更が可能であ悉こと当業者には明らかであろう。例えば
、電荷トラップ用ダイオードのダイナミックバイアス手
法は、電子制御ブローパイ補償をしないサンプラにも使
用できる。また、ブローパイ補償の電子制御は、従来の
２グイ。
オード又は４ダイオード型サンプラにも応用できる。ブ
ローパイ電圧制御回路の（Ａｉ）Ｃ） （９６）、（
μＣ） （９８）及び（ＤＡＣ，） （１００）の
作用は、このサンプラを使用するデジタルストレージ型
オシロスコープにそのまま応用できる。
ローパイ電圧制御回路の（Ａｉ）Ｃ） （９６）、（
μＣ） （９８）及び（ＤＡＣ，） （１００）の
作用は、このサンプラを使用するデジタルストレージ型
オシロスコープにそのまま応用できる。
本発明の信号サンプラによると、入力端に接続した１対
のサンプリングダイオードの出力と容量性分圧器の出力
差を誤差増幅器で増幅するので、オフ状態のサンブリ、
ングダイオニドを介して信号が漏れるブロー−バイ歪が
低減できる。また、分圧器を可変容量ダイオード２等の
可変素子、を用いて構成することにより、使用するデバ
イス毎に、又は使用条件毎に最適補償が容易に、また必
要に応じて自動的に行うことができるので、高精度のサ
ンプラが得られる。
のサンプリングダイオードの出力と容量性分圧器の出力
差を誤差増幅器で増幅するので、オフ状態のサンブリ、
ングダイオニドを介して信号が漏れるブロー−バイ歪が
低減できる。また、分圧器を可変容量ダイオード２等の
可変素子、を用いて構成することにより、使用するデバ
イス毎に、又は使用条件毎に最適補償が容易に、また必
要に応じて自動的に行うことができるので、高精度のサ
ンプラが得られる。
第１図は本発明による信号サンプラの好適な実施例を示
す一部ブロック図、第２図は従来の信号サンプラの例を
示す一部ブロック図、第３図は第１図の回路動作説明図
である。 （２４）・・・・入力端、（４１、、（１０）・・・・
サンプリングダイオード、（６）、 （１２）・・・
・他のダイオード、（１４） 、 （１６）・・・・
遅延線、（６８，７０）・・・・容量。 性分圧器、（８６）・・・・増幅器。
す一部ブロック図、第２図は従来の信号サンプラの例を
示す一部ブロック図、第３図は第１図の回路動作説明図
である。 （２４）・・・・入力端、（４１、、（１０）・・・・
サンプリングダイオード、（６）、 （１２）・・・
・他のダイオード、（１４） 、 （１６）・・・・
遅延線、（６８，７０）・・・・容量。 性分圧器、（８６）・・・・増幅器。
Claims (1)
- 【特許請求の範囲】 １、夫々一端が信号入力端に互いに異なる極性で接続さ
れた１対のサンプリングダイオードと、上記信号入力端
及び基準電位源間に直列接続された容量性分圧器と、該
分圧器出力及び上記ダイオードの他端電圧差を増幅する
増幅器とを具える信号サンプラ。 ２、上記容量性分圧器は可変容量素子を含み、上記サン
プラのブローバイ歪を最小にするよう調整可能とされた
特許請求の範囲第１項の信号サンプラ。 ３、上記１対のダイオードの他端に夫々遅延線及び他の
ダイオードを直列接続して進行波型サンプラとした特許
請求の範囲第１項又は第２項の信号サンプラ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/845,900 US4647795A (en) | 1986-03-28 | 1986-03-28 | Travelling wave sampler |
| US845900 | 1986-03-28 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4122217A Division JPH0743956B2 (ja) | 1986-03-28 | 1992-05-14 | 信号サンプラ用ダイナミックバイアス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62232800A true JPS62232800A (ja) | 1987-10-13 |
| JPH0612639B2 JPH0612639B2 (ja) | 1994-02-16 |
Family
ID=25296366
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62070157A Expired - Lifetime JPH0612639B2 (ja) | 1986-03-28 | 1987-03-24 | 信号サンプラ |
| JP4122217A Expired - Lifetime JPH0743956B2 (ja) | 1986-03-28 | 1992-05-14 | 信号サンプラ用ダイナミックバイアス回路 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4122217A Expired - Lifetime JPH0743956B2 (ja) | 1986-03-28 | 1992-05-14 | 信号サンプラ用ダイナミックバイアス回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4647795A (ja) |
| EP (2) | EP0462626B1 (ja) |
| JP (2) | JPH0612639B2 (ja) |
| DE (2) | DE3688889T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03144373A (ja) * | 1989-10-31 | 1991-06-19 | Yokogawa Electric Corp | サンプリングヘッド |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU591496B2 (en) * | 1985-06-26 | 1989-12-07 | Data General Corporation | A charge pump for use in a phase-locked loop |
| US4755742A (en) * | 1986-04-30 | 1988-07-05 | Tektronix, Inc. | Dual channel time domain reflectometer |
| NL8800696A (nl) * | 1988-03-21 | 1989-10-16 | Philips Nv | Bemonsteringssysteem, pulsgeneratiesschakeling en bemonsteringsschakeling geschikt voor toepassing in een bemonsteringssysteem, en oscilloscoop voorzien van een bemonsteringssysteem. |
| US4862073A (en) * | 1988-10-12 | 1989-08-29 | Analog Devices, Inc. | Repetitive wave sampler |
| EP1635782A1 (de) | 2003-05-24 | 2006-03-22 | JUVENA (International) AG | Gewebekulturmedien als bestandteil von kosmetika |
| US10955441B2 (en) * | 2018-03-08 | 2021-03-23 | Rohde & Schwarz Gmbh & Co. Kg | Measurement system and method for operating a measurement system |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US309681A (en) * | 1884-12-23 | barlow | ||
| US3459968A (en) * | 1966-05-26 | 1969-08-05 | Us Army | Diode switch |
| US3600677A (en) * | 1968-04-02 | 1971-08-17 | Iwatsu Electric Co Ltd | Wide band gate circuits with feedback circuits |
| US3629731A (en) * | 1968-07-12 | 1971-12-21 | Tektronix Inc | Sampling system |
| JPS5134753B2 (ja) * | 1971-11-29 | 1976-09-28 | ||
| US4417157A (en) * | 1979-09-11 | 1983-11-22 | E-Systems, Inc. | Radio frequency switch for coupling an RF source to a load |
| US4399413A (en) * | 1981-02-10 | 1983-08-16 | Rca Corporation | High speed sampling head |
| US4570080A (en) * | 1983-10-11 | 1986-02-11 | At&T Bell Laboratories | Corrected sample-and-hold circuit |
-
1986
- 1986-03-28 US US06/845,900 patent/US4647795A/en not_active Expired - Lifetime
- 1986-10-20 EP EP91112494A patent/EP0462626B1/en not_active Expired - Lifetime
- 1986-10-20 DE DE91112494T patent/DE3688889T2/de not_active Expired - Lifetime
- 1986-10-20 EP EP86308114A patent/EP0238748B1/en not_active Expired - Lifetime
- 1986-10-20 DE DE8686308114T patent/DE3686653T2/de not_active Expired - Lifetime
-
1987
- 1987-03-24 JP JP62070157A patent/JPH0612639B2/ja not_active Expired - Lifetime
-
1992
- 1992-05-14 JP JP4122217A patent/JPH0743956B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03144373A (ja) * | 1989-10-31 | 1991-06-19 | Yokogawa Electric Corp | サンプリングヘッド |
Also Published As
| Publication number | Publication date |
|---|---|
| US4647795A (en) | 1987-03-03 |
| EP0238748A3 (en) | 1990-03-14 |
| DE3688889T2 (de) | 1994-02-03 |
| DE3686653D1 (de) | 1992-10-08 |
| EP0238748B1 (en) | 1992-09-02 |
| DE3688889D1 (de) | 1993-09-16 |
| EP0238748A2 (en) | 1987-09-30 |
| JPH0612639B2 (ja) | 1994-02-16 |
| DE3686653T2 (de) | 1993-04-08 |
| EP0462626B1 (en) | 1993-08-11 |
| JPH0743956B2 (ja) | 1995-05-15 |
| EP0462626A1 (en) | 1991-12-27 |
| JPH05266687A (ja) | 1993-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3543169A (en) | High speed clamping apparatus employing feedback from sample and hold circuit | |
| EP0529836A1 (en) | Integrating phase detector | |
| KR960012801B1 (ko) | 2개의 샘플 홀드 회로를 사용한 리플 제거 위상 검출기 | |
| US4276513A (en) | Auto-zero amplifier circuit with wide dynamic range | |
| JPH0760979B2 (ja) | 精密電圧−デューティサイクル・コンバータ及び低リプル高帯域幅電荷平衡復調器を含む絶縁増幅器 | |
| JPH0346918B2 (ja) | ||
| US5157276A (en) | Low jitter clock phase adjust system | |
| JPS62232800A (ja) | 信号サンプラ | |
| Klaassen | Digitally controlled absolute voltage division | |
| JPS5132073B1 (ja) | ||
| US3939365A (en) | Pulse peak detector | |
| CA1204179A (en) | Attenuator circuit | |
| US4723112A (en) | Level shift circuit for differential signals | |
| US3995178A (en) | Pulse-width and frequency modulator circuit | |
| US4253071A (en) | Phase modulator circuit | |
| US6281717B1 (en) | Dynamic error compensation in track-and-hold circuits | |
| JP2933317B2 (ja) | 出力増幅器 | |
| US3624414A (en) | Circuit arrangement for polarity reversal of signals from a signal source | |
| US5030850A (en) | Off-set stabilizer for comparator output | |
| US4937472A (en) | Sampling-holding circuit with high sampling frequency | |
| JP3267796B2 (ja) | 電荷サンプリング回路 | |
| Huang et al. | A high-accuracy CMOS oversampling switched-current sample/hold (S/H) circuit using feedforward approach | |
| US5578952A (en) | Fixed-interval timing circuit and method | |
| JPS62245598A (ja) | サンプリング用記憶ゲ−ト | |
| JPH02285805A (ja) | 増幅／制限回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080216 Year of fee payment: 14 |