JP2933317B2 - 出力増幅器 - Google Patents
出力増幅器Info
- Publication number
- JP2933317B2 JP2933317B2 JP1054869A JP5486989A JP2933317B2 JP 2933317 B2 JP2933317 B2 JP 2933317B2 JP 1054869 A JP1054869 A JP 1054869A JP 5486989 A JP5486989 A JP 5486989A JP 2933317 B2 JP2933317 B2 JP 2933317B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- amplifier
- stage
- bipolar transistor
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
- H03F1/226—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with junction-FET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45278—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using BiFET transistors as the active amplifying circuit
- H03F3/45282—Long tailed pairs
- H03F3/45286—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01825—Coupling arrangements, impedance matching circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using Schottky type FET MESFET
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
- H03K5/023—Shaping pulses by amplifying using field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、高出力振幅用の出力増幅器、特にパルス発
生器に関するものであり、内部パルス信号を受信する第
１のバイポーラトランジスタによる線形増幅段と、前記
第１の増幅段の出力によって直接的に（または間接的
に）制御を受ける第２の増幅段から構成される。
生器に関するものであり、内部パルス信号を受信する第
１のバイポーラトランジスタによる線形増幅段と、前記
第１の増幅段の出力によって直接的に（または間接的
に）制御を受ける第２の増幅段から構成される。
［従来技術とその問題点］ パルス発生器のテクノロジーにおける主たる問題点
は、立上がり時間と立下がり時間の両方または一方が極
めて高速で可変のパルスが得られるようにすることにあ
る。ほとんどの用途における制御要素は、内部で発生し
たパルス信号（内部パルス信号）を受信する出力増幅器
にある。
は、立上がり時間と立下がり時間の両方または一方が極
めて高速で可変のパルスが得られるようにすることにあ
る。ほとんどの用途における制御要素は、内部で発生し
たパルス信号（内部パルス信号）を受信する出力増幅器
にある。
上述のタイプの出力増幅器にバイポーラテクノロジー
を利用するのは、既知である。こうしたバイポーラ出力
増幅器の場合、バイポーラトランジスタの初段は、内部
で発生した信号を受信する。この初段は、その出力がバ
イポーラトランジスタの第２段に接続された差動増幅器
である。前記第２段は、必要な出力増幅すなわち、必要
な最大／最小出力増幅を備えた出力信号を発生し得るバ
イポーラトランジスタで構成されている。
を利用するのは、既知である。こうしたバイポーラ出力
増幅器の場合、バイポーラトランジスタの初段は、内部
で発生した信号を受信する。この初段は、その出力がバ
イポーラトランジスタの第２段に接続された差動増幅器
である。前記第２段は、必要な出力増幅すなわち、必要
な最大／最小出力増幅を備えた出力信号を発生し得るバ
イポーラトランジスタで構成されている。
最も一般的には、パルス発生器は、10V（ボルト）の
出力振幅を生じなければならない。中間出力帯域幅（す
なわち、発生すべき出力パルス帯のうちの中間部分の遷
移時間）については、バイポーラトランジスタは適して
いる。
出力振幅を生じなければならない。中間出力帯域幅（す
なわち、発生すべき出力パルス帯のうちの中間部分の遷
移時間）については、バイポーラトランジスタは適して
いる。
しかしながら、これは、例えば、0.6ns（ナノ秒）以
下の遷移時間といった極めて急速な遷移時間については
当てはまらない。1.0GHz（ギガヘルツ）の帯域幅に相当
するこうした急速な遷移時間の場合、コレクタ・エミッ
タ破壊電圧は、6Vの範囲内である。従って、出力振幅が
10Vの場合には適用できない。これが、いまだに、振
幅、立上がり時間及びオフセットの調整可能なパルス発
生器が、上述の極めて急速な遷移時間が得られるように
設計されていない理由の１つである。
下の遷移時間といった極めて急速な遷移時間については
当てはまらない。1.0GHz（ギガヘルツ）の帯域幅に相当
するこうした急速な遷移時間の場合、コレクタ・エミッ
タ破壊電圧は、6Vの範囲内である。従って、出力振幅が
10Vの場合には適用できない。これが、いまだに、振
幅、立上がり時間及びオフセットの調整可能なパルス発
生器が、上述の極めて急速な遷移時間が得られるように
設計されていない理由の１つである。
バイポーラテクノロジー以外のテクノロジーに基づく
出力増幅器は、上述の用途には適さない。例えば、もっ
ぱらガリウム砒素電界効果トランジスタに基づく出力増
幅器の場合、利得がごくわずかしかない。このわずかな
利得では、フィードバックループによって、増幅器の温
度の影響や線形化のための補償をすることはできない。
もう１つの欠点は、いわゆる“ドループ効果（droop ef
fect）”、すなわち、高周波の利得が、低周波の利得と
異なるという点にある（市販のパルス発生器はパルス繰
返し率の調整が可能であること、すなわち、出力増幅器
は、直流から最大周波数までの、広帯域増幅器でなけれ
ばならない点に留意すべきである）。
出力増幅器は、上述の用途には適さない。例えば、もっ
ぱらガリウム砒素電界効果トランジスタに基づく出力増
幅器の場合、利得がごくわずかしかない。このわずかな
利得では、フィードバックループによって、増幅器の温
度の影響や線形化のための補償をすることはできない。
もう１つの欠点は、いわゆる“ドループ効果（droop ef
fect）”、すなわち、高周波の利得が、低周波の利得と
異なるという点にある（市販のパルス発生器はパルス繰
返し率の調整が可能であること、すなわち、出力増幅器
は、直流から最大周波数までの、広帯域増幅器でなけれ
ばならない点に留意すべきである）。
［発明の目的］ 従って、本発明の主たる目的は、高出力振幅と、極め
て急速な遷移時間とを特徴とする出力信号を発生するこ
とができる、上述タイプの出力増幅器を提供することに
ある。特に15Vの振幅と、0.6nsの遷移時間を提供する出
力増幅器を提供することである。
て急速な遷移時間とを特徴とする出力信号を発生するこ
とができる、上述タイプの出力増幅器を提供することに
ある。特に15Vの振幅と、0.6nsの遷移時間を提供する出
力増幅器を提供することである。
［発明の概要］ 本発明によれば、この問題は、第２の増幅段が少なく
とも１つのガリウム砒素電界効果トランジスタから構成
される、上述のタイプの出力増幅器によって解決され
る。
とも１つのガリウム砒素電界効果トランジスタから構成
される、上述のタイプの出力増幅器によって解決され
る。
従って、本発明による出力増幅器は、内部パルス信号
を受信するバイポーラトランジスタによる第１の増幅段
と、直接または間接的に前記バイポーラトランジスタに
よる第１の増幅段の出力によって制御され、少なくとも
１つのガリウム砒素電界効果トランジスタ（GaAsFET）
から成る第２の増幅段とによって構成される。
を受信するバイポーラトランジスタによる第１の増幅段
と、直接または間接的に前記バイポーラトランジスタに
よる第１の増幅段の出力によって制御され、少なくとも
１つのガリウム砒素電界効果トランジスタ（GaAsFET）
から成る第２の増幅段とによって構成される。
GaAsFETだけから成る出力増幅器の利得はごくわずか
であるが、その特性は、約15Vの出力増幅を可能にす
る。GaAsFET素子の寄生キャパシタンスは、かなり小さ
いので、GaAsFET段は、さらに、遷移時間のごく短いパ
ルスを発生することができる。本発明によれば、１つ以
上のGaAsFETが、第２の増幅段に用いられる。
であるが、その特性は、約15Vの出力増幅を可能にす
る。GaAsFET素子の寄生キャパシタンスは、かなり小さ
いので、GaAsFET段は、さらに、遷移時間のごく短いパ
ルスを発生することができる。本発明によれば、１つ以
上のGaAsFETが、第２の増幅段に用いられる。
これに対し、第１の増幅段は、バイポーラトランジス
タで構成される。このバイポーラトランジスタによる増
幅段は、増幅に用いられ（GaAsFET段では低利得しか生
じないので）、さらにGaAsの欠点、とりわけ、ドループ
効果の補償を行う。
タで構成される。このバイポーラトランジスタによる増
幅段は、増幅に用いられ（GaAsFET段では低利得しか生
じないので）、さらにGaAsの欠点、とりわけ、ドループ
効果の補償を行う。
従って、バイポーラトランジスタによる第１の増幅段
と、GaAsFETによる第２の増幅段とを組み合わせること
により、遷移時間が急速でしかも高出力振幅を特徴とす
るパルスを発生し得る出力増幅器が形成される。
と、GaAsFETによる第２の増幅段とを組み合わせること
により、遷移時間が急速でしかも高出力振幅を特徴とす
るパルスを発生し得る出力増幅器が形成される。
米国特許第4,464,636号には、既に、GaAsFET回路とバ
イポーラトランジスタ回路の組合せについて開示されて
いる。この特許は、衛星受信器用の中間周波数増幅器に
関するものである。こうした回路に対する要求は、出力
増幅器に対する要求とは異なり；とりわけ、入力インピ
ーダンスは高くなければならないが、出力振幅は、パル
ス発生器の出力振幅に比べて低い。従って、米国特許第
4,464,636号に記述の用途の場合、入力部は、本発明と
は異なり、GaAsFETで構成され、出力部が、バイポーラ
トランジスタで構成される。さらに指摘すると、米国特
許第4,464,636号に記載の回路は、利得の等化のために
用いられるが、本発明による出力増幅器は、急速な遷移
時間と、高出力の振幅を特徴とするパルスを発生するの
に用いられる。さらに、米国特許第4,464,636号による
増幅器は、本発明とは異なり、AC（交流）結合されてい
る。
イポーラトランジスタ回路の組合せについて開示されて
いる。この特許は、衛星受信器用の中間周波数増幅器に
関するものである。こうした回路に対する要求は、出力
増幅器に対する要求とは異なり；とりわけ、入力インピ
ーダンスは高くなければならないが、出力振幅は、パル
ス発生器の出力振幅に比べて低い。従って、米国特許第
4,464,636号に記述の用途の場合、入力部は、本発明と
は異なり、GaAsFETで構成され、出力部が、バイポーラ
トランジスタで構成される。さらに指摘すると、米国特
許第4,464,636号に記載の回路は、利得の等化のために
用いられるが、本発明による出力増幅器は、急速な遷移
時間と、高出力の振幅を特徴とするパルスを発生するの
に用いられる。さらに、米国特許第4,464,636号による
増幅器は、本発明とは異なり、AC（交流）結合されてい
る。
望ましい実施例の場合、前記バイポーラトランジスタ
による第１の増幅段は、インピーダンス整合を目的とし
て、電圧−電流変換器から構成される（第１の増幅段の
この部分の入力は、高インピーダンス入力であるが、そ
の出力は、低インピーダンスである）。前記電圧−電流
変換器は、エミッタフォロアとして構成されたバイポー
ラトランジスタである。これに対し、第２の（GaAsFE
T）増幅段は電流−電圧変換器として構成される。
による第１の増幅段は、インピーダンス整合を目的とし
て、電圧−電流変換器から構成される（第１の増幅段の
この部分の入力は、高インピーダンス入力であるが、そ
の出力は、低インピーダンスである）。前記電圧−電流
変換器は、エミッタフォロアとして構成されたバイポー
ラトランジスタである。これに対し、第２の（GaAsFE
T）増幅段は電流−電圧変換器として構成される。
パルス発生器は、互いに相補形の２つの内部信号を内
部的に発生することがよくある。こうした用途の場合、
前記バイポーラトランジスタによる第１の増幅段は、そ
れぞれが、（相補形）内部信号の１つを受信する差勤入
力を備えた差動増幅器で構成するのが好都合である。こ
うした差動増幅器は、線形増幅のために用いられる（ち
ょうど説明したように、GaAsFET段の利得は低い）。さ
らに、線形化のため、１つ以上のフィードバックルー
プ、例えば、フィードバック抵抗器を含んでよい。もち
ろん、第１の増幅段は、それぞれ、差動増幅器の入力に
接続された、２つの電圧−電流変換器から構成すること
ができる。
部的に発生することがよくある。こうした用途の場合、
前記バイポーラトランジスタによる第１の増幅段は、そ
れぞれが、（相補形）内部信号の１つを受信する差勤入
力を備えた差動増幅器で構成するのが好都合である。こ
うした差動増幅器は、線形増幅のために用いられる（ち
ょうど説明したように、GaAsFET段の利得は低い）。さ
らに、線形化のため、１つ以上のフィードバックルー
プ、例えば、フィードバック抵抗器を含んでよい。もち
ろん、第１の増幅段は、それぞれ、差動増幅器の入力に
接続された、２つの電圧−電流変換器から構成すること
ができる。
前記バイポーラトランジスタによる第１の増幅段に、
差動出力が備わっている場合、さらに、前記第２の増幅
段のGaAsFETトランジスタに対し、これらの差動出力の
それぞれを接続するのがよい。前記GaAsFETトランジス
タは、さらに、遷移時間が極めて急速で、振幅が大きく
なるようにすることができるコモン・ゲート段として構
成してよい。
差動出力が備わっている場合、さらに、前記第２の増幅
段のGaAsFETトランジスタに対し、これらの差動出力の
それぞれを接続するのがよい。前記GaAsFETトランジス
タは、さらに、遷移時間が極めて急速で、振幅が大きく
なるようにすることができるコモン・ゲート段として構
成してよい。
本発明の他の望ましい実施例の場合、前記バイポーラ
トランジスタによる第１の増幅段は、増倍率の調整が可
能な倍率段を介して、前記第２の（GaAsFET）増幅段に
接続される。こうした倍率器部分は、出力パルスの振幅
調整に用いることができる。
トランジスタによる第１の増幅段は、増倍率の調整が可
能な倍率段を介して、前記第２の（GaAsFET）増幅段に
接続される。こうした倍率器部分は、出力パルスの振幅
調整に用いることができる。
もう１つの望ましい実施例の場合、前記第１と第２の
増幅段は、例えば、厚膜または薄膜テクノロジーにおい
て共通（コモン）ハイブリッドにマウントされたチップ
である。単一のチップにバイポーラとガリウム砒素の両
方のテクノロジーを統合（集積化）することはできない
が；一方、後続部分の入力インピーダンスとリード線の
キャパシタンスとによって生じる付加遅延を回避するた
め、チップ間のリード線は、できるだけ短くするのが望
ましい（リード線のキャパシタンスと入力インピーダン
スは、低域回路として動作する）。従って、共通ハイブ
リッドに基づき両方のチップをマウントするのが、最も
実現性の高い解決策である。
増幅段は、例えば、厚膜または薄膜テクノロジーにおい
て共通（コモン）ハイブリッドにマウントされたチップ
である。単一のチップにバイポーラとガリウム砒素の両
方のテクノロジーを統合（集積化）することはできない
が；一方、後続部分の入力インピーダンスとリード線の
キャパシタンスとによって生じる付加遅延を回避するた
め、チップ間のリード線は、できるだけ短くするのが望
ましい（リード線のキャパシタンスと入力インピーダン
スは、低域回路として動作する）。従って、共通ハイブ
リッドに基づき両方のチップをマウントするのが、最も
実現性の高い解決策である。
添付図面には、本発明の望ましい実施例が示されてい
る。こうした図面について説明した下記内容から、本発
明の特徴及び長所がさらに理解できるであろう。
る。こうした図面について説明した下記内容から、本発
明の特徴及び長所がさらに理解できるであろう。
［実施例］ 第１図に示すブロック図には、パルス発生器の出力増
幅器の概略が、一般に１で示されている。内部パルス信
号が、増幅器の入力端子２に与えられ；出力信号OUT
が、出力端子３に発生する。
幅器の概略が、一般に１で示されている。内部パルス信
号が、増幅器の入力端子２に与えられ；出力信号OUT
が、出力端子３に発生する。
出力増幅器は、２つの段または部分、すなわち、（第
１の）バイポーラ段４及び（第２の）GaAsFET段５から
構成される。第２段５は、急速な遷移時間と同時に、高
出力振幅をもつ信号を発生し、一方、第１（バイポー
ラ）段４は、高利得を提供し、またGaAsFETの欠点を補
償する（例えば、ドループ効果や温度ドリフトの補
償）。
１の）バイポーラ段４及び（第２の）GaAsFET段５から
構成される。第２段５は、急速な遷移時間と同時に、高
出力振幅をもつ信号を発生し、一方、第１（バイポー
ラ）段４は、高利得を提供し、またGaAsFETの欠点を補
償する（例えば、ドループ効果や温度ドリフトの補
償）。
第２図には、出力増幅器の簡略図が示されている。バ
イポーラ段（参照番号６）は、入力端子８で内部パルス
信号Ｕinを受信する電圧−電流変換器７から構成され
る。電圧−電流変換器７によって、インピーダンス整合
と、増幅が行われることになる。その出力は、ライン９
を介してGaAsFET段（参照番号10）に送られる。前記GaA
SFET段は、コモン・ゲートトランジスタとして配線が施
されたガリウム・砒素電界効果トランジスタ11から構成
される。そのゲートは、直流電圧源12に接続される。も
う１つの（調整可能な）直流電圧Ｕoffが、抵抗器13を
介してそのドレインに与えられる。直流電圧Ｕoffは、
線路14に発生する出力信号Ｕoutのオフセットを調整す
るために使用される。
イポーラ段（参照番号６）は、入力端子８で内部パルス
信号Ｕinを受信する電圧−電流変換器７から構成され
る。電圧−電流変換器７によって、インピーダンス整合
と、増幅が行われることになる。その出力は、ライン９
を介してGaAsFET段（参照番号10）に送られる。前記GaA
SFET段は、コモン・ゲートトランジスタとして配線が施
されたガリウム・砒素電界効果トランジスタ11から構成
される。そのゲートは、直流電圧源12に接続される。も
う１つの（調整可能な）直流電圧Ｕoffが、抵抗器13を
介してそのドレインに与えられる。直流電圧Ｕoffは、
線路14に発生する出力信号Ｕoutのオフセットを調整す
るために使用される。
バイポーラ段６とGaAsFET段10は、両方とも、共通ハ
イブリッドに基づきマウントされたチップである。
イブリッドに基づきマウントされたチップである。
抵抗器13は、50オームの抵抗器である。出力（ライン
14）も50オームの抵抗器で終端される場合、出力増幅器
によって生じる出力信号は、5V pp（ボルト、ピークピ
ーク値）であり、出力が開放の場合には、出力信号の振
幅は、10Vである。
14）も50オームの抵抗器で終端される場合、出力増幅器
によって生じる出力信号は、5V pp（ボルト、ピークピ
ーク値）であり、出力が開放の場合には、出力信号の振
幅は、10Vである。
第３図は、差動入力を備えた出力増幅器の詳細回路図
を表すものである。第１の（バイポーラ）増幅段は、入
力端子15及び16によって、２つの内部パルス信号Ｕin1
及びＵin2を受信する。これらの信号は、17および18で
示すように、互いに相補形である。
を表すものである。第１の（バイポーラ）増幅段は、入
力端子15及び16によって、２つの内部パルス信号Ｕin1
及びＵin2を受信する。これらの信号は、17および18で
示すように、互いに相補形である。
コンデンサ19は、交流信号に対し抵抗器20をバイパス
するために使用される。従って、抵抗器20は、入力信号
in1の直流成分のレベルをシフトさせ、一方、交流成分
については、コンデンサ19を介してバイパスされる。
するために使用される。従って、抵抗器20は、入力信号
in1の直流成分のレベルをシフトさせ、一方、交流成分
については、コンデンサ19を介してバイパスされる。
入力信号Ｕin1は、次に、NPNトランジスタ21のベース
に送られる。前記ベースはまた定電流源22にも接続され
ている。トランジスタ21のエミッタは、さらに、定電流
源48に接続されている。トランジスタ21は、エミッタフ
ォロアとして構成され、インピーダンス整合回路として
働く。その入力は高インピーダンスであり、出力は低イ
ンピーダンスである。
に送られる。前記ベースはまた定電流源22にも接続され
ている。トランジスタ21のエミッタは、さらに、定電流
源48に接続されている。トランジスタ21は、エミッタフ
ォロアとして構成され、インピーダンス整合回路として
働く。その入力は高インピーダンスであり、出力は低イ
ンピーダンスである。
コンデンサ23、抵抗器24、NPNトランジスタ25、及
び、定電流源26及び27は、上述したと同じように動作す
る。
び、定電流源26及び27は、上述したと同じように動作す
る。
トランジスタ21及び25はエミッタは、ライン28及び29
を介して、一般に30で概略が示されている差動増幅器の
入力に接続される。この差動増幅器は、２つのトランジ
スタ31及び32、２つの拡抗器33及び34、及び、定電流源
35から構成されている。抵抗器33及び34は、10オームの
抵抗器である。差動増幅器30は、Ｕin1とＵin2間におけ
る差を線形増幅するために用いられ；フィードバック抵
抗器は、さらに、特にGaAsFETの欠点に関連して線形化
のために用いられる。
を介して、一般に30で概略が示されている差動増幅器の
入力に接続される。この差動増幅器は、２つのトランジ
スタ31及び32、２つの拡抗器33及び34、及び、定電流源
35から構成されている。抵抗器33及び34は、10オームの
抵抗器である。差動増幅器30は、Ｕin1とＵin2間におけ
る差を線形増幅するために用いられ；フィードバック抵
抗器は、さらに、特にGaAsFETの欠点に関連して線形化
のために用いられる。
差動増幅器30の出力（ライン36及び37）は、倍率段38
に送られる。この倍率段は、任意の一般的なテクノロジ
ーを利用して設計することが可能であり、これによっ
て、増倍率を調整し、出力の振幅を変化させることがで
きる。入力端子39に送られる信号によって、この増倍率
が与えられる。
に送られる。この倍率段は、任意の一般的なテクノロジ
ーを利用して設計することが可能であり、これによっ
て、増倍率を調整し、出力の振幅を変化させることがで
きる。入力端子39に送られる信号によって、この増倍率
が与えられる。
倍率段38の出力は、ライン40及び41を介して、２つの
ガリウム・砒素電界効果トランジスタ42及び43から成る
コモン・ゲート段に送られる。これらのGaAsFETトラン
ジスタのゲートは、定電圧源44に接続される。そのドレ
インは、拡抗器45及び46（両方とも50オームの抵抗器）
を介して、信号オフセットを調整するために調整するこ
とが可能な、可変電圧Ｕoffに接続される。
ガリウム・砒素電界効果トランジスタ42及び43から成る
コモン・ゲート段に送られる。これらのGaAsFETトラン
ジスタのゲートは、定電圧源44に接続される。そのドレ
インは、拡抗器45及び46（両方とも50オームの抵抗器）
を介して、信号オフセットを調整するために調整するこ
とが可能な、可変電圧Ｕoffに接続される。
互いに相補形の出力信号OUT1及びOUT2は、GaAsFETト
ランジスタ42及び43のそれぞれのドレイン端子に接続さ
れた端子47及び49に生じる。これらのGaAsFETトランジ
スタは、増幅が極めて広い周波数帯域にわたる電流−電
圧変換器として働く。
ランジスタ42及び43のそれぞれのドレイン端子に接続さ
れた端子47及び49に生じる。これらのGaAsFETトランジ
スタは、増幅が極めて広い周波数帯域にわたる電流−電
圧変換器として働く。
抵抗器50及び51が50オームであって、出力が、50オー
ムの負荷で終端される場合、抵抗器45及び50は、高周波
成分に対して並列回路をなすため、トランジスタの電流
（GaAsFET42の）が200mAと仮定すると、出力電圧OUT
1は、５ボルトになる。同じことが、出力電圧OUT2にも
あてはまる（抵抗器46及び51）。一方、出力が開いたま
まの場合、出力電圧（それぞれ、OUT1またはOUT2）は、
10ボルトになり；この出力電圧は、GaAsFETトランジス
タ42（または43）によって送り出さねばならない。
ムの負荷で終端される場合、抵抗器45及び50は、高周波
成分に対して並列回路をなすため、トランジスタの電流
（GaAsFET42の）が200mAと仮定すると、出力電圧OUT
1は、５ボルトになる。同じことが、出力電圧OUT2にも
あてはまる（抵抗器46及び51）。一方、出力が開いたま
まの場合、出力電圧（それぞれ、OUT1またはOUT2）は、
10ボルトになり；この出力電圧は、GaAsFETトランジス
タ42（または43）によって送り出さねばならない。
［発明の効果］ 以上の説明より明らかなように、本発明によれば広周
波数帯域にわたって、高振幅出力と急速な遷移時間とを
もつ出力信号を発生する出力増幅器を提供できる。
波数帯域にわたって、高振幅出力と急速な遷移時間とを
もつ出力信号を発生する出力増幅器を提供できる。
第１図は本発明による出力増幅器の概略ブロック図、第
２図は第１図のブロック図の概略回路図、第３図は出力
増幅器の詳細回路図例を示した図である。
２図は第１図のブロック図の概略回路図、第３図は出力
増幅器の詳細回路図例を示した図である。
Claims (4)
- 【請求項１】入力信号を受信するバイポーラトランジス
タ増幅器と、 前記バイポーラトランジスタ増幅器の出力に接続され、
増幅率を可変する倍率器と、 前記倍率器の出力に接続されたGaAsFET増幅器と、 を備えて成る出力増幅器。 - 【請求項２】前記バイポーラトランジスタ増幅器が、差
動入力、差動出力の差動増幅器を有して成り、前記GaAs
FET増幅器が、それぞれ前記差動増幅器の出力に結合さ
れた２つのGaAsFETを有して成ることを特徴とする請求
項１記載の出力増幅器。 - 【請求項３】前記バイポーラトランジスタ増幅器が、前
記差動増幅器の入力に出力が接続されたエミッタフォロ
ワを有して成る電圧−電流変換器であることを特徴とす
る請求項２記載の出力増幅器。 - 【請求項４】前記GaAsFET増幅器が電流−電圧変換器で
あることを特徴とする請求項１、２、または３記載の出
力増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP88103693A EP0331778B1 (en) | 1988-03-09 | 1988-03-09 | Output amplifier |
| EP88103693.3 | 1988-03-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01272211A JPH01272211A (ja) | 1989-10-31 |
| JP2933317B2 true JP2933317B2 (ja) | 1999-08-09 |
Family
ID=8198790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1054869A Expired - Lifetime JP2933317B2 (ja) | 1988-03-09 | 1989-03-07 | 出力増幅器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4929907A (ja) |
| EP (1) | EP0331778B1 (ja) |
| JP (1) | JP2933317B2 (ja) |
| DE (1) | DE3867834D1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5057719A (en) * | 1990-06-27 | 1991-10-15 | Sverdrup Technology, Inc. | Passively forced current sharing among transistors |
| CA2298491C (en) | 1997-07-25 | 2009-10-06 | Nichia Chemical Industries, Ltd. | Nitride semiconductor device |
| DE19806394C1 (de) * | 1998-02-17 | 1999-08-26 | Bosch Gmbh Robert | Schaltungsanordnung zur Verstärkung eines Differenz-Spannungssignals |
| JP3770014B2 (ja) | 1999-02-09 | 2006-04-26 | 日亜化学工業株式会社 | 窒化物半導体素子 |
| US6711191B1 (en) | 1999-03-04 | 2004-03-23 | Nichia Corporation | Nitride semiconductor laser device |
| US6593869B1 (en) * | 2002-03-28 | 2003-07-15 | Hrl Laboratories, Llc | High efficiency, high output drive current switch with application to digital to analog conversion |
| TWI362769B (en) | 2008-05-09 | 2012-04-21 | Univ Nat Chiao Tung | Light emitting device and fabrication method therefor |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5297046U (ja) * | 1976-01-19 | 1977-07-20 | ||
| GB2104747B (en) * | 1981-08-25 | 1984-12-12 | Standard Telephones Cables Ltd | Integrated circuit power supplies |
| JPS58202607A (ja) * | 1982-05-21 | 1983-11-25 | Hitachi Ltd | 増幅器 |
| US4464636A (en) * | 1983-01-05 | 1984-08-07 | Zenith Electronics Corporation | Wideband IF amplifier with complementary GaAs FET-bipolar transistor combination |
| US4520324A (en) * | 1983-03-11 | 1985-05-28 | National Semiconductor Corporation | MOS Gain controlled amplifier |
-
1988
- 1988-03-09 EP EP88103693A patent/EP0331778B1/en not_active Expired - Lifetime
- 1988-03-09 DE DE8888103693T patent/DE3867834D1/de not_active Expired - Fee Related
-
1989
- 1989-03-07 JP JP1054869A patent/JP2933317B2/ja not_active Expired - Lifetime
- 1989-03-08 US US07/320,672 patent/US4929907A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0331778B1 (en) | 1992-01-15 |
| JPH01272211A (ja) | 1989-10-31 |
| EP0331778A1 (en) | 1989-09-13 |
| DE3867834D1 (de) | 1992-02-27 |
| US4929907A (en) | 1990-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4459555A (en) | MOS Differential amplifier gain control circuit | |
| EP0529836A1 (en) | Integrating phase detector | |
| US4857861A (en) | Amplifier arrangement with improved quiescent current control | |
| US4901031A (en) | Common-base, source-driven differential amplifier | |
| US4885550A (en) | Signal input to differential output amplifier | |
| US4705967A (en) | Multifunction floating FET circuit | |
| US3959733A (en) | Differential amplifier | |
| JP2933317B2 (ja) | 出力増幅器 | |
| Nauta et al. | Analog line driver with adaptive impedance matching | |
| US4596958A (en) | Differential common base amplifier with feed forward circuit | |
| US4801893A (en) | Forward transimpedance amplifier | |
| US7071781B2 (en) | High speed, high resolution amplifier topology | |
| EP0791876B1 (en) | Current mirror circuit and signal processing circuit | |
| US4625131A (en) | Attenuator circuit | |
| US4134076A (en) | Pulse width modulated signal amplifier | |
| US4757275A (en) | Wideband closed loop amplifier | |
| US5068623A (en) | High-gain amplifier with low noise and low power dissipation, using field effect transistors | |
| JP3081210B2 (ja) | 線形利得増幅回路 | |
| US5214329A (en) | Bias current modulation for differentially coupled transistor circuit | |
| US4761615A (en) | Voltage repeater circuit with low harmonic distortion for loads with a resistive component | |
| EP0376471A1 (en) | Low distortion current mirror | |
| JP3371151B2 (ja) | モノリシックマイクロウエーブ半導体集積回路 | |
| US4481480A (en) | Feedback amplifier having a voltage-controlled compensation circuit | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| KR20030026897A (ko) | 선형 전력 변환 회로 |