KR20030026897A

KR20030026897A - 선형 전력 변환 회로

Info

Publication number: KR20030026897A
Application number: KR1020020058094A
Authority: KR
Inventors: 르뤼앙
Original assignee: 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date: 2001-09-25
Filing date: 2002-09-25
Publication date: 2003-04-03
Also published as: EP1296446A1; CN1409479A; US6798273B2; US20030076080A1; JP2003188663A

Abstract

본 발명은 차동 전력 신호 II[1], II[2]를 차동 출력 전류 IC[1], IC[2]로 변환시키는 변환 회로에 관한 것으로, 상기 회로는 변환 수단(CONV)과 상기 변환 수단(CONV)에 접속된 회로의 입력 임피던스를 위한 조절 수단(REG)을 포함한다. 본 발명에 따른 조절 수단(REG)은, 전력 신호 II[1], II[2]의 각 성분으로부터 취해진 조절 전류(IREG)를 변환 회로의 입력에서의 전위값 V[1], V[2]의 함수로 제어하는 부의 피드백 수단(negative feedback means)을 포함한다. 회로의 입력에서의 두 전위 V[1], V[2] 사이의 합의 절반은, 조절 전류의 값을 제어하는 조절 트랜지스터의 베이스에 양호하게 인가될 수 있는 부의 피드백을 안내하는데 양호하게 사용된다.

본 발명은 고 정밀도의 혼합기가 생성될 수 있도록 하며 전력 변환 회로를 이용하는 임의의 신호 처리 장치와, 특히 혼합기에 사용될 수 있다.

Description

선형 전력 변환 회로{LINEAR POWER CONVERSION CIRCUIT}

본 발명은 제 1 공통 노드 상에 제공된 제 1 신호와 제 2 공통 노드 상에 제공된 제 2 신호로 이루어진 차동 전력 신호(a differential power signal)를 제 1및 제 2 전류로 이루어진 차동 출력 전류로 변환시키는 변환 회로에 관한 것으로, 상기 회로는 상기 제 1 전류를 공급하는 제 1 출력과 제 2 전류를 공급하는 제 2 출력을 가지며, 상기 회로는 상기 제 1 및 제 2 신호를 상기 제 1 및 제 2 전류로 각각 변환시키는 변환 수단 -상기 변환 수단은 상기 변환 회로의 제 1 및 제 2 출력에 접속됨- 과, 상기 변환 수단에 접속되어 상기 회로의 입력 임피던스를 조절하는 조절 수단을 포함한다.

본 발명은 또한 혼합기 분야에 관한 것으로 보다 일반적으로는 아날로그 신호 처리 회로 분야에 관한 것이다.

신호를 전류로 변환하는 가장 간단한 셀은, 도 1에 도시된 바와 같이, 바이어싱되는 트랜지스터와 저항을 사용한다. 중요한 것은 사용된 트랜지스터의 타입에 관계없이, 트랜지스터 내의 전류가 감소할 때 입력 임피던스가 급상승한다는 것이다. 이는 II의 절대치가 거의 바이어스 전류 IO의 값인 경우로서, 높은 전력에서 발생한다. 이 경우, a.c. 신호는 변환 동안 일정한 임피던스로부터 이득을 얻지 못할 것이며, 이 때 부의 값이 정의 값보다 더 높은 임피던스를 보일 것이다. 이에 대한 해결책으로 바이어스 전류를 증가시킬 수 있는데, 이는 비용이 많이 든다. 바이어스 전류를 증가시키는 것을 회피하기 위하여, 미국특허 제 6,122,497호에서 B.Gilbert에 의해 차동 구조(a differential structure)가 제안되었다. 이 해법에서, 입력 신호와 출력 전류는 차이를 나타낸다. 입력 전류 II[1], II[2]는 각각 그 정의 반 사이클(positive half cycle) 동안 T[1], T[2]를 통과하고, 그 부의 반 사이클 동안 D[1], D[2]를 각각 통과한다. 트랜지스터 T[1], T[2]는 변환수단을 구성하는 반면에, 다이오드 D[1], D[2]는, 부의 반 사이클 동안 다이오드 내의 전류 흐름이 이 부의 반 사이클 동안 변환 회로의 입력 임피던스가 정의되도록 허용하는 한, 입력 임피던스를 조절하는 조절 수단을 구성한다. 전류 미러는 다이오드 내 전류를 변환 회로의 출력으로 리턴시킬 수 있다.

본 발명은 입력 전력이 증가할 때 두 면 상에서 입력 임피던스가 강하하는 종래 기술의 문제점을 고려한다.

본 발명의 목적은 입력 전력이 증가할 때 입력 임피던스의 강하를 감소시키는 것이다. 그 결과, 본 발명은 입력 임피던스에 의해 변환 회로의 선형성을 개선한다.

도 1은 표준 방식으로 사용된 변환 회로의 개략도.

도 2는 종래 기술에서 제안된 변환 회로의 개략도.

도 3은 본 발명의 도해도.

도 4는 본 발명의 특히 단순한 실시예에 따른 변환 회로의 개략도.

도 5는 입력 임피던스의 발달(development)을 도시하는 변환 셀의 바이어스도.

도 6은 종래 기술에 따른 변환 셀의 특성과 본 발명에 따른 변환 셀의 특성특성 간의 비교도.

도 7 내지 도 9는 본 발명에 따른 변환 셀의 개선된 실시예의 개략도.

서두에 따른 회로는 본 발명에 따르면, 조절 회로가 전력 신호의 각각의 성분으로부터 취해진 전류를 제 1 및 제 2 공통 노드 상의 전위의 값의 함수로서 제어하기 위한 부의 피드백 수단을 포함하는 것을 특징으로 한다.

전력 신호의 성분으로부터 조절 전류를 취하는 것은, 입력 임피던스를 부의 반 사이클 측에서 증가시킬 수 있는 반면에, 조절이 입력 임피던스의 값에 약간의 영향만을 갖는 정의 반 사이클 측에서는 감소시킨다. 회로의 기능이 차이가 있기 때문에, 두 현상은 서로 상쇄되며 전체 임피던스가 일정하게 된다.

바람직한 실시예에서는, 변환 및 조절 수단이 부의 피드백을 생성하도록 일부 트랜지스터가 루프되는 후술하는 방식으로 구성된 몇몇 트랜지스터의 도움으로 구현된다. 이 경우 부의 피드백은 변환 수단의 바이어싱을 동적으로 조절하며 따라서 동작 포인트가 이동한다. 이것은 부의 피드백 전위를 전류 발생기로서 작용하는 트랜지스터에 인가함으로써 양호하게 달성된다. 바람직한 실시예에서, 부의 피드백 수단은 제 1 및 제 2 공통 노드 상의 전위의 평균값의 함수로서 조절 전류를 조절한다. 따라서, 공통 모드 부의 피드백이 실현된다. 전력 신호의 두 성분의 합을 2로 나눈 평균값은 부의 피드백 수단에 작용하여 조절 회로를 결정한다.

트랜지스터가 사용될 때, 부의 피드백을 발생하기 위해 공통 모드 전압을 사용하면 조절 수단의 트랜지스터에서 흐르는 조절 전류가 제어될 수 있다. 본 발명에 따르면, 임피던스가 정의 반 사이클 측에서 강하하고 부의 반 사이클 측에서 증가한다. 차동 입력 임피던스는 두 임피던스의 합이기 때문에, 두 효과는 서로 보상되며 따라서 고 전력에서의 임피던스의 강하를 방지할 수 있다.

본 발명의 바람직한 실시예에서는 잡음의 문제점을 최적화하기 위한 양호한 개량된 점이 제안되고 있다. 실제로 본 발명은 본 발명에 따른 회로가 사용되는 모든 신호 혼합기와 관련된다. Gilbert 타입의 혼합기로 알려져 있는 어떠한 혼합기도 변환 회로를 요구한다. 혼합기는 주파수 번역(frequency translation)이 행해지는 신호 처리 장치, 예를 들면 코드리스 전화기, DECT 타입의 전화기, 이동 전화기, 위성 수신기 등에 사용된다. 따라서 본 발명은 이러한 신호 처리 장치와 관련되며, 상기 신호는 수신시 , 송신시 또는 이것이 필요한 어느 때라도 처리될 수있다.

동일한 방식으로 본 발명은 혼합기 또는 기타 장치 내에서 본 발명에 따른 변환 회로를 사용하여 임피던스 및 주파수를 측정하기 위한 장치와 관련된다.

집적 회로에서 신호 전달 데이터(signal conveying data)는 전압 또는 전류중 하나이다. 그러나, 원격 통신과 같은 많은 응용에서 입력 신호는 전력이다. 따라서, 데이터를 처리할 수 있도록 하기 위해서는 입력 전력을 전류로 변환할 필요가 있다. 따라서, 전류를 처리하는 임의의 유형의 회로에 대해 변환 회로가 유용하다. 예를 들어, 전력을 측정하는 회로 및 임피던스를 측정하는 회로가 그러한 회로이다. 또한, 변환 회로를 이용하여 주파수 번역(frequency translation)을 수행하는 혼합기의 경우도 그러하다. 변환 회로의 중요한 특징들 중 하나는 전력 변환 및 입력 임피던스 모두와 관련된 이들의 선형성이다. 입력 임피던스의 선형성에 의해 이득을 최대화하고 잡음을 최소화하도록 임피던스를 올바르게 조정할 수 있다. 따라서, 입력 전력이 어떠하든지, 다음의 특성, 즉, 공급에 관계없이 일정한 입력 임피던스, 선형 변환, 최소화된 잡음이 만족되어야 한다. 또한 변환 회로가 소비량이 적은 것이 바람직할 것이다.

도 1은 표준 방식에 사용된 변환 회로(CC)의 개략도이다. 전력원(P)은 대응 출력 임피던스(ZO)를 갖는 전압원(V)이다. 변환 회로의 입력에서, 전압은 VI라고 지칭되며, 전류는 II로 지칭된다. 따라서 변환 회로는 입력 임피던스 ZI=VI/II를 갖는다. 적절한 변환 기능을 얻기 위해, 입력 임피던스는 ZO일 필요가 있다. 입력 임피던스가 일정한, 임피던스의 그러한 적응의 경우, 선형 변환이 얻어진다. 예로서 주어진 표준 변환 셀(CC)에서, 트랜지스터(T)는 제 1 브랜치에 의해 0일 수도 있는 고정된 전압(VF)에 접속되고, 제 2 브랜치에 의해 공통 노드에 접속되며, 상기 공통 노드의 한편은 바이어스 전류원(IO)에 접속되고 다른 한편은 저항기(R)를 통해 전력원(P)에 접속된다. 트랜지스터의 제 3 브랜치는 변환 회로의 출력을 구성한다. 이 변환 회로에서, 입력 임피던스는 ZI=VI/II=R+1/GM으로 정의되며, GM은 트랜지스터(T)의 트랜스컨덕턴스(transconductance)이다. 그러나, GM은 선형이 아니다. 베이스 이미터 전압과 콜렉터 내의 세기 사이의 관계는 도 4에 나타낸 바와 같이 선형이 아니며, 이미터 상의 전압은 II의 값에 직접 영향을 미친다. 도 4에 따르면, IO, 즉 바이어스 전류의 값은 임의의 가능한 세기의 편위(excursion)에 직접적으로 영향을 미친다. 실제로, IO가 증가할수록 IO 주변의 거의 선형인 부분이 더 커진다. 도 4에서, 선형성의 문제는 II의 절대치의 높은 레벨에 있어서 중대한 것임을 관측할 수 있는데, 여기서 I-II는 곡선의 비선형부에 놓여 있다. 따라서, 고입력 전력, 즉, 하이 II로 동작하는 것이 바람직하다면, 선형 범위 내로 유지시키기 위해 바이어스 전류를 증가시킬 필요가 있다. 이렇게 하면 소비가 높게 된다.

이 문제는 도 2에 도시한 차동 변환 회로를 통해, B.Gilbert에 의해 해결되었다. 상기 셀은 데이터를 전달하는 두 신호 II[1] 및 II[2]로 이루어진 차동 신호의 가용성을 요구한다. 일반적인 차동 구조는 고 전력 신호의 부의 반 사이클을 고려하는데 사용된다. 그러나, 본 출원인은 그러한 구조에서 입력 임피던스가 강하하는 것을 보여줄 것이다. 상기 두 신호 II[1] 및 II[2]는 변환 셀의 올바른 기능을 위해 II[2]=-II[1]=-II의 관계로 된다. 이러한 차동 신호는 변환 회로에 선행하는 블록 또는 외부 회로로부터 발생한다. 차동 출력 전류는 두 출력 전류 사이의 차이다. Gilbert에 의해 제안된 셀에 있어서, 차동 출력 전류는 2II이다. 이 해법에서 입력 전류 II[1], II[2]는 각각 정의 반 사이클 동안 T[1], T[2]를 부분적으로 통과하며, 부의 반 사이클 동안 D[1], D[2]를 통과하여 전류 미러에 의해 재생된다. 이것은 두 회로를 병렬로 접속하는 것과 마찬가지이며, 이 때 전류는 더 낮은 임피던스를 갖는 회로를 통과한다. 부의 반 사이클의 경우에 출력 전류를 회복하기 위해, 트랜지스터 T[3] 및 T[4]의 도움으로 전류 미러가 사용되며 이들 트랜지스터를 통과하는 전류는 출력에 공급된다. 도 5에서, 상기 종래 기술의 동작은 직선 AA로 도시되는데, 이것은 부의 반 사이클 동안 트랜지스터의 바이어스 곡선을 대체한다. 실제로 바람직한 선형성이 얻어진다. 트랜지스터 T[3] 및 T[4]와 다이오드 D[1] 및 D[2]의 조합체는, 입력 전류를 위한 두 경로를 제공함으로서 임피던스의 선형성이 개선되게 하는 입력 임피던스를 조절하는 수단을 제공한다. 그러나, 이러한 개선은 다이오드 및 트랜지스터를 이용하기 때문에, 변환은 비선형 트랜스콘덕턴스 변화에 영향을 받는다. 따라서 바로 이 트랜지스터의 구조로 인해 입력 전력이 증가될 때, 입력 임피던스는 두 면 상에서 강하한다. 따라서 입력 전력이 상승할 때 임피던스가 강하되는데, 이것은 회로의 임피던스가 입력 전력원의 임피던스와 더 이상 매칭되지 않음을 의미하기 때문에 이는 고 전력에서 바람직하지 않다. 이는 도 6에 도시되어 있는데, 도 6은 종래 기술 및 본 발명에 따른 유형의 변환 회로의 특성 사이의 비교를 나타내고 있다. 곡선 B는 종래 기술에 따른 셀의 입력 임피던스를 나타내고 있다. 전력이 증가할 때 입력 임피던스는 강하함에 주목하라. 도 3은 본 발명의 개략도이다. 이 회로는 차동 전력 신호를 차동 전류 신호로 변환하는 변환 수단(CONV)을 포함한다. 차동 전력 신호의 두 성분은 세기 II[i] 및 전위 V[i]i=1 또는 2를 특징으로 한다. 이 변환 수단은 변환 회로의 제 1 및 제 2 출력 S[i]에 접속되어 회로의 출력측에 차동 출력 전류의 성분 IC[1] 및 IC[2]를 공급한다. 상기 회로는 또한 회로의 입력 임피던스를 조절하기 위한 조절 수단(REG)을 포함한다. 본 발명에 따르면, 조절 수단은 전력 신호의 각 성분으로부터 취해진 조절 전류를 제 1 및 제 2 공통 노드 상의 전위 값 V[1] 및 V[2]의 함수로서 제어하는 부의 피드백 수단을 포함한다. 이것은 변환 수단(CONV) 내에서 수행된 변환을 조절하기 위해, 도 3에서 전류 함수 F(V[1], V[2])와 동일하며 II[1] 및 II[2]로부터 추출된 IREG로 도시되어 있다. 전력 신호의 성분으로부터 조절 전류를 취하면, 부의 반 사이클 측 상의 입력 임피던스가 증가될 수 있는 반면에, 상기 조절이 입력 임피던스의 값에 대한 약간의 영향만 갖는 정의 반 사이클 측 상에서는 감소시킨다. 이 회로의 기능은 차이가 있기 때문에, 상기 두 현상은 서로 보상되어 총 임피던스는 일정하게 된다.

바람직하게는, 부의 피드백 수단은 제 1 및 제 2 공통 노드 상의 두 전압의 평균값을 이용하여 조절 수단에 의해 흡수될 입력 신호의 부분을 결정한다.

도 4는 본 발명에 따른 변환 회로의 바람직한 실시예를 도시한 것이다. 여기서, II[1]은 정(positive)이며 II[2]=-II[1]로 간주한다. 따라서, 정의 반 사이클은 T[1] 측 상에 위치하며, 부의 반 사이클은 T[2] 측 상에 위치한다. 전력 신호는 일반적으로 a.c. 전력 신호임을 상기하라. 제 1 신호(II[1]) 및 제 2 신호(II[2])로 이루어진 차동 신호를 제 1 전류(IC[1]) 및 제 2 전류(IC[2])로 이루어진 차동 출력 전류로 변환시키는 변환 회로는 제 1 전류(IC[1])를 공급하는 제 1 출력(S[2])과 제 2 전류(IC[2])를 공급하는 제 2 출력(S[2])을 갖는다. 제 1 트랜지스터(T[1])는 제 1 출력(S[1])에 결합된 제 1 브랜치와, 바이어스 신호(VP)에 결합된 제 2 브랜치와, 전압이 V[1]이며 제 1 신호(II[1])를 수신하는 제 1 공통 노드에 결합된 제 3 브랜치를 갖는다. 제 2 트랜지스터(T[2])는 제 2 출력(S[2])에 결합된 제 1 브랜치와, 바이어스 신호(VP)에 결합된 제 2 브랜치와, 전압이 V[2]이고 제 2 신호(II[2])를 수신하는 제 3 브랜치를 갖는다. 이것은 종래 기술과 공통이다. 바이어스 신호(VP)는 트랜지스터를 원하는 동작 영역에 두도록 설계된 고정 신호이다. 본 발명에서 변환의 선형성은 도 4에 도시된 방식에 가까운 방식으로 구성된 여러 개의 트랜지스터의 도움으로 구현된 변환 및 조절 수단에 의해 얻어지며, 이들 트랜지스터 중 어떤 트랜지스터는 부의 피드백을 생성하도록 루프되어 있다. 이 경우, 부의 피드백은 동작점들이 이동되도록 변환 수단의 바이어스를 능동적으로 조절한다. 이것은 부의 피드백 전위를 전류 생성기로서 작용하는 트랜지스터에 인가함으로서 바람직하게 달성된다.

특히, 도 4에 도시된 바람직한 실시예는 공통 모드 부의 피드백(common mode negative feedback)을 사용한다. 이 부의 피드백은 두 전위값 사이의 평균값의 평가를 요구하며, 그 다음에 이 평균값을 이용하여 전류(IREG)를 조절한다. 통상적으로 부의 피드백은 제 1 공통 노드에 결합된 제 1 브랜치와, 전압이 공통 모드 전압인 V[3]인 제 3 공통 노드에 결합된 제 2 브랜치와, 기준 전압에 결합된 제 3 브랜치를 갖는 제 1 조절 트랜지스터(T[3]) 및 제 2 공통 노드에 결합된 제 1 브랜치와, 제 3 공통 노드에 결합된 제 2 브랜치와, 기준 전압(예를 들어, 접지)에 결합된 제 3 브랜치를 갖는 제 2 조절 트랜지스터(T[4])에 의해 구현된다. 제 3 공통 노드는 부의 피드백을 실현하기 위해 제 1 및 제 2 공통 노드에 결합된다. 통상적으로 적어도 제 1 수동 소자(Z[1])는 제 1 및 제 3 공통 노드 사이에 결합되고, 적어도 제 2 수동 소자(Z[2])는 제 2 및 제 3 공통 노드 사이에 접속된다. 이들 수동 소자는 동일한 특징을 가지며, 공통 모드 전압(V[3])은 두 전압 V[1] 및 V[2] 사이의 평균값 (V[1]+V[2])/2이다. Z[1]과 Z[2]의 상대적인 값은 조절이 조정되도록 한다. 그러나, 회로가 대칭이고 입력 신호가 일반적으로 a.c. 신호이므로, 공통 모드가 Z[1]=Z[2]이면 바람직하다. 이 경우, II가 증가할 때, 제 2 공통 노드 상의 전압 V[2]는 트랜지스터의 비선형 전압-전류 특성(예를 들어 바이폴라 트랜지스터의 경우에 지수 함수)으로 인해 제 1 공통 노드 상의 전압 V[1]보다 훨씬 더 급속히 상승한다. 예를 들면, 도 5에서 알 수 있듯이 DV+보다 DV-가 더 높다. 입력 신호가 전력 신호인 경우, 그 결과의 변형은 전류 II[2]로 관측된다(즉, 여기서 부의 반 사이클측). 따라서, 일단 V[2]가 -V[1]과 다르게 검출되면, 제 3 공통 노드 상의 공통 모드 전압 V[3] 내의 변화만큼 트리거된 보정이 뒤따른다. 이 전압은 각각의 트랜지스터 T[3] 및 T[4]의 브랜치로의 접속에 의한 부의 피드백에 사용된다. 도 4에 따르면, 이들 트랜지스터의 베이스는 제 3 공통 노드 V[3]에 효과적으로 결합되고, 따라서 이들 트랜지스터에서 흐르는 전류(IREG)는 이들 트랜지스터의 베이스 상의 상기 부의 피드백에 의해 직접 조절된다. 그러면 IREG는 K(V[1], V[2])*IO+II와 같게 된다. K는 부의 피드백에 의해 유도된 바이어스 편차 함수로서 인위적인 조절 계수이다. 이 조절 계수는 트랜지스터 T[3] 및 T[4]의 성질에 의존한다. 따라서 본 발명은 입력 임피던스를 보정하기 위해 비선형성 그 자체를 이용한다. 이 보정은 선형성에 대한 생각을 버릴 때에만, 즉 고 전력으로 작용한다. 사실 본 발명은 도 5의 곡선 상에서의 움직임을 허용하지만, 종래 기술에서는 두 회로를 병렬로 접속함으로서 트랜지스터의 동작 곡선에 다른 동작 곡선이 덧붙여진다. 전류(IREG)는 회로의 양측에서 동일하며, 차동 출력에 아무런 영향을 미치지 않는다는 사실에 주목하라.

표준 변환 셀의 경우에, 즉, 공통 모드 부의 피드백이 없는 경우, II가 증가하면, T[2]를 통과하는 전류는 0이 될 때까지 II와 대등한 속도로 감소한다. 동작 한계는 II=IO에 위치한다. 도 5의 그래프에서, 부의 반 사이클 측 상의 임피던스의 급상승은 높은 II로 얻어진다. 부의 피드백과 관련하여, 조절이 증가함에 따라(V[3]의 증가로) II가 증가할 때, T[3] 및 T[4]의 전류도 증가한다. 따라서, 입력 전류 II[2]의 부의 반 사이클은 T[4]에 의해 흡수된다. 이 경우, T[2]는 IO 위의 II의 경우에 바이어스된 채로 남아 입력 임피던스가 소정의 레벨로 유지되도록 한다. 입력 임피던스의 선형성의 개선은, II가 증가할 때, T[1]의 세기가 증가하기 때문에 T[1] 상의 입력 임피던스가 강하하지만, T[2]의 세기가 감소하기 때문에 T[2]의 입력 임피던스가 증가한다는 사실에 기인한다. 차동 임피던스는 두 임피던스의 합이며, 두 효과는 서로 상쇄되어, 입력 전력이 증가할 때 임피던스 강하를 감소시킨다.

도 6은 새로운 구조의 등가 바이어스 전류와 미국 특허 제 6,104,225에 개시된 구조의 등가 바이어스 전류 사이의 비교를 도시한 것이다. 여기서 등가 바이어스란, 입력 임피던스가 양 구조에 대하여 같은 방식으로 바이어스 전압이 발생한다는 것을 의미한다. 회로에서 상이한 노드 상의 전압과 소자 내 전류는, 이들 소자들을 소정의 동작 영역에 두도록 바이어스 회로에 의해 고정된다. 총 소비는 양 구조에 대하여 동일하다. 곡선 A는 새로운 구조의 입력 임피던스를 나타내며, 곡선 B는 종래 기술의 구조의 입력 임피던스를 나타낸다. 곡선 C는 부의 반 사이클 동안 관측된 입력 임피던스이고, 곡선 E는 본 발명에 의해 제안된 새로운 구조에 있어서의 정의 반 사이클 동안 관측된 입력 임피던스이다. 마지막으로, 곡선 D는 정의 반 사이클과 부의 반 사이클이 동일한 종래 기술의 한 측 상의 입력 임피던스이다. 부의 반 사이클 동안 초기 상승만큼 임피던스의 강하가 지연된 후 감소가 뒤따르며, 곡선 C와 E의 합인 총 차동 임피던스는 덜 급속하게 강하됨에 주의하라. 따라서 동등한 바이어스 전류로, 두 구조는 변환의 선형성에 의해 동일한 성능을 갖지만, 새로운 구조가 입력 임피던스에 의해 더 나은 선형성을 보여준다.

도 7은 본 발명의 아주 단순한 실시예로서, 도 4의 임피던스 Z[1] 및 Z[2]가 저항이고 종래의 바이어스 회로(CP)가 변환 회로에 접속되어 바이어스 전압(VP)을 공급한다. 바이어스 회로는 기준 전압(VCC)에 접속되어 있다. 도 7은 또한 본 발명에 따른 혼합기를 도시하고 있다. 이러한 유형의 신호 혼합기는 전술한 적어도하나의 변환 회로를 포함하는 입력 단(CC), 혼합 단(MC) 및 바이어스 신호(VP)를 입력 단(CC)에 공급하는 바이어스 단(CP)을 포함하며, 상기 입력 단(CC)은 차동 입력 신호 II[1] 및 II[2]를 수신하며, 제 1 전류 IC[1]를 혼합 단(MC)의 제 1 입력에 공급하는 제 1 출력 S[1] 및 제 2 전류 IC[2]를 혼합 단(MC)의 제 2 입력으로 공급하는 제 2 출력 S[2]를 갖는다. 이 실시예에서는 차동 출력 신호에 나타나는 차동 잡음이 있다. 공통 모드를 샘플링하는데 사용된 저항기(R)는 II[1] 및 II[2]를 전달하는 회로의 차동 입력에 잡음을 주입한다. 이 잡음은 차동 출력 상에 유지된다.

또한 부의 피드백에서 잡음을 최소화하는 것이 바람직할 수도 있다. 도 4의 회로에서 저항기(R)와 제 1 및 제 2 공통 노드 사이에 증폭기가 단단히 추가될 수도 있다. 이들 증폭기는 변환 회로의 입력으로부터, 즉, 제 1 및 제 2 공통 노드로부터 저항기를 격리시킬 수 있다, 이들 증폭기는 선택적이며, 따라서 도 4에 점선으로 표시되어 있다. 반면에, 도 8 및 도 9의 실시예에는 제공되어 있다. 잡음과 관련해서는, 트랜지스터 쌍(TRP)을 이용하여 공통 모드를 제공하는 것이 바람직한 해결책이다. 도 8 및 도 9에서, 바이어스 회로는 변환 회로의 기능으로 변경되는데, 이들은 기준 전압(VCC)에 기초하여 변환 회로의 트랜지스터에 보정 동작에 필요한 바이어스를 공급한다. 이러한 변경은 당업자에게 알려져 있다. 저항기(R1)는 트랜지스터의 베이스의 d.c. 전위가 고정되도록 허용하며, 소자(R1 및 C2)가 입력이 차동 입력이고 출력이 트랜지스터의 베이스인 고역 통과 필터를 형성하도록 허용한다. R2는 트랜지스터 쌍을 통과하는 전류를 고정시키는 역할을한다. 따라서, 캐패시터(C2)가 고주파수에서 단락으로 작용하고 연속 동작에서 개방 회로 로서 작용하기 때문에, 연속 동작에서 트랜지스터의 베이스는 바이어스 전압에 접속되고, 불연속 동작에서(입력 신호의 주파수) 이들은 차동 입력에 접속된다. 그러면 잡음의 더 많은 부분이 제 3 공통 노드로 주입되며 따라서 조절 수단의 트랜지스터 T[3] 및 T[4]의 베이스로 주입된다. 따라서 잡음은 차동 모드에서 출력에 나타나지 않는다. 잡음을 최소화하기 위해, 증폭기, 트랜지스터, 캐패시터가 단독으로 또는 조합으로 사용될 수 있다.

도 9는 트랜지스터의 잡음이 당업자에게 공지된 개념에 따라 최소화되도록 하는 인덕턴스-저항 축퇴(inductance-resistance degeneration)(L/R)의 적용을 제안하고 있다. 도면은 본 발명의 각각의 실시예와 관련하여 제공되었다. 이상 본 발명을 제시한 실시예에 따라 설명하였지만, 당업자라면 본 발명의 사상 및 범주 내에서 이들 실시예의 변형들이 있을 수 있음을 직감할 것이다. 다음의 청구범위에 의해 정의된 정신 및 범주로부터 벗어나지 않고 당업자에 의해 본 발명을 이용하는 많은 방법 및 변형이 이루어질 수 있을 것이다.

본 발명에 따르면 입력 전력이 증가할 때 입력 임피던스의 강하를 감소시켜입력 임피던스에 의해 변환 회로의 선형성을 개선한다.

Claims

제 1 공통 노드 상에 공급된 제 1 신호와 제 2 공통 노드 상에 공급된 제 2 신호로 이루어진 차동 전력 신호(a differential power signal)를 제 1 및 제 2 전류로 이루어진 차동 출력 전류로 변환시키는 변환 회로에 있어서,

상기 회로는 상기 제 1 전류를 공급하는 제 1 출력과 상기 제 2 전류를 공급하는 제 2 출력을 가지며,

상기 회로는

상기 제 1 및 제 2 신호를 상기 제 1 및 제 2 전류로 각각 변환시키는 변환 수단 -상기 변환 수단은 상기 변환 회로의 상기 제 1 및 제 2 출력에 접속됨- 과,

상기 회로의 상기 입력 임피던스를 조절하는 조절 수단 -상기 조절 수단은 상기 변환 수단에 접속됨-을 포함하되,

상기 조절 수단은 상기 전력 신호의 각 성분으로부터 취한 조절 전류를 상기 제 1 및 제 2 공통 노드 상의 전위의 값의 함수로서 제어하는 부의 피드백 수단(negative feedback means)을 포함하는

변환 회로.
제 1 항에 있어서,

상기 부의 피드백 수단은 상기 조절 전류를 상기 제 1 및 제 2 공통 노드 상의 전위의 평균값의 함수로서 조절하는

변환 회로.
제 1 항 또는 제 2 항에 있어서,

상기 변환 수단은

상기 제 1 출력에 결합된 제 1 브랜치와, 바이어스 신호에 결합된 제 2 브랜치와, 상기 제 1 공통 노드에 결합되어 상기 제 1 신호를 수신하는 제 3 브랜치를 갖는 제 1 변환 트랜지스터와,

상기 제 2 출력에 결합된 제 1 브랜치와, 상기 바이어스 신호에 결합된 제 2 브랜치와, 상기 제 2 공통 노드에 결합되어 상기 제 2 신호를 수신하는 제 3 브랜치를 갖는 제 2 변환 트랜지스터를 포함하는

변환 회로.
제 1 항 내지 3 항 중 어느 한 항에 있어서,

상기 조절 수단은

상기 제 1 공통 노드에 결합된 제 1 브랜치와, 제 3 공통 노드에 결합된 제 2 브랜치와, 기준 전압에 결합된 제 3 브랜치를 갖는 제 1 조절 트랜지스터와,

상기 제 2 공통 노드에 결합된 제 1 브랜치와, 상기 제 3 공통 노드에 결합된 제 2 브랜치와, 상기 기준 전압에 결합된 제 3 브랜치를 갖는 제 2 조절 트랜지스터를 포함하고,

상기 제 3 공통 노드는 상기 제 1 및 제 2 공통 노드 각각에 접속되어 상기 부의 피드백을 생성하는

변환 회로.
제 4 항에 있어서,

상기 제 3 및 제 1 공통 노드 사이의 상기 접속과 상기 제 3 및 제 2 공통 노드 사이의 상기 접속은 이들 접속에서의 잡음을 최소화하도록 설계된 소자를 포함하는

변환 회로.
제 5 항에 있어서,

상기 접속에서의 잡음을 감소하도록 설계된 소자는 증폭기, 트랜지스터, 캐패시터 중 하나 또는 이들의 조합으로부터 선택되는

변환 회로.
제 4 항 내지 6 항 중 어느 한 항에 있어서,

상기 제 1 및 제 2 조절 트랜지스터 상에서 인덕턴스 및/또는 저항 축퇴(inductance and/or resistance degeneration)가 행해지는

변환 회로.
입력 단(an input stage), 혼합 단(a mixing stage) 및 바이어스 신호를 상기 입력 단에 공급하는 바이어스 단(a bias stage)을 포함하는 신호 혼합기 -상기 입력단은 차동 입력 신호를 수신하고, 제 1 전류를 상기 혼합 단의 제 1 입력에 공급하는 제 1 출력과 제 2 전류를 상기 혼합 단의 제 2 입력에 공급하는 제 2 출력을 가짐- 에 있어서,

상기 입력 단은 제 1 항 내지 제 7 항 중 어느 한 항에 청구된 변환 회로를 포함하는 것을 특징으로 하는 신호 혼합기.
적어도 제 8 항에 청구된 신호 혼합기를 포함하는 신호 처리 장치.
제 9 항에 청구된 신호 처리 장치를 포함하는 신호 수신기.