JPH0760979B2 - 精密電圧−デューティサイクル・コンバータ及び低リプル高帯域幅電荷平衡復調器を含む絶縁増幅器 - Google Patents

精密電圧−デューティサイクル・コンバータ及び低リプル高帯域幅電荷平衡復調器を含む絶縁増幅器

Info

Publication number
JPH0760979B2
JPH0760979B2 JP63173623A JP17362388A JPH0760979B2 JP H0760979 B2 JPH0760979 B2 JP H0760979B2 JP 63173623 A JP63173623 A JP 63173623A JP 17362388 A JP17362388 A JP 17362388A JP H0760979 B2 JPH0760979 B2 JP H0760979B2
Authority
JP
Japan
Prior art keywords
output
input
operational amplifier
conductor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63173623A
Other languages
English (en)
Other versions
JPH01129607A (ja
Inventor
ロドニー・ティー・バート
ロバート・マーク・スティット・ザ・セカンド
Original Assignee
バー・ブラウン・コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by バー・ブラウン・コーポレーション filed Critical バー・ブラウン・コーポレーション
Publication of JPH01129607A publication Critical patent/JPH01129607A/ja
Publication of JPH0760979B2 publication Critical patent/JPH0760979B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08F—MACROMOLECULAR COMPOUNDS OBTAINED BY REACTIONS ONLY INVOLVING CARBON-TO-CARBON UNSATURATED BONDS
    • C08F220/00—Copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and only one being terminated by only one carboxyl radical or a salt, anhydride ester, amide, imide or nitrile thereof
    • C08F220/02—Monocarboxylic acids having less than ten carbon atoms; Derivatives thereof
    • C08F220/04—Acids; Metal salts or ammonium salts thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H03F3/387—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、絶縁増幅器に関し、より詳細には、電圧を周
波数、位相、又はそれを表わすパルス幅に変換するため
の回路を含む絶縁増幅器に有用となり得る変調及び復調
技術に関し、また、斯かる表示を元のアナログ電圧を表
わす電圧又は電流信号に変換し戻すための回路であっ
て、高精度電圧−デューティサイクル変換技術、及び斯
かる表示を元の入力電圧を表わすアナログ信号に変換し
戻すための低リプル高帯域幅技術、を含む回路に関す
る。
従来技術 電圧−デューティサイクル変換技術及び電圧−周波数変
換技術は、種々の応用に一般的に用いられている。アナ
ログ入力電圧の回復は、デューティサイクル−電圧復調
器又は周波数−電圧復調器によってしばしば達成され
る。斯かる回路の共通的な応用の例としては、スイッチ
ング電源、DC−DCコンバータ、及び絶縁増幅器があげら
れる。先行技術において、精密電圧−デューティサイク
ル変換は、直線三角波電圧をアナログ入力電圧レベルと
比較し、この三角波電圧がアナログ入力電圧を超えた時
に「１」レベルを生成し、三角波電圧がアナログ入力電
圧より小さい時に「０」レベルを生成することにより行
なわれてきている。アナログ入力電圧が増大すると、デ
ジタル出力波形のデューティサイクルがそれに比例して
減少する。この電圧−デューティサィクル伝達関数の確
度は、三角波の直線性並びに用いられている比較器の精
度に大幅に依存し、従ってアナログ入力電圧に含まれて
いる情報の幾らかが失われる。また、斯かる先行技術の
電圧−デューティサイクル変換回路の精度は、入力オフ
セットエラー、即ち、アナログ入力電圧のゼロ値とデュ
ーティサイクル変調（DCM）したデジタル出力波形の対
応の50パーセントデューティサイクルとの相関関係にお
けるエラーを受け易い。
周波数−電圧変換あるいはデューティサイクル−電圧変
換を行うタイプの電荷平衡復調器は、よく知られてい
る。斯かる回路は、周波数変調されたあるいはデューテ
ィサイクルコード化された入力パルス信号を受ける。こ
の信号は一般的に、高域フィルタに適用され、そして適
当な復調インターフェース回路の入力に適用される。こ
の復調インターフェース回路は、周波数−電圧コンバー
タに対しては単安定回路が可能であり、デューティサイ
クル−電圧コンバータに対してはエッジトリガ式ラッチ
回路が可能である。この復調インターフェース回路の出
力は、定基準電流を演算増幅器の反転入力に結合するス
イッチを制御する。この演算増幅器の非反転入力は、接
地されている。この演算増幅器の出力は、積分フィード
バックコンデンサ及び並列フィードバック抵抗を含む積
分回路を通してその反転入力に接続されている。このフ
ィードバックコンデンサを通る平均電流はゼロでなけれ
ばならず、従って演算増幅器の出力電圧は、その反転入
力を実効的なアース電圧とするのに必要な値をとる。こ
の出力電圧の変調入力信号周波数又は、デューティサイ
クルへの伝達特性は非常に正確であるが、この出力電圧
は大量のリプル電圧を含んでいる。このリプル電圧の量
は、フィードバックキャパシタンスを増大させることに
より減少することができるが、帯域幅も減少する。この
帯域幅とリプル電圧との変換は、リプルが低くなければ
ならないがしかし帯域幅が低いとループの不安定をもた
らすような、サーボループ等の多くのシステムにおいて
はかなり大きな制限である。
帯域幅に影響することなくリプル電圧を最小化するのに
用いられる以前の技術は、満足するに足るものではなか
った。というのは、復調器が作動することのできる搬送
波周波数の範囲を限定したり、又は伝達特性の確度を限
定したりしていたからである。例えば、出力と直列にな
った低域フィルタを用いることは、大きな動作周波数範
囲が必要な場合は有効ではない。更に、斯かるフィルタ
は、高価である。別の技術に、電荷平衡復調器を位相ロ
ックループにおけるフィードバック部分として用いる方
法があげられるが、この技術は汎用性がなく、且つ複雑
であり高価である。別の技術に、復調器出力にサンプル
保持回路を用い、復調サイクルの期間中に特定の時間に
おいてこの出力をサンプリングする方法があげられる。
この技術はしばしば、サンプル保持回路におけるオフセ
ット及びサンプルタイミングエラーの故に、既に存在す
るよりも多くのエラーを回路に加えてしまう。
絶縁増幅器は、電圧−デューティサイクル変換回路及び
電荷平衡復調器の共通の応用である。アナログ入力電圧
は、デジタル信号に変換され、このデジタル信号のデュ
ーティサイクルは、アナログ入力電圧の振幅を表わす。
このデジタル信号は、標準の絶縁バリヤ、例えば、光学
的に結合されたデバイスあるいは変圧器を通して正確に
送ることができる。この絶縁バリヤを通して送られた
後、この入力電圧信号は、デューティサイクル−電圧復
調器によって再構成される。斯かる絶縁増幅器の精度
は、従来技術の電圧−デューティサイクル・コンバータ
及び従来技術の電荷平衡復調器の上記の不正確さによっ
て限定されてきた。
絶縁増幅器等の回路における復調器の一つの問題は、ノ
イズ信号が、変調器／復調器搬送波信号周波数に近くな
り得るということである。この問題がおきると、変調器
は、比較的低い周波数の差信号、搬送波信号それ自体、
及びノイズ信号と搬送波信号との和に等しい周波数を有
する和信号を生成する。一般的には、搬送波信号と和信
号をロ波するのは非常に簡単であるが、所望の低周波数
変調信号をロ波することなしに差信号をロ波することは
（その周波数が低いために）困難である。
従来の技術の絶縁増幅器に関する別の問題は、温度及び
処理パラメータにおける変化と比較的無関係である正確
な伝達関数を達成することが困難であるということであ
る。
発明の要約 本発明の目的は、三角波入力電圧における非直線性にも
拘わらず正確である電圧−デューティサイクル・コンバ
ータ回路を提供することにある。
本発明の別の目的は、伝達特性の精度を低下させずに、
低いリプル及び高帯域幅を有する電荷平衡復調器を提供
することにある。
本発明の別の目的は、最も近い先行技術の絶縁増幅器の
場合よりも、情報又はデータの損失なしに絶縁バリヤの
両側のアース電圧間の差における非常に大きくて迅速な
変化を受けることができる低コスト高性能絶縁増幅器を
提供することにある。
簡単に説明すると、及び本発明の一つの実施例に依れば
本発明は、アナログ入力電圧に応答して変調器回路が生
成するデューティサイクル変調信号に応答して正の値と
負の値との間で切り換えられる第一電流を生成するため
の第一電流スイッチング回路を含む変調器回路と、上記
デューティサイクル変調された信号を上記絶縁増幅器に
含まれた復調器回路に送るための絶縁バリヤと、含む変
調器−復調器システムを提供する。この復調器回路は、
絶縁バリヤを横切って送られるそのデューティサイクル
変調信号に応答して、正の値と負の値との間で切り換え
られる第二電流を生成するための第二電流スイッチング
回路を備えている。本発明の一つの記述実施例による
と、復調器は、電荷平衡復調器であって、そのアナログ
入力が、サンプル保持回路がサンプル保持回路の出力及
びアナログ入力電圧を正確に表わしているアナログ出力
電圧を生成するために、第二電流を積分する積分回路の
出力に結合されている。そのアナログ出力電圧は、フィ
ードバック抵抗によって積分回路に含まれた演算増幅器
の入力に結合されている。この積分回路の電荷平衡コン
デンサは、その演算増幅器の出力とその入力との間に接
続されている。本発明の記述実施例においては、上記第
一及び第二電流スイッチング回路は、デューティサイク
ル変調信号に応答して同一の正−負値の割合を生成する
ように正確に整合されている。復調器回路及び変調器回
路は両方共、単一の大きな半導体チップの別々の部分に
構成されており、そしてトリミング可能な部品が、その
精密な整合を行うために正確にトリミングされる。この
半導体チップは次に、別々の部分に切断されて変調器チ
ップと復調器チップを与え、これらを単一のパッケージ
に実装し、そして絶縁バリヤを構成する小さなコンデン
サの端子に接続する。本発明の記述実施例においては、
変調器は、入力電流と第一電流との代数的和を積分する
積分回路を含んでいる。この積分回路の出力は、ヒステ
リシス比較器の一方の入力に適用され、この比較器の出
力は、第一電流スイッチング回路を駆動する。既知のノ
イズ信号に同期化された信号が、このヒステリシス比較
器の他方の入力に適用され、これにより変調器搬送周波
数はノイズ信号に同期化される。これは、変調器が、ロ
波することが困難な低周波ビート信号を発生するのを防
止する。別の実施例によると、サンプル保持回路は、ア
ナログ出力電圧における電圧リプルを更に減少させるた
めにカスケード結合された二つのサンプル保持回路を含
む「バケツリレー」サンプル保持回路によって実施され
る。
発明の好ましい実施例の説明 ここで第１図について説明する。電荷平衡復調器回路１
は、導体２にデジタル入力電圧VINを受ける。導体２
は、コンデンサ３の一方の端子に接続されている。コン
デンサ３の他方の端子は、導体６によって抵抗４の一方
の端子に接続されており（抵抗４他方の端子は、復調器
アース導体５に接続されている）、また抵抗７の一方の
端子に接続されており、抵抗７の他方の端子は正の電源
電圧＋Ｖに接続されている。導体６は、また、サンプル
保持回路22のサンプル制御入力及び復調インターフェー
ス回路８に接続されている。復調インターフェース回路
８は、デューティサイクル−電圧変換を達成するため
に、正のパルスに応答してスイッチ12をオンにしまた負
のパルスに応答してスイッチ12をオフにするためのエッ
ジトリガ式フリップフロップを含むことができる。復調
インターフェース回路８の出力は、導体11によってスイ
ッチ12の制御入力に接続されている。このスイッチ12
は、JFET（ジャンクション電界効果トランジスタ）が可
能である。スイッチ12の電流運搬端子は、定基準電流源
13に接続されており、この定基準電流源13は、基準電流
IREFERENCEを生成する。スイッチ12の他方の電流運搬端
子は、導体14によって演算増幅器15の反転入力に接続さ
れている。増幅器15の非反転入力は、アース導体５に接
続されている。導体14はまた、第二定電流源16に接続さ
れており、この電流源16を通って定オフセット電流I
OFFSETが流れる。増幅器15の出力17は、電荷平衡コンデ
ンサ18の一方の端子に接続されており、コンデンサ18の
他方の端子は、導体14に接続されている。導体17はま
た、サンプル保持回路22のアナログ電圧入力に接続され
ており、回路22の出力は、導体23に接続されており、こ
の導体23に出力電圧VOUTが生成される。抵抗R1を有する
フィードバック抵抗21は、導体14及び23の間に接続され
ている。
ここで第２図について説明する。VIN（DCM）波形２は、
アナログ入力信号を表わすデューティサイクル変調され
た電圧である。VIN（DCM）の正に立ち上がるエッジによ
って、コンデンサ３及び抵抗４及び７を含む微分回路即
ち高域フィルタは、導体６に波形６を生成する。（単安
定回路を回路3,4,7の代わりに用いることができる。）
波形６において、破線22Aは、サンプル保持回路22のサ
ンプルしきい電圧を示す。復調インターフェース回路８
は、ノード11によって示すように、波形６における正の
スパイクの正に立ち上がるエッジに応答してスイッチ12
をオンにする。波形６の負のパルスの負に立ち下がるエ
ッジによってスイッチ12がオフになる。サンプル時間24
は、波形６の正のパルスの正に立ち上がるエッジ及び負
に立ち下がるエッジがサンプルしきい電圧22Aと交差す
る時刻によって決定される。
導体６の電圧がしきいレベル22Aの上になると、導体23
における出力電圧VOUTは、演算増幅器15の出力が導体17
に生成する電圧に精密に追従する。導体６の電圧が次に
サンプルしきいレベル22Aの下に降下すると、導体23の
電圧VOUTは次に、波形６の電圧が再びサンプルしきいレ
ベル22Aを超えるまで、その現在の値に精密に保持され
る。（市販されている種々の回路は、第７図及び第８図
に示す新規なサンプル保持技術と同様に、この機能を実
施することができる。） サンプル時間24の期間は、高域フィルタ回路3,4,7のデ
ューティサイクル変調入力VIN（DCM）に対する応答によ
って決定される。導体23から抵抗21を通る導体14へのフ
ィードバックバックループにより、抵抗21を通る電流
は、IOFFSETと平均切り換え基準電流IREFERENCEとの和
と正確に等しくなる。IOFFSETの値は、VIN（DCM）をV
OUTに関係付ける伝達関数に影響することなく、VOUTを
調節するため変化できる。コンデンサ18の電荷平衡が保
存され、且つ抵抗21を通る電流がVOUTのみに比例する状
態では、復調器１の硬度は、波形17のリプル特性を単に
変えるだけのサンプル保持回路22の確度と無関係にな
る。サンプル時間24は、サンプルしきい電圧22Aのレベ
ル及び高帯域フィルタ3,4,7の立ち下がり時間によって
決定される。コンデンサ18及び抵抗21を含むフィードバ
ックループは、導体14を、復調器アース導体５の電圧に
等しい実効的アース電圧に維持する。波形17は、抵抗21
を流れる電流が一定で且つスイッチ12の状態に依存する
IOFFSETと切り換えIREFERENCE電流との差でもってコン
デンサ18の充放電から生じる三角波形である。波形23に
よって示されるVOUTの値は、サンプル時間24の期間中の
波形17のサンプル値であり、これは、前のサンプル時間
24の期間中に生じた最後の値において一定に保持され
る。前期間中のVOUTの降下が無視できる場合、リプル
は、波形17のそれにわたって1/〔2f・（サンプル時間2
4）〕の率だけ低下する。この回路は、図示のように接
続されたサンプル保持回路22なしに達成できるリプルに
対して、100乃至1000の大きさの率のリプル低下を行
う。
ここで銘記すべきことは、第１図の電荷平衡復調器は、
無条件に安定ではないが、1/R1・C1（抵抗21及び18の抵
抗及びキャパシタンス）の臨界的に補償された周波数よ
り上の全ての入力周波数に対して無条件に安定であるこ
とである。実際の位相変調搬送波は、通常、その値より
かなり上の最小周波数を有する。
次に、第３図について説明する。第３図には、基本的な
先行技術の絶縁増幅器が示されている。この絶縁増幅器
が含む電圧−デューティサイクル変調回路は、比較器4
6、及び変調器アース導体36と比較器46の反転入力との
間に接続された精密三角波発生器58を含んでいる。比較
器46の反転入力には、アナログ入力電圧VINが導体32に
よって適用される。比較器46の出力は、絶縁バリヤコン
デンサ133あるいは他の信号結合手段の一方の端子に接
続されており、その他方の端子は、スイッチング回路54
の入力に接続されている。スイッチング回路54は、「2I
電流源」43Aを電流源103に結合しており、電流源103
は、定電流Ｉを生じる。回路43A、54,103は、「Ｉ−2I
電流スイッチ」と呼び、これは、その電流スイッチ54の
状態に応じて、正又は負の電流Ｉを導体164に流すかあ
るいは導体164から流出させる。
図示の積分回路は、導体164と復調器アース導体５との
間に接続された抵抗57と並びに導体164とアース導体５
との間に接続されたコンデンサ56を含んでいる。この積
分回路は、比較器46の出力に生成されそして絶縁バリヤ
コンデンサ133を横切って送られてくるデューティサイ
クル変調信号を積分する。斯くして、Ｉ−2I電流スイッ
チ54は、積分回路（56,57）と結び付いて、デューティ
サイクル−電圧復調器を形成する。VOUTの出力リプル電
圧成分は、コンデンサ56のキャパシタンスを大きくする
ことにより減少させることができるが、絶縁増幅器帯域
幅はそれに応じて減少する。この絶縁増幅器の直線性
は、発生器58の三角波形の直線性に直接依存する。
本発明によると、第4A図に含まれているデューティサイ
クル変調回路は、比較器46の出力を導体47,I−2I電流ス
イッチ91,92,93,そして導体34によって演算増幅器35の
反転入力に接続するフィードバックループを含んでい
る。演算増幅器35の出力導体37は、フィードバックコン
デンサ38によって導体34に接続されている。導体34はま
た、抵抗RINを有する入力抵抗33によって入力導体32に
接続されており、この導体32にはアナログ電圧VINが適
用され、これによりVIN/RINに等しい入力電流IINが抵抗
33を流れる。変調器アース導体36は、演算増幅器35の非
反転入力に接続されている。この増幅器出力導体37は、
比較器46の非反転入力に接続されている。
この回路は、＋Ｉ又は−Ｉのどちらかを導体34のIINと
加算することにより動作する。これは、抵抗33、演算増
幅器35及びコンデンサ38を含む積分器に、導体37によっ
て比較器46の非反転入力に与えられる「しきい」電圧を
変化させ、これにより比較器46のしきい値を必要な値に
変化させ、それによって導体47のデューティサイクル変
調信号VOUT（DCM）は、VINと等しくなるべきノード34に
フィードバックされる平均値＋Ｉ及び−Ｉ電流を生成す
る。この動作モードの利点は、導体47に生成されるデュ
ーティサイクルサイクル変調信号が、自走発振器回路58
の直線性に実質的に依存しないことである。導体47に生
成されるデューティサイクル変調信号は、自走発振器58
が精密な直線三角波又は例えば正弦波を生成するかどう
かを問わず、アナログ入力電圧VINを正確に表わす。
第4B図は、第4A図に示す回路の変形であり、これでは、
自走発振器58が削除されており且つ比較器46がヒステリ
シスを持つように設計されている。この回路において、
ヒステリシス比較器46の反転入力は、変調器アース導体
36に接続されている。導体37の積分器出力のリプル電圧
の量と、及びヒステリシス比較器46の非反転入力のトリ
ガレベル間のヒステリシス電圧とは、発振の周波数に比
例する。
第4C図について説明する。第4C図は、絶縁増幅器を示し
ており、導体47に（第4B図のような変調器回路によっ
て）生成されるデューティサイクル変調された出力電圧
は、絶縁コンデンサ133の一方の端子に接続されてお
り、このコンデンサ133の他方の端子131は、デューティ
サイクル−電圧コンバータに接続されており、これによ
り絶縁増幅器が形成されている。演算増幅器153は、そ
の反転入力が導体176に接続されている。コンデンサ151
と出力抵抗158は導体164と176の間に並列に接続されて
おり、従って演算増幅器153は積分器として機能する。
演算増幅器153の非反転入力は、復調器アース導体５に
接続されている。電流スイッチ91及び54は正確に整合さ
れている。「2I」電流源92及び43Aの比率は、「Ｉ」電
流源93及び103の比率に整合されている。第4C図の絶縁
増幅器の伝達関数は、次式で表わされる。
VOUT＝（ROUT/RIN）VIN 第4C図の絶縁増幅器は、次式に等しいリプル電圧を有し
ている。
VRIPPLE＝VHYSTERESIS（ROUT/RIN）（CIN/COUT） ここでVHYSTERESISは、ヒステリシス比較器46のトリッ
プ点間の差である。このリプル電圧の大部分を消すため
に、第4D図に示す回路を設けてあり、これは、積分器15
3の出力とその反転入力との間のフィードバック内にサ
ンプル保持回路152（第１図に示す）を含んでいる。
次に、第５図について説明する。絶縁増幅器99は、コン
デンサ133及び134を容量性絶縁バリヤを備えている。第
4B図乃至第4D図に示されているものと同様の電圧−デュ
ーティサイクルコンバータ回路95は、導体131及び132に
互いに論理補数であるデューティサイクル変調された出
力信号を生成する。これらの論理補数信号は、絶縁バリ
ヤコンデンサ133及び134の左手の端子にそれぞれ適用さ
れる。参照数字96は、電荷平衡形デューティサイクル−
電圧復調器を示しており、その論理補数入力は絶縁バリ
ヤコンデンサ133及び134の右手端子にそれぞれ接続され
ている。
アナログ入力電圧信号VINは、導体32に適用される。導
体32は、入力抵抗33によって導体34に接続されており、
導体34はまた、演算増幅器35の反転入力に、フィードバ
ックコンデンサ38の一方の端子に、ＰチャンネルJFET41
Aのドレイン電極に、且つ定電流源93に接続されてい
る。演算増幅器35の出力は、導体37によってコンデンサ
38の他方の端子、ＰチャンネルJFET44Aのドレイン電極
に、且つヒステリシス比較器46の反転入力に接続されて
いる。（ヒステリシス比較器46は、第５図において参照
数字46,118及び119によって示されているような正のフ
ィードバックを有する従来の比較器であり得る）。この
ヒステリシス比較器46の出力は、導体47及びフィードバ
ック抵抗118によってその非反転入力に接続されてい
る。ヒステリシス比較器46の非反転入力はまた、抵抗11
9によって変調アース導体36、あるいは場合によっては
導体120に接続されており、この導体120に、ノイズ同期
信号VNOISEが適用される。ヒステリシス比較器46の出力
は、差動比較器130の非反転入力に接続されており、比
較器130の反転入力は、アース導体36に接続されてい
る。作動比較器130は、互いに論理補数のデューティサ
イクルコード化信号を、上記の絶縁バリヤコンデンサ13
3及び134を横切って導体170及び172にそれぞれ送るため
に、導体131及び132に生成する。
JFET41A及び44Aのソース電極は、導体42によって「2I」
定基準電流源92に接続されている。JFET41Aのゲート電
極は、別のＰチャンネルJFET107のゲート電極に且つ導
体101に接続されている。導体101は、差動比較器121の
非反転出力に接続されており、この比較器121の非反転
入力は導体166によってコンデンサ128の一方の端子にま
た抵抗123の一方の端子に接続されている。抵抗123の他
方の端子は、変調器アース導体36に接続されている。
差動比較器121は、その反転入力が、導体167によってコ
ンデンサ129の一方の端子に、また抵抗126の一方の端子
に接続されており、抵抗126の他方の端子は、変調器ア
ース導体36に接続されている。フィードバック抵抗125
は、導体168によって導体167と増幅器121の反転出力と
の間に接続されている。導体168は、JFET44A及びＰチャ
ンネルJFET114のゲート電極に接続されている。JFET107
及び114のソース電極は、導体169によって「2I」定電流
源111に接続されている。
IFET107のドレイン電極は、抵抗110に接続されており、
抵抗110の他方の端子は、変調器アース導体36に接続さ
れている。
JFET114のドレイン電極は、抵抗115とコンデンサ116と
の並列接続によって変調器アース導体36に接続されてい
る。
絶縁バリヤコンデンサ133の右手端子は、導体170によっ
て差動比較器137の非反転入力に、抵抗139の一方の端子
に、またフィードバック抵抗140の一方の端子に接続さ
れている。この差動比較器137の非反転出力は、抵抗140
の他方の端子に接続されており、また導体171によって
ＰチャンネルJFET147及び148のゲート電極に接続されて
いる。抵抗139の他方の端子は、復調器アース導体５に
接続されている。絶縁バリヤコンデンサ134の右手端子
は、導体172によって差動比較器137の反転入力に、抵抗
142の一方の端子に、また抵抗141の一方の端子に接続さ
れている。抵抗141の他方の端子は、復調器アース導体
５に接続されている。差動比較器137の反転出力は、導
体173によって抵抗142の他方の端子並びにＰチャンネル
JFT143及び144のゲート電極に接続されている。
JFET144及び147のソース電極は、導体175によって「2
I」定電流源43Aに接続されている。JFET144のドレイン
電極は、導体161によってコンデンサ151の一方の端子
に、また演算増幅器153の出力に接続されている。導体1
61はまた、サンプル保持回路152（バーブラウンSCH5320
に含まれているようなサンプル保持回路によって実現で
きる）の入力に接続されている。サンプル保持回路152
のサンプル制御入力は、コンデンサ149の一方の端子に
接続されており、コンデンサ149の他方の端子は、抵抗1
50の一方の端子に且つJFET143のドレイン電極に接続さ
れている。抵抗150の他方の端子は、復調器アース導体
５に接続されている。
JFET147のドレイン電極は、コンデンサ151の他方の端子
に、また演算増幅器153の反転入力に接続されている。
演算増幅器153の非反転入力は、復調器アース導体５に
接続されている。演算増幅器153の反転入力はまた、導
体176によって「Ｉ」定電流源103に、また抵抗158の一
方の端子に接続されている。抵抗158の他方の端子は、
導体164に接続されており、アナログ入力電圧VINを正確
に表わすアナログ出力電圧VOUTが、この導体164に生成
される。
JFET143及び148のソース電極は、「2I」電流源146に接
続されている。JFET148のドレイン電極は、抵抗156の一
方の端子に接続されており、この抵抗156の他方の端子
は復調器アース５に接続されている。
サンプル保持回路152の出力は、導体160によって演算増
幅器178の非反転入力に接続されており、この増幅器178
の出力は、導体164によってフィードバック抵抗163の一
方の端子に接続されている。フィードバック抵抗163の
他方の端子は、演算増幅器178の反転入力に、また抵抗1
62の一方の端子に接続されており、抵抗162の他方の端
子は、アース導体５に接続されている。
第10図は、第１図、第4A図乃至第4D図、及び第５図にお
ける種々の「2I」及び「Ｉ」電流源を実施するのに用い
ることができる回路を示している。参照数字94は、定基
準電流を示しており、抵抗196−199は、電流2I及びＩを
調節するのに用いられるレーザトリミング可能ニクロム
抵抗である。
動作原理を説明すると、導体32に適用されたアナログ入
力電圧VINは、入力抵抗33（その抵抗はRINである）の両
端に電流IINを生成する。これは、演算増幅器35が、そ
の反転入力を変調器の実効アース36の電圧に維持するか
らである。Ｉの振幅は、IINの振幅より大きい。IINは、
演算増幅器の出力導体37がランプ上昇するかあるいはラ
ンプ降下するかに応じて、コンデンサ38において＋Ｉ又
は−Ｉのどちらかと加算される。比較器46の出力は、導
体47に生成され、そして差動入力比較器130に送られ、
比較器130の反転及び非反転差動出力は、導体132及び13
1にそれぞれ接続されている。これら導体131及び132に
生成されるその論理補数信号は、二つの同一の差動セル
190及び191の入力に適用される。差動セル190は、復調
器96に含まれており、差動セル191は、変調器95に含ま
れている。従って、導体131及び132の補数のデューティ
サイクル変調信号は、変調器95内の導体101及び168に精
密に再現され、そしてまた導体131及び132の信号の同一
のレプリカが、復調器96の導体171及び173に生成され
る。
差動セル190及び191の各々において、導体131及び132の
デューティサイクル変調信号のレプリカが、「2I」電流
源43A及び92をインに切り換えるのに用いられ、これに
より、トランジスタ41Aをオンに且つ44Aをオフにし、こ
れにより、演算増幅器35の出力を「ランプ降下」させる
ためにIINがフィードバック電流＋１（第4B図乃至第4D
図に示されている）と比較されるべき場合は、「2I」電
流源92を導体34へ切り換える。ヒステリシス比較器46の
負のしきい値に達すると、導体47の電圧が切り換わり、
これにより差動比較器130の出力導体131及び132に現れ
る信号の極性を反転し、従ってここでIINが−Ｉと比較
され、そして演算増幅器35の出力は、ヒステリシス比較
器46の正のしきい値に達するまで「ランプ上昇」する。
始動回路188は単に、電力が初めに変調器95に適用され
たときに、導体167と47の間にDC電流を保証し、これに
より適切な変調器95の始動を保証する。
第５図に示した本発明の実施例によると、絶縁バリヤコ
ンデンサ133及び134、並びにコンデンサ128及び129は全
て、１ピコファラドの小さな値に等しい。この小さなキ
ャパシタンスは、電圧変調器アース36及び復調器アース
５が、この絶縁増幅器の伝達関数に影響することなく、
（例えば静放電に応答して生成するライン電圧パルスに
応答して）互いに相対的に非常に早く動くことができる
ことを意味する。
差動セル191及び190が正確に整合されており、Ｐチャン
ネルJFET147及び144が正確にＰチャンネルJFET41A及び4
4Aと整合しており、入力抵抗33の抵抗RIN及び出力抵抗1
58の抵抗ROUTが正確に整合されているため、「2I」電流
源43A及び「Ｉ」電流源103のノード176への切り換え動
作は、「2I」電流源92及び「Ｉ」電流源93のノード34へ
の切り換えに実質的に同等である。JFET148及び143並び
に抵抗150は、サンプル信号をサンプル保持回路152に生
成し、これにより第１図及び第２図に関して前に述べた
と同じように適切なサンプリングを行わせる。これは、
サンプリング期間を導体131及び132のデユーティサイク
ル変調信号と同期させ、これにより導体160におけるリ
プルの量を減少させる。
次に、第６図について説明する。VINは、導体32に適用
されるアナログ入力信号波である。演算増幅器35によっ
て導体37に生成される電圧は、波形37によって示されて
いる。波形37Aは、ヒステリシス比較器入力37及び39の
電圧間の差に相等する。変調器95によって生成されるデ
ユーティサイクル変調信号は、波形194によって示さ
れ、この波形194は、絶縁バリヤ入力導体131及び132の
電圧間の差である。絶縁バリヤコンデンサを横切って復
調器96の導体171及び173に送られる入力電圧V171及びV
173は、波形195によって示され、波形195は、V171及びV
173の差を示している。
復調器96の演算増幅器153の出力は波形161によって示さ
れている。導体164に生成されるVOUTのその結果生じる
値は、波形164によって示されている。この第６図の波
形は、第５図に示した回路を公知の回路分析プログラム
SPICEでシミュレートすることによって発生したもので
ある。
第５図に示すように、抵抗119の下端は、変調器アース
導体36の代わりにノイズ同期化導体120に接続すること
ができる。（ビート周波数、即ち、加算周波数及び差周
波数は、変調器搬送波の近くの周波数におけるノイズル
の存在によって形成され得ることが周知である。この差
周波数成分は、信号周波数スペクトル内に折り返し得
る）。
本発明によると、第９図に示されるように、変調器部分
95及び復調器部分96は、１つの半導体ウエファ上に製作
され、好ましくは、領域97おいて隣接するチップ上に構
成される。RIN及びROUTに用いられる種々のニクロム抵
抗は、精密にレーザトリミングされる。二つのＩ−2I電
流スイッチの構成素子と変調器及び復調器部分における
特定の他の構成素子は、それらが精密に整合される程、
十分に近くなっている。第10図の196−199等の電流源抵
抗を含む上記の種々のニクロム抵抗のレーザトリミング
の後、領域97は次に、破線113に沿って、二つのチッ
プ、即ち一方は復調器95は含み且つ他方は変調器96を含
む二つのチップに分離される。次にこれらの二つのチッ
プは、変調器95の出力及び復調器96の入力が二つのコン
デンサ133及び134を含む絶縁バリヤに接続された状態で
適切なパッケージ98中に配置される。あるいはこの代わ
りに、変調器チップ95は、復調器チップ96から遠くに配
置し、絶縁バリヤは、長い光ファイバ等にする。
本発明によると、あるシステム内の既知のノイズ源V
NOISEを用いて変調器回路95の動作をノイズ源と同期さ
せる場合、変調器96はビート周波数を生成しない。従っ
て、搬送波周波数に等しい周波数を有する出力信号の成
分をロ波するだけでよい。即ち、斯かるロ波は、この復
調によって達成される。斯くし、主要なノイズ周波数、
例えば、電力ラインノイズ、機械的ノイズ、等がある場
合、このノイズ信号は変調器がこのノイズ周波数にある
いはその低調波に同期化される場合、排除される。この
同期化モードにおいては、搬送波周波数は固定され、も
はや入力電圧の関数とはならない。搬送波の整数倍の信
号の排除は、搬送波の各サイクル毎にわたってこのシス
テムの入力の積分によって達成される。これは、数学的
には以下のように示される。
VINがＡ・cosine（ωit）に等しいと仮定する。する
と、 ここでＴは２π／ωｃに等しく、ωｃは搬送波周波数で
ある。
従って、 それ故、VOUTは、ωｉがＮ・ωｃ（ここでＮは整数）に
等しい場合、０である。
これは、入力周波数ωｉが搬送周波数ωｃの周波数であ
る場合、変調器周波数はノイズ信号の低調波に同期化さ
れることを意味する。この信号の振幅はゼロとなる。
前に示したように、多くの応用において、ノイズは周知
の外部ソースによって発生される。このようなノイズ信
号は、絶縁増幅器の絶縁バリヤを通過する信号レベルよ
りも大きい場合がある。しかしながら、斯かるノイズ
は、「Ｎサイクル積分」を通して相殺される。変調器搬
送周波数をそのようなノイズ信号と同期化することによ
りその結果生じる信号を消すこの能力によって、難しい
低周波数ロ波（これはまた所望信号の復調に干渉し、絶
縁増幅器の帯域幅を減少させるであろう）を避けること
が可能になる。
第５図に示しまた第１図及び第２図の所で詳細に説明さ
れているサンプル保持回路152は、そのサンプル時間が
サンプルサイクルの非常に小さなパーセンテージである
ことが可能である場合は、リプル電圧の大幅な減少をも
たらす。約50キロヘルツまでの帯域幅でもって動作する
ように設計されている第５図の絶縁増幅器において、固
有の回路遅延により、第２図のサンプル時間24がサンプ
ルサイクルの約1/10であることを必要とする。従って、
第５図の唯一つのサンプル保持回路152及びフィルタ回
路178を用いる技術によって、許容できないほど大きな
量のリプルが生じる。これを克服するために、第５図の
サンプル保持回路152及び回路178は、第７図に示される
「バケツリレー（bucket brigade）」サンプル保持回路
152Aと置き換えられる。バケツリレー・サンプル保持回
路152Aは、演算増幅器60及び66を含む第一サンプル保持
回路を含んでいる。演算増幅器60の反転入力は、第５図
の導体161に接続されている。増幅器60の非反転入力
は、導体71に接続されており、導体71は、演算増幅器66
の出力にまたコンデンサ67の一方の端子に接続されてい
る。演算増幅器66の他方の入力は、その反転入力に接続
されている。増幅器60の非反転出力61は、スイッチング
回路63の一方の入力に接続されており、このスイッチン
グ回路63は、第一サンプル保持回路がサンプリングを行
なっている時に、導体61を演算増幅器66の反転入力64に
接続する。このスイッチング回路63は、シリコニックス
製造のDG183に類似したもの、あるいは従来のダイオー
ドブリッジ電流ステアリング回路が可能である。増幅器
60の反転出力は、導体62によってスイッチング回路63の
入力に接続されており、スイッチング回路63は、第一サ
ンプル保持回路がサンプリングを行なっている時に導体
62を演算増幅器66の非反転入力65に結合する。コンデン
サ68は、復調器アース５と導体65との間に接続されてい
る。第一サンプル保持回路がその保持モードにある時、
増幅器60の出力は、演算増幅器66の入力から断接され
る。
バケツリレー・サンプル保持回路152Aに含まれている第
二サンプル保持回路は、増幅器72及び演算増幅器81を含
んでいる。増幅器72の反転入力は、導体71に接続されて
いる。増幅器72の非反転入力は、導体75によって抵抗76
の一方の端子に接続されており、抵抗76は、復調器アー
ス導体５に接続されている。導体75はまた、抵抗77によ
って導体164を通して演算増幅器81の出力に接続されて
いる。増幅器72の反転出力79は、スイッチング回路63の
一方の入力に接続されており、スイッチング回路63は、
導体71の信号を演算増幅器81の非反転入力82へ切り換え
る。導体82は、コンデンサ84の一方の端子に接続されて
おり、コンデンサ84の他方の端子は、復調器アース導体
５に接続されている。増幅器72の非反転出力は、導体74
によってスイッチング回路63の別の入力に接続されてお
り、スイッチング回路63は、導体74の信号を演算増幅器
81の反転入力83へ切り換える。コンデンサ85は、演算増
幅器81の出力と入力との間に接続されている。演算増幅
器81の出力は、出力導体164に接続されている。
バケツリレー・サンプル保持回路152Aの動作は、単に、
動作171及び173の論理補数信号（即ち、絶縁バリヤコン
デンサ133及び134を横切って送られる互いに補数のデュ
ーティサイクル変調信号の正確なレプリカ）によって、
回路152Aに含まれている上記のサンプル保持回路のどち
らか一方が、信号過渡の期間を除いて、他方が保持を行
なっている間にサンプリングを行なうということであ
る。スイッチング回路63に含まれたスイッチとは、「ブ
レーク・ビフォア・メーク」スイッチと呼ばれる型式の
スイッチである。言い換えると、スイッチング回路63に
おいて、スイッチ180は、スイッチ181が接点をメークし
て導体71の値を得てこの値を出力導体164に生成する前
に、接点をブレークし、第一サンプル保持回路60,66が
導体161の入力電圧の保持を開始するようにする。同様
に、スイッチ181が閉じられ、これにより導体164の電圧
が導体71に保持されている電圧をサンプリングすると、
スイッチ181がスイッチ180が閉じる前に開く。従って、
これら二つのサンプル保持回路60,66並びに72,81のサン
プリング保持動作は、信号過渡の期間を除いて重なる。
第８図において、波形171は、スイッチング回路63を抑
制する導体171の電圧を示している。波形71及び164は、
導体71及びVOUT導体164に現れる波形をそれぞれ示して
いる。波形171のパルス171Aの期間中、演算増幅器153の
出力は、導体161に立ち上がり勾配161Aを生成する。第
一サンプル保持回路60,66はこれにより、導体71に、参
照数字71Aで示されるような勾配161Aで正確に追従させ
る。波形171がレベル171Bへ遷移を行うと、第一サンプ
ル保持回路は、71Bによって示されるような勾配71Aのレ
ベルを保持する。一方、パルス17Aの期間中に値を保持
していた第二サンプル保持回路72,81は、この時点でレ
ベル71Bをサンプリングする。これは、波形171がレベル
171Bから171Cに立ち上がる時に勾配161Cを生成するよう
に反転する立ち下り勾配161Bの終わりまで、継続する。
これによって、第一サンプル保持増幅器60,66は、この
時点で勾配161Bの最下端部における電圧の追従を開始す
る。一方、第二サンプル保持回路72、81は導体164のレ
ベル71Bの保持を継続する。パルス171Cの期間中、波形7
1は、勾配161Cに追従し、これにより勾配71Cを生成す
る。斯くして、VOUT波形164は、その上に実質的にリプ
ル電圧を有していない。
第５図の回路の内サンプル保持回路152及びフィルタ178
をバケツリレー・サンプル保持回路152Aに置き換えた、
合成された絶縁増幅器によって、実質的にリプル電圧が
なく、且つ高い帯域幅を有している非常に高性能の絶縁
増幅器が与えられる。小さな値（１ピコファラド）の絶
縁バリヤコンデンサは非常に安価であり、絶縁増幅器の
伝達性に影響することなく、変調アース36及び復調アー
ス５の極端に早い遷移を可能にする。
上記システムの搬送波周波数は、単に、積分器コンデン
サの値を変えるだけで変更でき、これは非常に便利とな
る。上記の発明によって、搬送波の50％変調レベル（ゼ
ロボルトに等しいアナログ入力電圧VINを表わす）の近
辺の低い「入力オフセット」エラーでもって動作する安
価なシステムが与えられる。これは、入力オフセット
が、主にデジタル信号保全性と及び絶縁バリヤの両側に
おける電流源の正確な整合とによって決定されるからで
ある。復調器の確度は、サンプル保持回路における不正
確さには比較的無関係である。変調の確度は、如何なる
外部同期ソースの直線性にも実質的に無関係である。
【図面の簡単な説明】
第１図は、本発明に係る電荷平衡復調器の回路図。第２
図は、第１図の電荷平衡復調器の動作を説明するのに有
用なタイミング図。第３図は、電圧−デューティサイク
ル変調器及びデューティサイクル−電圧復調器を利用し
た先行技術の絶縁増幅器の回路図。第4A図は、切り換え
式正及び負電流フィードバックを有し且つ自走発振器を
含んだ電圧−デューティサイクル変調器のブロック図。
第4B図は、切り換え式正及び負電流フィードバック及び
内部発振周波数を確立するヒステリシス比較器を有する
電圧−デューティサイクル変調器を示す図。第4C図は、
第4B図に示すような電圧−デューティサイクル変調と及
びデューティサイクル−電圧復調を有する絶縁増幅器の
ブロック図。第4D図は、電圧−デューティサイクル変調
と、及び出力電圧リプルを低下させるために積分器フィ
ードバックループにサンプル保持回路を含むデューティ
サイクル−電圧復調器を有する絶縁増幅器を示す図。第
５図は、第4D図の絶縁増幅器の詳細な回路図。第６図
は、第５図の回路用のタイミング図。第７図は、第６図
の回路に用いることができる改良した「バケツリレー」
サンプル保持回路の図。第８図は、第７図のサンプル保
持回路用のタイミング図。第９図は、一つの半導体チッ
プの上の絶縁増幅器の変調器及び復調器部分であって、
このチップを半分に切断し且つ別々の変調器チップ及び
復調器チップを絶縁バリヤ部品の反対側でパッケージに
実装した構成を示す図。第10図は、第１図、第4A図乃至
第4D図、及び第５図の回路に用いることができる電流源
回路の図。 ８……復調インターフェース回路、22……サンプル保持
回路、46……比較器、54……スイッチング回路、58……
三角波発生器、63……スイッチング回路、95……電圧−
デューティサイクル変調器、96……デューティサイクル
−電圧復調器、99……絶縁増幅器、152……サンプル保
持回路。
フロントページの続き (56)参考文献 特開 昭59−3229（ＪＰ，Ａ) 特開 昭60−16017（ＪＰ，Ａ) 実開 昭54−8353（ＪＰ，Ｕ) 実開 昭54−8354（ＪＰ，Ｕ)

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】絶縁増幅器において、 ａ） 変調器回路であって、 i.アナログ入力電圧に応答してアナログ入力電流を生成
    するための手段、 ii.第一導体（47）の信号に応答して正の値と負の値と
    の間で切り換えられる第一電流を生成するための第一電
    流スイッチング手段（91,92,93）、 iii.上記アナログ入力電流と上記第一電流との代数的和
    を積分して、上記アナログ入力電流と上記第一電流との
    代数的和が正か又は負かに従って増加又は減少する出力
    電圧を生成するための第一積分回路手段（35,38）、 iv.上記第一積分回路手段の上記出力電圧がしきい電圧
    を越えた場合に第一レベルを、そして上記第一積分回路
    手段の上記出力電圧が別のしきい電圧より小さい場合に
    第二レベルを有するデューティサイクル変調デジタル信
    号を上記第一導体（47）に生成するための手段（46）、 を含む変調器回路、 ｂ） 上記第一導体に結合された入力、及び第二導体
    （31）に結合された出力を有する非ガルヴァーニ形絶縁
    バリヤ（133）、 ｃ） 復調器であって、 i.上記第二導体の上記デューティサイクル変調デジタル
    信号に応答して正のレベルと負のレベルとの間で切り換
    えられる第二電流を生成するための第二スイッチング手
    段（43A,54,103）、 ii.上記アナログ入力電圧を正確に表わすアナログ出力
    電圧を生成するため上記第二電流を積分する、第二積分
    回路手段（153,151）であって、 上記第二電流に応答する第一入力を有する第二演算増幅
    器、 復調器アース基準電圧に結合された第二入力、 上記第二演算増幅器の上記第一入力に結合された第一端
    子と、上記第二演算増幅器の出力に接続された第二端子
    とを有する第二コンデンサ、 上記第二演算増幅器の上記出力に結合されたアナログ入
    力と、出力抵抗の第一端子に結合されたアナログ出力導
    体とを有するサンプル保持回路であって、上記出力抵抗
    の第二端子は上記第二演算増幅器の上記第一入力に接続
    されており、上記アナログ出力電圧は、上記サンプル保
    持回路の上記アナログ出力導体に発生され、上記サンプ
    ル保持回路は、上記第二導体に結合されたサンプル制御
    入力を含んでいる、上記のサンプル保持回路、 を含んでいる上記の第二積分回路手段、 を含む復調器、 を組み合わせて成ることを特徴とする絶縁増幅器。
  2. 【請求項２】上記第一積分回路手段が、上記アナログ入
    力電流を受けかつ第一コンデンサ（38）の第一端子に接
    続された第一入力を有する第一演算増幅器（35）を含
    み、上記第一コンデンサの第二端子が、上記第一演算増
    幅器の出力に接続されていること、を特徴とする請求項
    第１項に記載の絶縁増幅器。
  3. 【請求項３】上記デューティサイクル変調信号を生成す
    る手段が、上記第一導体（47）に結合された出力、上記
    第一演算増幅器（35）の上記出力に結合された第一入
    力、及び基準電圧を受ける第二入力を有する比較器（4
    6）を含むこと、を特徴とする請求項第２項に記載の絶
    縁増幅器。
  4. 【請求項４】上記比較器がヒステリシス比較器であるこ
    と、を特徴とする請求項第３項に記載の絶縁増幅器。
  5. 【請求項５】上記基準電圧が、周期的ノイズ信号を含
    み、上記変調器が低周波ビート信号を生成するのを防ぐ
    ために、上記比較器が、上記変調器の搬送波周波数を上
    記周期的ノイズ信号と同期させるために上記ノイズ信号
    に応答すること、を特徴とする請求項第４項に記載の絶
    縁増幅器。
  6. 【請求項６】上記第二積分回路手段（153,151）が、上
    記絶縁バリヤによって上記第二導体（131）に結合され
    たデューティサイクル変調デジタル信号をその第一入力
    に受け第二入力が復調器アース基準電圧に結合された第
    二演算増幅器（153）、上記第二演算増幅器（153）の上
    記第一入力に結合された第一端子及び上記第二演算増幅
    器の出力に接続された第二端子を有する第二コンデンサ
    （151）、上記第二増幅器の上記出力に結合されたアナ
    ログ入力を有するサンプル保持回路（152）、出力抵抗
    の第一端子に結合されたアナログ出力導体（164）を含
    み、上記出力抵抗の第二端子が、上記第二演算増幅器の
    上記第一入力に接続されており、上記アナログ出力電圧
    が、上記サンプル保持回路から上記アナログ出力導体
    （164）に生成され、上記サンプル保持回路は、上記第
    二導体（131）に結合されたサンプル制御入力を含むこ
    と、を特徴とする請求項第３項に記載の絶縁増幅器。
  7. 【請求項７】上記サンプル保持回路が、バケツリレー・
    サンプル保持回路であること、を特徴とする請求項第６
    項に記載の絶縁増幅器。
  8. 【請求項８】上記バケツリレー・サンプル保持回路が、 ａ）第一サンプル保持回路（60,66）であって、 i.アナログ入力信号を受ける第一入力（161）及び第一
    出力（62）を有する第三演算増幅器（60）、 ii.第一入力（65）及び出力（71）を有する第四演算増
    幅器（66）、 iii.第一サンプル制御信号（173）に応答して上記第三
    演算増幅器の上記第一出力（62）を上記第四演算増幅器
    の上記第一入力（65）に結合するための第一スイッチン
    グ手段（180）、 を含む第一サンプル保持回路、 ｂ）第二サンプル保持回路（72,81）であって、 i.上記第四演算増幅器の上記出力に結合された第一入力
    （71）及び第一出力（79）を有する第五演算増幅器（7
    2）、 ii.第一入力（82）及び出力（164）を有する第六演算増
    幅器（81）、 iii.上記第一サンプル制御信号（173）に応答して上記
    第五演算増幅器の上記第一出力（79）を上記第六演算増
    幅器の上記第一入力（82）に結合するための第二スイッ
    チング手段（181）、 を含む第二サンプル保持回路、 を含むこと、を特徴とする請求項第７項に記載の絶縁増
    幅器。
  9. 【請求項９】上記バケツリレー・サンプル保持回路が、
    上記第一サンプル制御信号の第一レベルに応答する手段
    を含み、該手段は、 １） 上記第一スイッチング手段（180）により上記第
    三演算増幅器（60）の上記第一出力（62）を上記第四演
    算増幅器（66）の上記第一入力（65）に結合させて、上
    記アナログ入力信号（161）を上記第四演算増幅器（6
    6）に獲得させ且つ上記第四演算増幅器の上記出力（7
    1）に保持させ、 ２） 上記第一スイッチング手段（180）により、上記
    第一サンプル制御信号（173）の第二レベルに応答し
    て、上記第三演算増幅器（60）の上記第一出力（62）を
    上記第四演算増幅器の上記第一入力（65）から分離させ
    て、その分離の直前に獲得された上記アナログ入力信号
    （161）の第一値を上記第四演算増幅器（66）の出力（7
    1）及び上記第五演算増幅器（72）の上記第一入力に保
    持させ、 ３） 上記第二スイッチング手段（181）により上記第
    五演算増幅器（72）の上記第一出力（79）を上記第六演
    算増幅器（81）の上記第一入力（82）に結合させて、上
    記第二レベルの期間中、上記第一値を上記第六演算増幅
    器に獲得させ且つ上記第六演算増幅器の上記出力（16
    4）に保持させる、 動作シーケンスを反復的に実行させること、を特徴とす
    る請求項第８項に記載の絶縁増幅器。
  10. 【請求項１０】復調器回路において、 ａ） アナログ入力信号（VIN）を表わすように変調さ
    れたデジタル入力信号を受け、且つ該デジタル入力信号
    に応答してパルスのシーケンスを含むスイッチ制御信号
    （131）を生成するための第一回路手段、 ｂ） 第一電流源（43A）、 ｃ） 上記スイッチ制御信号のパルスの期間中、上記第
    一電流源を第一加算ノード（176）に電気的に結合する
    ためのスイッチング手段（54）、 ｄ） 上記第１加算ノードに結合された第一入力、及び
    上記第一加算ノードから上記第一入力に流れる電流を積
    分するための出力、を有する積分回路手段、 ｅ） 上記積分回路手段の上記出力に結合された入力、
    及び出力、並びに上記デジタル入力信号に応答するサン
    プル制御入力、を有するサンプル保持回路であって、 i.上記積分回路手段の上記出力に結合された入力を有す
    る第一サンプル保持回路、 ii.該第一サンプル保持回路の出力に結合された入力
    と、上記アナログ出力信号を発生する出力とを有する第
    二サンプル保持回路、 を含んでいる上記のサンプル保持回路、 ｆ） 上記サンプル保持回路の上記出力と上記第一加算
    ノードとの間に結合されたフィードバック抵抗であっ
    て、上記サンプル保持回路の上記出力が、上記アナログ
    入力信号を正確に表わすアナログ出力信号（VOUT）を生
    成し、上記サンプル保持回路は、上記アナログ出力信号
    のリプル電圧を実質的に減少させるように動作する、上
    記のフィードバック抵抗、 を組み合わせて成ることを特徴とする復調器回路。
JP63173623A 1987-10-28 1988-07-12 精密電圧−デューティサイクル・コンバータ及び低リプル高帯域幅電荷平衡復調器を含む絶縁増幅器 Expired - Lifetime JPH0760979B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US114654 1987-10-28
US07/114,654 US4843339A (en) 1987-10-28 1987-10-28 Isolation amplifier including precision voltage-to-duty-cycle converter and low ripple, high bandwidth charge balance demodulator

Publications (2)

Publication Number Publication Date
JPH01129607A JPH01129607A (ja) 1989-05-22
JPH0760979B2 true JPH0760979B2 (ja) 1995-06-28

Family

ID=22356593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63173623A Expired - Lifetime JPH0760979B2 (ja) 1987-10-28 1988-07-12 精密電圧−デューティサイクル・コンバータ及び低リプル高帯域幅電荷平衡復調器を含む絶縁増幅器

Country Status (5)

Country Link
US (1) US4843339A (ja)
JP (1) JPH0760979B2 (ja)
DE (1) DE3836805C2 (ja)
FR (1) FR2622751A1 (ja)
GB (1) GB2211687B (ja)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0724370B2 (ja) * 1989-10-06 1995-03-15 株式会社東芝 Ｆｍ復調回路
US5287107A (en) * 1992-06-05 1994-02-15 Hewlett-Packard Company Optical isolation amplifier with sigma-delta modulation
US5654984A (en) * 1993-12-03 1997-08-05 Silicon Systems, Inc. Signal modulation across capacitors
EP0856219B1 (en) * 1995-10-20 2002-05-29 Silicon Labs Isolation, Inc. Telephone isolation device
US5777512A (en) * 1996-06-20 1998-07-07 Tripath Technology, Inc. Method and apparatus for oversampled, noise-shaping, mixed-signal processing
US6054918A (en) * 1996-09-30 2000-04-25 Advanced Micro Devices, Inc. Self-timed differential comparator
US6084450A (en) * 1997-01-14 2000-07-04 The Regents Of The University Of California PWM controller with one cycle response
US6408034B1 (en) 1997-04-22 2002-06-18 Silicon Laboratories, Inc. Framed delta sigma data with unlikely delta sigma data patterns
US6201865B1 (en) 1997-04-22 2001-03-13 Silicon Laboratories, Inc. Digital access arrangement circuitry and method for connecting to phone lines having a DC holding circuit with switchable time constants
US6167132A (en) * 1997-04-22 2000-12-26 Silicon Laboratories, Inc. Analog successive approximation (SAR) analog-to-digital converter (ADC)
US6522745B1 (en) 1997-04-22 2003-02-18 Silicon Laboratories Inc. Digital access arrangement circuitry and method having a synthesized ringer impedance for connecting to phone lines
US6144326A (en) 1997-04-22 2000-11-07 Silicon Laboratories, Inc. Digital isolation system with ADC offset calibration
US6289070B1 (en) 1997-04-22 2001-09-11 Silicon Laboratories, Inc. Digital isolation system with ADC offset calibration including coarse offset
US6307891B1 (en) 1997-04-22 2001-10-23 Silicon Laboratories, Inc. Method and apparatus for freezing a communication link during a disruptive event
US6167134A (en) * 1997-04-22 2000-12-26 Silicon Laboratories, Inc. External resistor and method to minimize power dissipation in DC holding circuitry for a communication system
US6442271B1 (en) 1997-04-22 2002-08-27 Silicon Laboratories, Inc. Digital isolation system with low power mode
US6385235B1 (en) 1997-04-22 2002-05-07 Silicon Laboratories, Inc. Direct digital access arrangement circuitry and method for connecting to phone lines
US6587560B1 (en) * 1997-04-22 2003-07-01 Silicon Laboratories Inc. Low voltage circuits powered by the phone line
US6823066B1 (en) * 1997-04-22 2004-11-23 Silicon Laboratories Inc. Digital access arrangement circuitry and method having current ramping control of the hookswitch
US6516024B1 (en) 1997-04-22 2003-02-04 Silicon Laboratories Inc. Digital access arrangement circuitry and method for connecting to phone lines having a DC holding circuit with low distortion and current limiting
US6298133B1 (en) 1997-04-22 2001-10-02 Silicon Laboratories, Inc. Telephone line interface architecture using ringer inputs for caller ID data
US5870046A (en) 1997-04-22 1999-02-09 Silicon Laboratories Inc. Analog isolation system with digital communication across a capacitive barrier
US6104794A (en) * 1997-04-22 2000-08-15 Silicon Laboratories, Inc. Architecture for minimum loop current during ringing and caller ID
US6498825B1 (en) * 1997-04-22 2002-12-24 Silicon Laboratories Inc. Digital access arrangement circuitry and method for connecting to phone lines having a DC holding circuit with programmable current limiting
US6456712B1 (en) 1997-04-22 2002-09-24 Silicon Laboratories Inc. Separation of ring detection functions across isolation barrier for minimum power
US6339048B1 (en) * 1999-12-23 2002-01-15 Elementis Specialties, Inc. Oil and oil invert emulsion drilling fluids with improved anti-settling properties
US6442213B1 (en) * 1997-04-22 2002-08-27 Silicon Laboratories Inc. Digital isolation system with hybrid circuit in ADC calibration loop
US6430229B1 (en) 1997-04-22 2002-08-06 Silicon Laboratories Inc. Capacitive isolation system with digital communication and power transfer
US6222922B1 (en) 1997-04-22 2001-04-24 Silicon Laboratories, Inc. Loop current monitor circuitry and method for a communication system
US6137827A (en) 1997-04-22 2000-10-24 Silicon Laboratories, Inc. Isolation system with digital communication across a capacitive barrier
US6160885A (en) * 1997-04-22 2000-12-12 Silicon Laboratories, Inc. Caller ID circuit powered through hookswitch devices
US5974089A (en) * 1997-07-22 1999-10-26 Tripath Technology, Inc. Method and apparatus for performance improvement by qualifying pulses in an oversampled noise-shaping signal processor
US5909153A (en) * 1998-02-05 1999-06-01 Tripath Technology, Inc. Method and apparatus for compensating for delays in modulator loops
US6169801B1 (en) 1998-03-16 2001-01-02 Midcom, Inc. Digital isolation apparatus and method
EP1085413B1 (en) * 1999-09-14 2003-08-20 STMicroelectronics S.r.l. Electronic integrated circuit including trimming means and method therefor
US7110531B2 (en) 2000-02-17 2006-09-19 Analog Devices, Inc. Isolation system with analog communication across an isolation barrier
US6414560B2 (en) 2000-03-03 2002-07-02 Tripath Technology, Inc. Loop delay compensation for a digital power amplifier
US6970503B1 (en) 2000-04-21 2005-11-29 National Semiconductor Corporation Apparatus and method for converting analog signal to pulse-width-modulated signal
WO2002035724A1 (en) * 2000-10-23 2002-05-02 Motorola, Inc. Apparatus for full duplex communications over a single wire
CA2362104A1 (en) * 2000-10-30 2002-04-30 Simon Fraser University High efficiency power amplifier systems and methods
GB0110340D0 (en) * 2001-04-27 2001-06-20 Watts Robert D A signal processing circuit
DE60209465D1 (de) * 2002-09-02 2006-04-27 St Microelectronics Srl Hochgeschwindigkeitschnittstelle für Funkanlagen
US7023267B2 (en) * 2004-02-17 2006-04-04 Prophesi Technologies, Inc. Switching power amplifier using a frequency translating delta sigma modulator
EP1655881B1 (en) * 2004-11-03 2012-01-11 Draeger Medical Systems, Inc. A system for reducing signal interference in modulated signal communication
US7142047B2 (en) * 2004-11-29 2006-11-28 Tripath Technology, Inc. Offset cancellation in a switching amplifier
US7352237B2 (en) * 2005-03-25 2008-04-01 Pulsewave Rf, Inc. Radio frequency power amplifier and corresponding method
US7474149B2 (en) * 2005-03-25 2009-01-06 Pulsewave Rf, Inc. Radio frequency power amplifier and method using a controlled supply
WO2006116741A2 (en) * 2005-04-28 2006-11-02 Pulsewave Rf, Inc. Radio frequency power amplifier and method using a plurality of feedback systems
US7283001B2 (en) * 2005-05-12 2007-10-16 Cirrus Logic, Inc. Noise-shaping amplifier with waveform lock
US8279312B2 (en) * 2005-11-24 2012-10-02 Stmicroelectronics S.A. Image sensor element with multiple outputs
US7432697B2 (en) * 2006-02-21 2008-10-07 Abb Technology Ltd. Universal input device for a tap changer
KR100871828B1 (ko) * 2007-01-29 2008-12-03 삼성전자주식회사 히스테리시스 특성을 이용한 싱글 슬로프 ａｄｃ와 그 변환 방법, 및 상기 싱글 슬로프 adc를 구비하는 cmos 이미지 센서
JP4553395B2 (ja) * 2007-06-15 2010-09-29 シャープ株式会社 オシロスコープおよびそれを用いた半導体評価装置
US7429850B1 (en) * 2008-03-31 2008-09-30 International Business Machines Corporation Bias voltage converter
KR20110016875A (ko) 2008-04-01 2011-02-18 아식 어드밴티지 인코포레이티드 펄스 변성기 구동기
JP2011160096A (ja) * 2010-01-29 2011-08-18 Toshiba Corp 光送信回路、光受信回路及び光結合型絶縁回路
TWI465011B (zh) * 2011-06-02 2014-12-11 Richtek Technology Corp Ｐｗｍ電壓調節器的控制電路及方法
US9293997B2 (en) 2013-03-14 2016-03-22 Analog Devices Global Isolated error amplifier for isolated power supplies
ES2911285T3 (es) * 2014-08-08 2022-05-18 Pr Electronics As Sistema y método para la modulación y demodulación
CN106888011B (zh) * 2017-01-09 2023-06-13 四川埃姆克伺服科技有限公司 一种用于伺服控制器的电阻型模拟量输入接口电路
US10361684B2 (en) * 2017-07-19 2019-07-23 Invecas, Inc. Duty cycle detection
CN108469775B (zh) * 2018-06-29 2023-11-28 赵明 一种4~20mA信号隔离电路及多功能隔离变送器
US11519754B2 (en) * 2020-05-29 2022-12-06 Analog Devices International Unlimited Company Isolation amplifier with reference signal transfer
CN112019173B (zh) * 2020-10-23 2021-03-19 上海川土微电子有限公司 一种隔离放大器
CN115955221B (zh) * 2023-03-14 2023-07-21 昂赛微电子（上海）有限公司 高侧电压比较电路及其控制方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1161112A (en) * 1965-06-14 1969-08-13 Hawker Siddeley Dynamics Ltd Improvements in or relating to Pulse-Width Modulators
GB1239922A (en) * 1967-04-27 1971-07-21 K D G Instr Ltd Modulated pulse computing circuits
US3537022A (en) * 1968-01-10 1970-10-27 Hewlett Packard Co Signal translating circuit
US3636458A (en) * 1968-10-16 1972-01-18 Yokogawa Electric Works Ltd Periodic averaging circuit
US3596191A (en) * 1969-06-30 1971-07-27 Ibm Sampling circuit
FR2155788B1 (ja) * 1971-10-05 1976-06-04 Commissariat Energie Atomique
US3740586A (en) * 1971-12-13 1973-06-19 Electro Dev Corp Pulse width - dc converter compensating for pulse repetition rate changes
FR2255750A1 (ja) * 1973-12-21 1975-07-18 Siemens Ag
US3936674A (en) * 1974-03-05 1976-02-03 Sandoz, Inc. Rate signal generator circuit
JPS5375839A (en) * 1976-12-17 1978-07-05 Roland Corp Electronic delay circuit
JPS548354U (ja) * 1977-06-20 1979-01-19
JPS548353U (ja) * 1977-06-20 1979-01-19
US4156923A (en) * 1977-10-17 1979-05-29 Westinghouse Electric Corp. Method and apparatus for performing matrix multiplication or analog signal correlation
US4166248A (en) * 1977-11-25 1979-08-28 Ford Motor Company Sample and hold frequency to voltage converter circuit
JPS6017167B2 (ja) * 1978-05-23 1985-05-01 ソニー株式会社 パルス巾変調信号増幅回路
DE2928371C2 (de) * 1979-07-13 1982-07-01 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur Synchronisation von Zeitperioden zur Behandlung von Meßsignalen
US4302689A (en) * 1979-08-02 1981-11-24 John Fluke Mfg. Co., Inc. Sample and hold circuit
US4408166A (en) * 1980-12-29 1983-10-04 Altex Scientific, Inc. Pulse width modulation decoder
US4415863A (en) * 1981-03-24 1983-11-15 Pioneer Electronic Corporation Pulse width modulation amplifier
JPS58130617A (ja) * 1982-01-29 1983-08-04 Nippon Gakki Seizo Kk パルス幅変調回路
GB2119084B (en) * 1982-04-13 1985-06-05 Rolls Royce Pyrometer signal processing
GB2157519A (en) * 1984-04-14 1985-10-23 Coorosh Sabet A sample and hold circuit
JPS6121100U (ja) * 1984-07-06 1986-02-06 株式会社東芝 サンプリングアンドホ−ルド回路

Also Published As

Publication number Publication date
US4843339A (en) 1989-06-27
GB2211687B (en) 1992-07-01
GB2211687A (en) 1989-07-05
DE3836805C2 (de) 1999-07-15
JPH01129607A (ja) 1989-05-22
DE3836805A1 (de) 1989-05-11
FR2622751A1 (fr) 1989-05-05
GB8813750D0 (en) 1988-07-13

Similar Documents

Publication Publication Date Title
JPH0760979B2 (ja) 精密電圧−デューティサイクル・コンバータ及び低リプル高帯域幅電荷平衡復調器を含む絶縁増幅器
US6614313B2 (en) Precision oscillator circuits and methods with switched capacitor frequency control and frequency-setting resistor
US6342817B1 (en) Precision oscillator circuits and methods with switched capacitor frequency control and frequency-setting resistor
US4675617A (en) Stable voltage controlled oscillator
KR0130466B1 (ko) 드레인 바이어스형 전달저항 장치
EP0529836A1 (en) Integrating phase detector
JPS62260408A (ja) 分離障壁に結合される信号のタイミングが精密な絶縁増幅器
KR940704082A (ko) 스위칭 증폭기
US4481464A (en) Apparatus for measuring time variant device impedance
US4599570A (en) Phase detector with independent offset correction
RU2144213C1 (ru) Схема интегратора с частотной модуляцией
US5157276A (en) Low jitter clock phase adjust system
GB2247123A (en) Analog to duty-cycle modulation
JPS6221317A (ja) スイツチドキヤパシタ乗算回路
JPS6113644B2 (ja)
US5376891A (en) Phase-sensitive rectifier arrangement with integration effect
US5659269A (en) Zero phase error switched-capacitor phase locked loop filter
JPH01269186A (ja) ２乗回路
Dessoulavy et al. A synchronous switched capacitor filter [CMOS Si-gate implementation]
EP0105369B1 (en) Combined phase detector and low pass filter
JPH05266687A (ja) ダイナミックバイアス回路
JP2890537B2 (ja) 位相同期発振器
Mortara et al. A 12-transistor PFM demodulator for analog neural networks communication
JPS6124844B2 (ja)
JPH0787339B2 (ja) 同期検波器